JP3368177B2 - 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法 - Google Patents
基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法Info
- Publication number
- JP3368177B2 JP3368177B2 JP19097497A JP19097497A JP3368177B2 JP 3368177 B2 JP3368177 B2 JP 3368177B2 JP 19097497 A JP19097497 A JP 19097497A JP 19097497 A JP19097497 A JP 19097497A JP 3368177 B2 JP3368177 B2 JP 3368177B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- cross
- pad
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 106
- 238000000034 method Methods 0.000 title claims description 39
- 229910000679 solder Inorganic materials 0.000 claims description 157
- 238000002844 melting Methods 0.000 claims description 41
- 230000008018 melting Effects 0.000 claims description 41
- 229910000978 Pb alloy Inorganic materials 0.000 claims description 19
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、低い熱膨張係数を
有するモジュールまたはチップ、一般的には基板を、著
しく高い熱膨張係数を有するプリント回路基板に取り付
けるコラム・アレイ接続に関する。特に、本発明は、ヒ
ートシンクなどを必要とする応用のために基板を補強す
るのに適した構造的改良に関する。
有するモジュールまたはチップ、一般的には基板を、著
しく高い熱膨張係数を有するプリント回路基板に取り付
けるコラム・アレイ接続に関する。特に、本発明は、ヒ
ートシンクなどを必要とする応用のために基板を補強す
るのに適した構造的改良に関する。
【０００２】
【従来の技術】集積回路パッケージおよびそれらの応用
は、現代の構造であると現在見なされているものへの発
展において、すさまじい変化を経てきた。集積回路ダイ
（チップ）のサイズは、それらの演算クロック・レート
とともに、劇的に増大してきた。同時に、能動および受
動の集積回路デバイスの両方のサイズが、減少してき
た。各集積回路から得られる回路機能は、現在、極めて
大きい。このような傾向の結果、集積回路パッケージ
は、大きなピンアウト・カウント能力と、大きな電力消
費能力とを必要とする。
は、現代の構造であると現在見なされているものへの発
展において、すさまじい変化を経てきた。集積回路ダイ
（チップ）のサイズは、それらの演算クロック・レート
とともに、劇的に増大してきた。同時に、能動および受
動の集積回路デバイスの両方のサイズが、減少してき
た。各集積回路から得られる回路機能は、現在、極めて
大きい。このような傾向の結果、集積回路パッケージ
は、大きなピンアウト・カウント能力と、大きな電力消
費能力とを必要とする。
【０００３】多数のパフォーマンス目標は、フリップ・
チップ変形体およびセラミック・パッケージ変形体の両
方を含むボール・グリッド・アレイ技術によって満たさ
れてきた。電力消費の問題は、フリップ・チップまたは
セラミック・パッケージに直接に取り付ける小形ヒート
シンクの使用によって、処理されてきた。
チップ変形体およびセラミック・パッケージ変形体の両
方を含むボール・グリッド・アレイ技術によって満たさ
れてきた。電力消費の問題は、フリップ・チップまたは
セラミック・パッケージに直接に取り付ける小形ヒート
シンクの使用によって、処理されてきた。
【０００４】シリコン・ダイまたはセラミック・パッケ
ージ、および下側のＦＲ４などのファイバガラス・プリ
ント回路ボードを含むボール・グリッド・アレイ・タイ
プの半田接合のシミュレーションおよびテストは、スト
レス傷害の感受性を明らかにした。ストレス傷害は、熱
サイクルで発生し、非常に異なる熱膨張係数に帰因す
る。ボール・グリッド・アレイ半田接続によって受ける
ストレスは、パッケージ・サイズによって、および接合
または圧着されたヒートシンクによって導入された力に
よって悪化する。さらに、熱ストレス・サイクルの数、
および関連した疲労破壊率は、ダイを休止モードとフル
稼働モードとの間で周期的にサイクルさせるダイ電力処
理技術の導入によってかなり増大した。
ージ、および下側のＦＲ４などのファイバガラス・プリ
ント回路ボードを含むボール・グリッド・アレイ・タイ
プの半田接合のシミュレーションおよびテストは、スト
レス傷害の感受性を明らかにした。ストレス傷害は、熱
サイクルで発生し、非常に異なる熱膨張係数に帰因す
る。ボール・グリッド・アレイ半田接続によって受ける
ストレスは、パッケージ・サイズによって、および接合
または圧着されたヒートシンクによって導入された力に
よって悪化する。さらに、熱ストレス・サイクルの数、
および関連した疲労破壊率は、ダイを休止モードとフル
稼働モードとの間で周期的にサイクルさせるダイ電力処
理技術の導入によってかなり増大した。
【０００５】熱膨張係数の不整合によって生じる歪を処
理することのできる非常に新しい接続技術は、半田ボー
ルよりもむしろ半田コラムを用いて、セラミックまたは
ダイと、プリント回路ボードとの間の電気的接続を定め
ることを含んでいる。典型的な半田コラムは、約９：２
のアスペクト比と、０．５０８ｍｍ（０．０２０イン
チ）の公称直径とを有している。半田コラムは、公称９
０／１０の鉛／錫の合金を用いた高溶融温度半田で作ら
れる。半田コラムは、まず初めに、セラミックまたはダ
イに接合され、その後に、通常の低溶融温度半田ペース
ト・リフロー技術を用いて、プリント回路ボードに接合
される。
理することのできる非常に新しい接続技術は、半田ボー
ルよりもむしろ半田コラムを用いて、セラミックまたは
ダイと、プリント回路ボードとの間の電気的接続を定め
ることを含んでいる。典型的な半田コラムは、約９：２
のアスペクト比と、０．５０８ｍｍ（０．０２０イン
チ）の公称直径とを有している。半田コラムは、公称９
０／１０の鉛／錫の合金を用いた高溶融温度半田で作ら
れる。半田コラムは、まず初めに、セラミックまたはダ
イに接合され、その後に、通常の低溶融温度半田ペース
ト・リフロー技術を用いて、プリント回路ボードに接合
される。
【０００６】フリップ・チップおよびセラミック・パッ
ケージ集積回路の電力消費が増大すると、しばしば５０
ワットを越えると、ヒートシンクは必ず必要な部材とな
る。ヒートシンクが、機械的締付け，または接着，また
はこれらの組合せによって取り付けられると、重いヒー
トシンクの衝撃，振動，圧力の影響は、コラム・アレイ
半田接続のみが支持する場合よりも大きい。
ケージ集積回路の電力消費が増大すると、しばしば５０
ワットを越えると、ヒートシンクは必ず必要な部材とな
る。ヒートシンクが、機械的締付け，または接着，また
はこれらの組合せによって取り付けられると、重いヒー
トシンクの衝撃，振動，圧力の影響は、コラム・アレイ
半田接続のみが支持する場合よりも大きい。
【０００７】セラミック・パッケージ基板の半田コラム
接続を補強する１つの方法は、セラミック・パッケージ
のコーナーに、コバール（ｋｏｖａｒ）または銅−銀合
金（ｃｕ−ｓｉｌ）のピンを配置し、ヒートシンクの振
動および圧縮の力の存在下で、プリント回路ボードに対
してセラミック・パッケージの位置を保持することを含
んでいる。このようなピンは、ろう付けによってセラミ
ック基板に取り付けられる。次に、ピンは、プリント回
路ボードの穴内に配置される。残念なことに、このよう
なピンの使用は、多くの追加の製造工程および特別の工
程を含む結果となる。さらに、ピンの使用は、セラミッ
ク・パッケージに効果的に限定されるが、フリップ・チ
ップ・ダイ接合には限定されない。
接続を補強する１つの方法は、セラミック・パッケージ
のコーナーに、コバール（ｋｏｖａｒ）または銅−銀合
金（ｃｕ−ｓｉｌ）のピンを配置し、ヒートシンクの振
動および圧縮の力の存在下で、プリント回路ボードに対
してセラミック・パッケージの位置を保持することを含
んでいる。このようなピンは、ろう付けによってセラミ
ック基板に取り付けられる。次に、ピンは、プリント回
路ボードの穴内に配置される。残念なことに、このよう
なピンの使用は、多くの追加の製造工程および特別の工
程を含む結果となる。さらに、ピンの使用は、セラミッ
ク・パッケージに効果的に限定されるが、フリップ・チ
ップ・ダイ接合には限定されない。
【０００８】前述したところから、次のような構造およ
び方法の必要性が存在する。すなわち、集積回路（フリ
ップ・チップ・ダイまたはセラミック・パッケージに拘
わらず）を、半田コラム・グリッド・アレイによって適
切に取り付けて、ヒートシンクを支持できる構造および
方法である。
び方法の必要性が存在する。すなわち、集積回路（フリ
ップ・チップ・ダイまたはセラミック・パッケージに拘
わらず）を、半田コラム・グリッド・アレイによって適
切に取り付けて、ヒートシンクを支持できる構造および
方法である。
【０００９】
【課題を解決するための手段】本発明は、半田コラムの
アレイおよびリフロー接合を用いて、低い熱膨張係数を
有する基板を、高い熱膨張係数を有するプリント回路ボ
ードに接続するシステムに関係して実施される。この関
係では、本発明は、基板を支持し、基板の構造要素への
効果的なヒートシンク接触を可能にする装置であって、
基板上の導電パッドのアレイに接合された、第１の断面
積の高溶融温度半田コラムのアレイと、基板の周辺位置
のパッドに接合され、第１の断面積の５倍以上の第２の
断面積の１組の高溶融温度半田コラムと、リフローした
低温半田を用いた、第１および第２の断面積の半田コラ
ムと、プリント回路ボード上の各パッドとの間の複数の
接続部と、半田コラムの接合とは反対側の面で、基板の
構造要素に熱的に接触するヒートシンクとを備えてい
る。
アレイおよびリフロー接合を用いて、低い熱膨張係数を
有する基板を、高い熱膨張係数を有するプリント回路ボ
ードに接続するシステムに関係して実施される。この関
係では、本発明は、基板を支持し、基板の構造要素への
効果的なヒートシンク接触を可能にする装置であって、
基板上の導電パッドのアレイに接合された、第１の断面
積の高溶融温度半田コラムのアレイと、基板の周辺位置
のパッドに接合され、第１の断面積の５倍以上の第２の
断面積の１組の高溶融温度半田コラムと、リフローした
低温半田を用いた、第１および第２の断面積の半田コラ
ムと、プリント回路ボード上の各パッドとの間の複数の
接続部と、半田コラムの接合とは反対側の面で、基板の
構造要素に熱的に接触するヒートシンクとを備えてい
る。
【００１０】他の形態では、本発明は、半田コラムのア
レイおよびリフロー接合を用いて、低い熱膨張係数を有
する基板を、高い熱膨張係数を有するプリント回路ボー
ドに接続するシステムに関係して実施される方法であ
る。この方法は、基板を支持し、基板の構造要素への効
果的なヒートシンク接触を可能にする方法であって、基
板上の導電パッドのアレイに、第１の断面積の高溶融温
度半田コラムのアレイを接合する工程と、基板の周辺位
置のパッドに、第１の断面積の５倍以上の第２の断面積
の１組の高溶融温度半田コラムを接合する工程と、低温
半田をリフローし、第１および第２の断面積の半田コラ
ムを、プリント回路ボード上の各パッドに接続する工程
と、半田コラムの接合とは反対側の面で、前記基板の構
造要素にヒートシンクを熱的接触によって接触させる工
程とを含んでいる。
レイおよびリフロー接合を用いて、低い熱膨張係数を有
する基板を、高い熱膨張係数を有するプリント回路ボー
ドに接続するシステムに関係して実施される方法であ
る。この方法は、基板を支持し、基板の構造要素への効
果的なヒートシンク接触を可能にする方法であって、基
板上の導電パッドのアレイに、第１の断面積の高溶融温
度半田コラムのアレイを接合する工程と、基板の周辺位
置のパッドに、第１の断面積の５倍以上の第２の断面積
の１組の高溶融温度半田コラムを接合する工程と、低温
半田をリフローし、第１および第２の断面積の半田コラ
ムを、プリント回路ボード上の各パッドに接続する工程
と、半田コラムの接合とは反対側の面で、前記基板の構
造要素にヒートシンクを熱的接触によって接触させる工
程とを含んでいる。
【００１１】特定の形態では、本発明は、半田ペースト
および通常のリフロー技術を用いて、基板（この基板
が、集積回路ダイ、あるいはセラミック・パッケージ内
に設けられたダイであるか否かに拘わらず）を、プリン
ト回路ボードに接合するために、半田コラムのアレイを
使用することの基本的な実施を拡張および改善してい
る。対応する高溶融温度半田を用いて、細い半田コラム
電気接続アレイの形成と一緒に、基板のコーナーまたは
他の周辺領域に、比較的低いアスペクト比の半田コラム
を形成する。通常の補強コラムは、ワイヤ・コラム取り
付けプロセスまたはキャスト・コラム取り付けプロセス
を用いて、基板に同時に接合される。
および通常のリフロー技術を用いて、基板（この基板
が、集積回路ダイ、あるいはセラミック・パッケージ内
に設けられたダイであるか否かに拘わらず）を、プリン
ト回路ボードに接合するために、半田コラムのアレイを
使用することの基本的な実施を拡張および改善してい
る。対応する高溶融温度半田を用いて、細い半田コラム
電気接続アレイの形成と一緒に、基板のコーナーまたは
他の周辺領域に、比較的低いアスペクト比の半田コラム
を形成する。通常の補強コラムは、ワイヤ・コラム取り
付けプロセスまたはキャスト・コラム取り付けプロセス
を用いて、基板に同時に接合される。
【００１２】基板および接合されたコラムは、通常のフ
ィクスチャを用いて、プリント回路ボード上のパッドに
位置決めされる。同様に、補強コラムおよび通常の電気
信号コラム・アレイの両方について、基板のプリント回
路ボードへの接合は、プリント回路ボードパッド上に付
着された半田ペーストをリフローすることにより行われ
る。基板がプリント回路ボードに接合されると、補強コ
ラムは、基板と、取り付けられたヒートシンクとを支持
する。補強半田コラムは、振動および温度変動の存在下
で、間隔および構造的完全性を保持する。
ィクスチャを用いて、プリント回路ボード上のパッドに
位置決めされる。同様に、補強コラムおよび通常の電気
信号コラム・アレイの両方について、基板のプリント回
路ボードへの接合は、プリント回路ボードパッド上に付
着された半田ペーストをリフローすることにより行われ
る。基板がプリント回路ボードに接合されると、補強コ
ラムは、基板と、取り付けられたヒートシンクとを支持
する。補強半田コラムは、振動および温度変動の存在下
で、間隔および構造的完全性を保持する。
【００１３】本発明のこれらのおよび他の特徴は、以下
に述べる詳細な実施例を考察することにより明瞭に理解
することができるであろう。
に述べる詳細な実施例を考察することにより明瞭に理解
することができるであろう。
【００１４】
【発明の実施の形態】図１は、ヒートシンクが形成され
た場合に、半田コラム・アレイによってプリント回路ボ
ードに接続された基板のための構造支持に関する従来技
術を示す。図示のように、セラミック基板１には、集積
回路チップ２が接合している。集積回路チップ２は、個
々の集積回路ダイまたはキャップド集積回路デバイスを
表している。基板１およびＦＲ４タイプ・ファイバガラ
ス・プリント回路ボード６上にそれぞれ形成された導電
パッド３，４は、基板１とプリント回路ボード６との間
の電気的な入力／出力接続のための半田コラム・アレイ
のパターンを定める。パッド３と４との間の接続は、半
田コラム７を用いることによって実現される。
た場合に、半田コラム・アレイによってプリント回路ボ
ードに接続された基板のための構造支持に関する従来技
術を示す。図示のように、セラミック基板１には、集積
回路チップ２が接合している。集積回路チップ２は、個
々の集積回路ダイまたはキャップド集積回路デバイスを
表している。基板１およびＦＲ４タイプ・ファイバガラ
ス・プリント回路ボード６上にそれぞれ形成された導電
パッド３，４は、基板１とプリント回路ボード６との間
の電気的な入力／出力接続のための半田コラム・アレイ
のパターンを定める。パッド３と４との間の接続は、半
田コラム７を用いることによって実現される。
【００１５】半田コラム７は、好ましくは、９０／１０
の鉛／錫合金の半田より形成され、２．０３ｍｍ（０．
０８インチ）範囲の公称高さに、０．５０８ｍｍ（０．
０２インチ）の公称直径とを有している。半田コラム
は、２つの方法のいずれかを用いて、基板１のパッド２
に接合される。１つの方法は、９０／１０半田コラムの
高温リフローを含んでいる。これら半田コラムは、基板
に固定されたボート（ｂｏａｔ）内にアレイとして設け
られている。他の方法は、パッド３上に付着された低温
半田ペーストの（低温リフローされる）使用を含んでい
る。低溶融温度の半田、すなわち公称３７／６３鉛／錫
合金は、支持ボート内に設けられた９０／１０半田コラ
ムのアレイを、基板パッドに接合する。これら両方法
は、商業的に使用されている。
の鉛／錫合金の半田より形成され、２．０３ｍｍ（０．
０８インチ）範囲の公称高さに、０．５０８ｍｍ（０．
０２インチ）の公称直径とを有している。半田コラム
は、２つの方法のいずれかを用いて、基板１のパッド２
に接合される。１つの方法は、９０／１０半田コラムの
高温リフローを含んでいる。これら半田コラムは、基板
に固定されたボート（ｂｏａｔ）内にアレイとして設け
られている。他の方法は、パッド３上に付着された低温
半田ペーストの（低温リフローされる）使用を含んでい
る。低溶融温度の半田、すなわち公称３７／６３鉛／錫
合金は、支持ボート内に設けられた９０／１０半田コラ
ムのアレイを、基板パッドに接合する。これら両方法
は、商業的に使用されている。
【００１６】基板１とプリント回路ボード６によって示
される、非常に異なる熱膨張係数は、半田コラム７の相
対アスペクト比が与えられた半田コラムの曲げ能力内に
ある。残念なことに、このアスペクト比は、半田コラム
を、スプリング８とヒートシンク９の動きとによって発
生されるような、押圧力および／または横方向力に対し
て弱くする。ヒートシンク９とチップ２との間の熱抵抗
は、締付け圧に反比例し、半田コラム７の構造的制限
は、また、スプリング８によって熱伝達が開始される場
合に、チップ２を効果的に冷却する能力を制限する。
される、非常に異なる熱膨張係数は、半田コラム７の相
対アスペクト比が与えられた半田コラムの曲げ能力内に
ある。残念なことに、このアスペクト比は、半田コラム
を、スプリング８とヒートシンク９の動きとによって発
生されるような、押圧力および／または横方向力に対し
て弱くする。ヒートシンク９とチップ２との間の熱抵抗
は、締付け圧に反比例し、半田コラム７の構造的制限
は、また、スプリング８によって熱伝達が開始される場
合に、チップ２を効果的に冷却する能力を制限する。
【００１７】これまで開発されてきた解決方法は、コー
ナーピン１１を用いることによって、より大きな締付け
圧を可能にすることである。ピン１１は、コバールまた
は銅−銀合金よりなり、高い圧縮強度を示し、半田コラ
ム７に対して最小のクリープを有している。ピン１１
は、ろう付けによって基板１に接合され、プリント回路
ボード６にあけられた穴１２に延びる。残念なことに、
基板１を支持するのにこのようなピンを用いることは、
ピン１１をろう付けし、プリント回路ボード６に穴１２
をあけ、基板１に取り付けるときに穴１２にピン１１を
位置決めするのに、追加の製造工程を必要とする。含ま
れる要素の硬さが、ピン１１および穴１２の配置につい
て、非常に厳しい公差を要求する。
ナーピン１１を用いることによって、より大きな締付け
圧を可能にすることである。ピン１１は、コバールまた
は銅−銀合金よりなり、高い圧縮強度を示し、半田コラ
ム７に対して最小のクリープを有している。ピン１１
は、ろう付けによって基板１に接合され、プリント回路
ボード６にあけられた穴１２に延びる。残念なことに、
基板１を支持するのにこのようなピンを用いることは、
ピン１１をろう付けし、プリント回路ボード６に穴１２
をあけ、基板１に取り付けるときに穴１２にピン１１を
位置決めするのに、追加の製造工程を必要とする。含ま
れる要素の硬さが、ピン１１および穴１２の配置につい
て、非常に厳しい公差を要求する。
【００１８】本発明は、特にヒートシンク９の存在下
で、基板１を堅固に支持するために、基本コラム接合プ
ロセスを拡張することによって、追加の製造工程および
公差要求を排除する。本発明は、集積回路ダイ２がキャ
ップされるあるいは露出されるに拘わらず、基板１が集
積回路ダイ２のセラミック・ベースである状況において
適用できる。フリップ・チップの適用においては、ダイ
２は、半田バンプを用いて基板１に接合される。図１の
ヒートシンク９は、スプリング８を用いて、構造的要
素、すなわち基板のチップに、押しつけるように当接さ
れて示されているが、本発明は、また、ヒートシンク
が、基板の構造要素に直接に接合され、あるいは機械的
に調整可能なクランプを用いてこのような構造要素に押
しつけるように接続される状況においても、適用でき
る。本発明の重要な点は、通常の半田コラムの製造工程
内での衝撃および振動環境に対し、基板１とプリント回
路ボード６との間のインタフェースの構造的完全性を著
しく増大させる能力である。
で、基板１を堅固に支持するために、基本コラム接合プ
ロセスを拡張することによって、追加の製造工程および
公差要求を排除する。本発明は、集積回路ダイ２がキャ
ップされるあるいは露出されるに拘わらず、基板１が集
積回路ダイ２のセラミック・ベースである状況において
適用できる。フリップ・チップの適用においては、ダイ
２は、半田バンプを用いて基板１に接合される。図１の
ヒートシンク９は、スプリング８を用いて、構造的要
素、すなわち基板のチップに、押しつけるように当接さ
れて示されているが、本発明は、また、ヒートシンク
が、基板の構造要素に直接に接合され、あるいは機械的
に調整可能なクランプを用いてこのような構造要素に押
しつけるように接続される状況においても、適用でき
る。本発明の重要な点は、通常の半田コラムの製造工程
内での衝撃および振動環境に対し、基板１とプリント回
路ボード６との間のインタフェースの構造的完全性を著
しく増大させる能力である。
【００１９】図２および図３は、基板１をプリント回路
ボード６に接続する本発明の態様を示す。図２に示すよ
うに、基板１のパッド３は、それぞれ、半田リフローに
よって接合された半田コラム７を有している。しかし、
本発明を実施するには、基板１は、また、基板１の周辺
に、典型的には基板のコーナーに設けられたパッド１３
を有している。これらパッドは、個々の半田コラム１４
を接合している。半田コラム１４は、高溶融温度半田、
例えば前述した９０／１０合金よりなり、電気信号コラ
ム７が基板１のパッド３に接合されるときに、設けられ
る。基板１の周辺に沿った半田コラム１４は、構造的な
支持を与え、一方、半田コラム７のアレイは、高密度の
電気的接続を与える。好ましくは、半田コラム１４は、
直径が２．０３ｍｍ（０．０８インチ）以上の範囲にあ
り、半田コラム７の高さに一致している。
ボード６に接続する本発明の態様を示す。図２に示すよ
うに、基板１のパッド３は、それぞれ、半田リフローに
よって接合された半田コラム７を有している。しかし、
本発明を実施するには、基板１は、また、基板１の周辺
に、典型的には基板のコーナーに設けられたパッド１３
を有している。これらパッドは、個々の半田コラム１４
を接合している。半田コラム１４は、高溶融温度半田、
例えば前述した９０／１０合金よりなり、電気信号コラ
ム７が基板１のパッド３に接合されるときに、設けられ
る。基板１の周辺に沿った半田コラム１４は、構造的な
支持を与え、一方、半田コラム７のアレイは、高密度の
電気的接続を与える。好ましくは、半田コラム１４は、
直径が２．０３ｍｍ（０．０８インチ）以上の範囲にあ
り、半田コラム７の高さに一致している。
【００２０】半田コラム７，１４の、プリント回路ボー
ド６上の対応するパッド４，１６への接続は、半田コラ
ム７，１４を低溶融温度の半田ペースト１７内に配置し
た後に、半田ペーストのリフローによって行われる。半
田ペースト１７は、フラックスと、約１８０℃の溶融温
度を有する公称３７／６３組成の鉛／錫半田よりなる。
ド６上の対応するパッド４，１６への接続は、半田コラ
ム７，１４を低溶融温度の半田ペースト１７内に配置し
た後に、半田ペーストのリフローによって行われる。半
田ペースト１７は、フラックスと、約１８０℃の溶融温
度を有する公称３７／６３組成の鉛／錫半田よりなる。
【００２１】図３は、ヒートシンク９が取り付けられた
後の構造的配置を示す。ヒートシンク９は、プリント回
路ボード６内の穴１８を貫通するスプリング８を用い
て、正しい位置に保持することができる。あるいは、熱
エポキシ材料を用いて、ヒートシンク９とチップ２との
間を直接に接合することによって、ヒートシンク９を正
しい位置に保持することができる。支持および間隔保持
のための半田コラム１４は、リフローした半田１９によ
って、プリント回路ボードのパッド１６に接合され、半
田コラム７のアレイは、リフローした半田２１によっ
て、プリント回路ボード６上のパッド４に電気的に接続
される。
後の構造的配置を示す。ヒートシンク９は、プリント回
路ボード６内の穴１８を貫通するスプリング８を用い
て、正しい位置に保持することができる。あるいは、熱
エポキシ材料を用いて、ヒートシンク９とチップ２との
間を直接に接合することによって、ヒートシンク９を正
しい位置に保持することができる。支持および間隔保持
のための半田コラム１４は、リフローした半田１９によ
って、プリント回路ボードのパッド１６に接合され、半
田コラム７のアレイは、リフローした半田２１によっ
て、プリント回路ボード６上のパッド４に電気的に接続
される。
【００２２】ＦＲ４タイプのプリント回路ボードに取り
付けられ、種々の衝撃および振動状態にさらされる、ア
ルミニウム・キャップド・チップを有するセラミック基
板の有限要素シミュレーションによって、支持半田コラ
ムが基板の周辺に沿って設けられるならば、細い半田コ
ラムに加えられるストレスが、著しく減少することが確
認された。シミュレーションのために、支持半田コラム
１４の種々の寸法について考察した。支持半田コラムの
断面積が増大すると、細い半田コラムのストレスが減少
した。例えば、２．２８ｍｍ（０．０９インチ）の高
さ、および０．５０８ｍｍ（０．０２インチ）の公称直
径を有する導電半田コラム７に対し、導電半田コラムの
５倍の断面積を有する支持半田コラムの使用は、細い半
田コラムのストレスを、約５０％減少させた。
付けられ、種々の衝撃および振動状態にさらされる、ア
ルミニウム・キャップド・チップを有するセラミック基
板の有限要素シミュレーションによって、支持半田コラ
ムが基板の周辺に沿って設けられるならば、細い半田コ
ラムに加えられるストレスが、著しく減少することが確
認された。シミュレーションのために、支持半田コラム
１４の種々の寸法について考察した。支持半田コラムの
断面積が増大すると、細い半田コラムのストレスが減少
した。例えば、２．２８ｍｍ（０．０９インチ）の高
さ、および０．５０８ｍｍ（０．０２インチ）の公称直
径を有する導電半田コラム７に対し、導電半田コラムの
５倍の断面積を有する支持半田コラムの使用は、細い半
田コラムのストレスを、約５０％減少させた。
【００２３】本発明を特に有益にするものは、ピンをろ
う付けすること、プリント回路ボードに追加の穴をあけ
ること、あるいは製造の際にピンとホールとを位置決め
することの追加の複雑性なしに、利点が得られるという
事実である。
う付けすること、プリント回路ボードに追加の穴をあけ
ること、あるいは製造の際にピンとホールとを位置決め
することの追加の複雑性なしに、利点が得られるという
事実である。
【００２４】図４は、半田コラムを基板に接合する別々
の工程を示す。一方の工程は、低温半田ペーストのリフ
ローを含み、他方の工程は、各コラムの高温半田の直接
リフローよりなる。種々のブロックの記述は、比較的自
明のことである。一般に、低温半田を用いて、細い電気
信号半田コラムおよび構造支持半田コラムを含む半田コ
ラムを基板に接合する場合には、すべての半田コラムが
共通のボート内に設けられ、半田ペーストが基板パッド
上に付着され、半田ペーストは２１０〜２２０℃でリフ
ローされる。他方、半田コラム自体が、基板への接合の
面でリフローする場合には、リフローは、半田ペースト
なしに、約３５０〜３６０℃のかなり高い温度で行われ
る。したがって、両タイプの半田コラムが、基板および
プリント回路ボードの両方に同時に接合される。
の工程を示す。一方の工程は、低温半田ペーストのリフ
ローを含み、他方の工程は、各コラムの高温半田の直接
リフローよりなる。種々のブロックの記述は、比較的自
明のことである。一般に、低温半田を用いて、細い電気
信号半田コラムおよび構造支持半田コラムを含む半田コ
ラムを基板に接合する場合には、すべての半田コラムが
共通のボート内に設けられ、半田ペーストが基板パッド
上に付着され、半田ペーストは２１０〜２２０℃でリフ
ローされる。他方、半田コラム自体が、基板への接合の
面でリフローする場合には、リフローは、半田ペースト
なしに、約３５０〜３６０℃のかなり高い温度で行われ
る。したがって、両タイプの半田コラムが、基板および
プリント回路ボードの両方に同時に接合される。
【００２５】構造支持半田コラム１４は、断面が円形で
ある必要はないことを理解すべきである。本発明は、基
板領域および積載条件が指図するように、正方形断面ま
たは他の断面を完全に意図している。同様に、一般に前
述したように、チップ２は、実際の集積回路チップ、ま
たは集積回路ダイのキャップとすることができる。いず
れの場合にも、熱をヒートシンク９に伝達するために、
チップは基板１の構造要素を形成する。最後に、半田コ
ラム１４は、電力または機能的入力／出力信号を完全に
伝達することができ、および集積回路デバイスのピン・
アウトの必要性が増大するようなものに使用できそうで
あることがわかる。
ある必要はないことを理解すべきである。本発明は、基
板領域および積載条件が指図するように、正方形断面ま
たは他の断面を完全に意図している。同様に、一般に前
述したように、チップ２は、実際の集積回路チップ、ま
たは集積回路ダイのキャップとすることができる。いず
れの場合にも、熱をヒートシンク９に伝達するために、
チップは基板１の構造要素を形成する。最後に、半田コ
ラム１４は、電力または機能的入力／出力信号を完全に
伝達することができ、および集積回路デバイスのピン・
アウトの必要性が増大するようなものに使用できそうで
あることがわかる。
【００２６】本発明を、集積回路ダイを接合できる基
板、典型的にはセラミックの関連で説明したが、基本的
な概念は、基板自体がフリップ・チップ・デバイスであ
る状況に完全適用できる。このような状況においては、
半田コラムは、フリップ・チップ・ダイ・パッドに直接
に接合され、ヒートシンクは、フリップ・チップ・ダイ
の後面に熱的に接続される。このようなフリップ・チッ
プ・デバイスは、有機プリント回路ボード，セラミック
・キャリア，または他のダイ配線パッケージに、直接に
接続することができる。
板、典型的にはセラミックの関連で説明したが、基本的
な概念は、基板自体がフリップ・チップ・デバイスであ
る状況に完全適用できる。このような状況においては、
半田コラムは、フリップ・チップ・ダイ・パッドに直接
に接合され、ヒートシンクは、フリップ・チップ・ダイ
の後面に熱的に接続される。このようなフリップ・チッ
プ・デバイスは、有機プリント回路ボード，セラミック
・キャリア，または他のダイ配線パッケージに、直接に
接続することができる。
【００２７】本発明を特定の実施例によって説明した
が、特許請求の範囲に記載の装置および方法は、本発明
の範囲内での変形を含むものである。
が、特許請求の範囲に記載の装置および方法は、本発明
の範囲内での変形を含むものである。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持し、前記基板の構造要素への効果的
なヒートシンク接触を可能にする装置であって、前記基
板上の導電パッドのアレイに接合された、第１の断面積
の高溶融温度半田コラムのアレイと、前記基板の周辺位
置のパッドに接合され、前記第１の断面積の５倍以上の
第２の断面積の１組の高溶融温度半田コラムと、リフロ
ーした低温半田を用いた、前記第１および第２の断面積
の半田コラムと、前記プリント回路ボード上の各パッド
との間の複数の接続部と、前記半田コラムの接合とは反
対側の面で、前記基板の構造要素に熱的に接触するヒー
トシンクと、を備えることを特徴とする装置。 （２）前記ヒートシンクと前記基板の構造要素との間の
熱的接触は、接合によることを特徴とする上記（１）に
記載の装置。 （３）高溶融温度半田は、公称９０／１０の鉛／錫合金
であることを特徴とする上記（２）に記載の装置。 （４）前記第２の断面積の半田コラムは、前記基板上の
パッドと前記プリント回路ボード上のパッドとの間に電
気信号を伝えるように、接続されていることを特徴とす
る上記（３）に記載の装置。 （５）低溶融温度半田は、公称３７／６３の鉛／錫合金
であることを特徴とする上記（４）に記載の装置。 （６）前記ヒートシンクと前記基板の構造要素との間の
熱的接触は、機械的な押圧によることを特徴とする上記
（１）に記載の装置。 （７）前記機械的な押圧は、前記ヒートシンクと前記プ
リント回路ボードとの間に作用するスプリングにより与
えることを特徴とする上記（６）に記載の装置。 （８）高溶融温度半田は、公称９０／１０の鉛／錫合金
であることを特徴とする上記（７）に記載の装置。 （９）前記第２の断面積の半田コラムは、前記基板上の
パッドと前記プリント回路ボード上のパッドとの間に電
気信号を伝えるように、接続されていることを特徴とす
る上記（８）に記載の装置。 （１０）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（９）に記載の装置。 （１１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持し、前記基板の構造要素への効果的
なヒートシンク接触を可能にする方法であって、前記基
板上の導電パッドのアレイに、第１の断面積の高溶融温
度半田コラムのアレイを接合する工程と、前記基板の周
辺位置のパッドに、前記第１の断面積の５倍以上の第２
の断面積の１組の高溶融温度半田コラムを接合する工程
と、低温半田をリフローし、前記第１および第２の断面
積の半田コラムを、前記プリント回路ボード上の各パッ
ドに接続する工程と、前記半田コラムの接合とは反対側
の面で、前記基板の構造要素にヒートシンクを熱的接触
によって接触させる工程と、を含むことを特徴とする方
法。 （１２）前記ヒートシンクと前記基板の構造要素との間
の熱的接触による接続工程は、接合により行うことを特
徴とする上記（１１）に記載の方法。 （１３）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（１２）に記載の方法。 （１４）前記第２の断面積の半田コラムを、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続することを特徴とする上
記（１３）に記載の方法。 （１５）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（１４）に記載の方法。 （１６）前記ヒートシンクと前記基板の構造要素との間
の熱的接触による接続工程は、機械的な押圧により行う
ことを特徴とする上記（１１）に記載の方法。 （１７）前記機械的な押圧は、前記ヒートシンクと前記
プリント回路ボードとの間に作用するスプリングにより
与えることを特徴とする上記（１６）に記載の方法。 （１８）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（１７）に記載の方法。 （１９）前記第２の断面積の半田コラムを、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続することを特徴とする上
記（１８）に記載の方法。 （２０）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（１９）に記載の方法。 （２１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持する装置であって、前記基板上の導
電パッドのアレイに接合された、第１の断面積の高溶融
温度半田コラムのアレイと、前記基板の周辺位置のパッ
ドに接合され、前記第１の断面積の５倍以上の第２の断
面積の１組の高溶融温度半田コラムと、リフローした低
温半田を用いた、前記第１および第２の断面積の半田コ
ラムと、前記プリント回路ボード上の各パッドとの間の
複数の接続部と、を備えることを特徴とする装置。 （２２）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（２１）に記載の装置。 （２３）前記第２の断面積の半田コラムは、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続されていることを特徴と
する上記（２２）に記載の装置。 （２４）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（２３）に記載の装置。
の事項を開示する。 （１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持し、前記基板の構造要素への効果的
なヒートシンク接触を可能にする装置であって、前記基
板上の導電パッドのアレイに接合された、第１の断面積
の高溶融温度半田コラムのアレイと、前記基板の周辺位
置のパッドに接合され、前記第１の断面積の５倍以上の
第２の断面積の１組の高溶融温度半田コラムと、リフロ
ーした低温半田を用いた、前記第１および第２の断面積
の半田コラムと、前記プリント回路ボード上の各パッド
との間の複数の接続部と、前記半田コラムの接合とは反
対側の面で、前記基板の構造要素に熱的に接触するヒー
トシンクと、を備えることを特徴とする装置。 （２）前記ヒートシンクと前記基板の構造要素との間の
熱的接触は、接合によることを特徴とする上記（１）に
記載の装置。 （３）高溶融温度半田は、公称９０／１０の鉛／錫合金
であることを特徴とする上記（２）に記載の装置。 （４）前記第２の断面積の半田コラムは、前記基板上の
パッドと前記プリント回路ボード上のパッドとの間に電
気信号を伝えるように、接続されていることを特徴とす
る上記（３）に記載の装置。 （５）低溶融温度半田は、公称３７／６３の鉛／錫合金
であることを特徴とする上記（４）に記載の装置。 （６）前記ヒートシンクと前記基板の構造要素との間の
熱的接触は、機械的な押圧によることを特徴とする上記
（１）に記載の装置。 （７）前記機械的な押圧は、前記ヒートシンクと前記プ
リント回路ボードとの間に作用するスプリングにより与
えることを特徴とする上記（６）に記載の装置。 （８）高溶融温度半田は、公称９０／１０の鉛／錫合金
であることを特徴とする上記（７）に記載の装置。 （９）前記第２の断面積の半田コラムは、前記基板上の
パッドと前記プリント回路ボード上のパッドとの間に電
気信号を伝えるように、接続されていることを特徴とす
る上記（８）に記載の装置。 （１０）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（９）に記載の装置。 （１１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持し、前記基板の構造要素への効果的
なヒートシンク接触を可能にする方法であって、前記基
板上の導電パッドのアレイに、第１の断面積の高溶融温
度半田コラムのアレイを接合する工程と、前記基板の周
辺位置のパッドに、前記第１の断面積の５倍以上の第２
の断面積の１組の高溶融温度半田コラムを接合する工程
と、低温半田をリフローし、前記第１および第２の断面
積の半田コラムを、前記プリント回路ボード上の各パッ
ドに接続する工程と、前記半田コラムの接合とは反対側
の面で、前記基板の構造要素にヒートシンクを熱的接触
によって接触させる工程と、を含むことを特徴とする方
法。 （１２）前記ヒートシンクと前記基板の構造要素との間
の熱的接触による接続工程は、接合により行うことを特
徴とする上記（１１）に記載の方法。 （１３）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（１２）に記載の方法。 （１４）前記第２の断面積の半田コラムを、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続することを特徴とする上
記（１３）に記載の方法。 （１５）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（１４）に記載の方法。 （１６）前記ヒートシンクと前記基板の構造要素との間
の熱的接触による接続工程は、機械的な押圧により行う
ことを特徴とする上記（１１）に記載の方法。 （１７）前記機械的な押圧は、前記ヒートシンクと前記
プリント回路ボードとの間に作用するスプリングにより
与えることを特徴とする上記（１６）に記載の方法。 （１８）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（１７）に記載の方法。 （１９）前記第２の断面積の半田コラムを、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続することを特徴とする上
記（１８）に記載の方法。 （２０）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（１９）に記載の方法。 （２１）半田コラムのアレイおよびリフロー接合を用い
て、低い熱膨張係数を有する基板を、高い熱膨張係数を
有するプリント回路ボードに接続するシステムにおい
て、前記基板を支持する装置であって、前記基板上の導
電パッドのアレイに接合された、第１の断面積の高溶融
温度半田コラムのアレイと、前記基板の周辺位置のパッ
ドに接合され、前記第１の断面積の５倍以上の第２の断
面積の１組の高溶融温度半田コラムと、リフローした低
温半田を用いた、前記第１および第２の断面積の半田コ
ラムと、前記プリント回路ボード上の各パッドとの間の
複数の接続部と、を備えることを特徴とする装置。 （２２）高溶融温度半田は、公称９０／１０の鉛／錫合
金であることを特徴とする上記（２１）に記載の装置。 （２３）前記第２の断面積の半田コラムは、前記基板上
のパッドと前記プリント回路ボード上のパッドとの間に
電気信号を伝えるように、接続されていることを特徴と
する上記（２２）に記載の装置。 （２４）低溶融温度半田は、公称３７／６３の鉛／錫合
金であることを特徴とする上記（２３）に記載の装置。
【図１】構造的支持のためにピンを用いる従来技術の基
板およびヒートシンクの取り付け構造の側面図である。
板およびヒートシンクの取り付け構造の側面図である。
【図２】本発明による補強半田コラムを用いた、プリン
ト回路ボードへの基板の接続を説明する図である。
ト回路ボードへの基板の接続を説明する図である。
【図３】補強半田コラムによってプリント回路ボードに
接合された基板を示す図であり、基板は、基板の構造要
素を熱的に接触するヒートシンクを有している。
接合された基板を示す図であり、基板は、基板の構造要
素を熱的に接触するヒートシンクを有している。
【図４】本発明を２つの異なる工程で実施できる製造工
程を示す図である。
程を示す図である。
１ セラミック基板
２ 集積回路チップ
３，４ 導電パッド
６ プリント回路ボード
７ 半田コラム
８ スプリング
９ ヒートシンク
１１ コーナーピン
１２ 穴
１３ パッド
１４ 半田コラム
１６ パッド
１７ 半田コラムペースト
１８ 穴
１９，２１ リフローした半田
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ロナルド・モウリス・フラガ
アメリカ合衆国 78660 テキサス州
フルーガーヴィル ルーク レーン
19212
(72)発明者 シロ・ニール・ラミレッツ
アメリカ合衆国 78664 テキサス州
ラウンド ロック ウィンドクレスト
ドライブ 1433
(72)発明者 サディプタ・クマール・レイ
アメリカ合衆国 12590 ニューヨーク
州 ワッピンガーズ フォールズ ロー
リング グリーン レーン 23
(72)発明者 ゴードン・ジェイ・ロビンス
アメリカ合衆国 78730 テキサス州
オースティンリーニング ロック サー
クル 9214
(56)参考文献 特開 平７−183652（ＪＰ，Ａ)
特開 昭61−159745（ＪＰ，Ａ)
特開 昭62−73639（ＪＰ，Ａ)
特開 平６−45402（ＪＰ，Ａ)
実開 平４−94732（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
Claims (18)
- 【請求項１】半田コラムのアレイおよびリフロー接合を
用いて、低い熱膨張係数を有する基板を、それより高い
熱膨張係数を有するプリント回路ボードに接続するシス
テムにおいて、前記基板を支持し、前記基板の構造要素
への効果的なヒートシンク接触を可能にする装置であっ
て、 前記基板上の導電パッドのアレイに接合された、第１の
断面積の高溶融温度半田コラムのアレイと、 前記基板の、前記導電パッドよりもより周辺に位置する
パッドに接合され、前記第１の断面積の５倍以上の第２
の断面積の１組の高溶融温度半田コラムと、 リフローした低溶融温度半田を用いた、前記第１および
第２の断面積の半田コラムと前記プリント回路ボード上
の各パッドとの間の複数の接続部と、 前記半田コラムの接合とは反対側の面で、前記基板の構
造要素に熱的に接触するヒートシンクと、 を備えることを特徴とする装置。 - 【請求項２】前記ヒートシンクと前記基板の構造要素と
の間の熱的接触は、接合によることを特徴とする請求項
１記載の装置。 - 【請求項３】前記ヒートシンクと前記基板の構造要素と
の間の熱的接触は、機械的な押圧によることを特徴とす
る請求項１記載の装置。 - 【請求項４】前記機械的な押圧は、前記ヒートシンクと
前記プリント回路ボードとの間に作用するスプリングに
より与えることを特徴とする請求項３記載の装置。 - 【請求項５】前記高溶融温度半田は、公称９０／１０の
鉛／錫合金であることを特徴とする請求項１〜４の何れ
か１つに記載の装置。 - 【請求項６】前記第２の断面積の半田コラムは、前記基
板上のパッドと前記プリント回路ボード上のパッドとの
間に電気信号を伝えるように、接続されていることを特
徴とする請求項１〜５の何れか１つに記載の装置。 - 【請求項７】前記低溶融温度半田は、公称３７／６３の
鉛／錫合金であることを特徴とする請求項１〜６の何れ
か１つに記載の装置。 - 【請求項８】半田コラムのアレイおよびリフロー接合を
用いて、低い熱膨張係数を有する基板を、それより高い
熱膨張係数を有するプリント回路ボードに接続するシス
テムにおいて、前記基板を支持し、前記基板の構造要素
への効果的なヒートシンク接触を可能にする方法であっ
て、 前記基板上の導電パッドのアレイに、第１の断面積の高
溶融温度半田コラムのアレイを接合する工程と、 前記基板の前記導電パッドよりもより周辺に位置するパ
ッドに、前記第１の断面積の５倍以上の第２の断面積の
１組の高溶融温度半田コラムを接合する工程と、 低溶融温度半田をリフローし、前記第１および第２の断
面積の半田コラムを、前記プリント回路ボード上の各パ
ッドに接続する工程と、 前記半田コラムの接合とは反対側の面で、前記基板の構
造要素にヒートシンクを熱的接触によって接触させる工
程と、 を含むことを特徴とする方法。 - 【請求項９】前記ヒートシンクと前記基板の構造要素と
の間の熱的接触による接続工程は、接合により行うこと
を特徴とする請求項８記載の方法。 - 【請求項１０】前記ヒートシンクと前記基板の構造要素
との間の熱的接触による接続工程は、機械的な押圧によ
り行うことを特徴とする請求項８記載の方法。 - 【請求項１１】前記機械的な押圧は、前記ヒートシンク
と前記プリント回路ボードとの間に作用するスプリング
により与えることを特徴とする請求項１０記載の方法。 - 【請求項１２】前記高溶融温度半田は、公称９０／１０
の鉛／錫合金であることを特徴とする請求項８〜１１の
何れか１つに記載の方法。 - 【請求項１３】前記第２の断面積の半田コラムを、前記
基板上のパッドと前記プリント回路ボード上のパッドと
の間に電気信号を伝えるように、接続することを特徴と
する請求項８〜１２の何れか１つに記載の方法。 - 【請求項１４】前記低溶融温度半田は、公称３７／６３
の鉛／錫合金であることを特徴とする請求項８〜１３の
何れか１つに記載の方法。 - 【請求項１５】半田コラムのアレイおよびリフロー接合
を用いて、低い熱膨張係数を有する基板を、それより高
い熱膨張係数を有するプリント回路ボードに接続するシ
ステムにおいて、前記基板を支持する装置であって、 前記基板上の導電パッドのアレイに接合された、第１の
断面積の高溶融温度半田コラムのアレイと、 前記基板の周辺位置のパッドに接合され、前記第１の断
面積の５倍以上の第２の断面積の１組の高溶融温度半田
コラムと、 リフローした低溶融温度半田を用いた、前記第１および
第２の断面積の半田コラムと前記プリント回路ボード上
の各パッドとの間の複数の接続部と、 を備えることを特徴とする装置。 - 【請求項１６】前記高溶融温度半田は、公称９０／１０
の鉛／錫合金であることを特徴とする請求項１５記載の
装置。 - 【請求項１７】前記第２の断面積の半田コラムは、前記
基板上のパッドと前記プリント回路ボード上のパッドと
の間に電気信号を伝えるように、接続されていることを
特徴とする請求項１５または１６に記載の装置。 - 【請求項１８】前記低溶融温度半田は、公称３７／６３
の鉛／錫合金であることを特徴とする請求項１５〜１７
の何れか１つに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/688073 | 1996-07-29 | ||
| US08/688,073 US6395991B1 (en) | 1996-07-29 | 1996-07-29 | Column grid array substrate attachment with heat sink stress relief |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092983A JPH1092983A (ja) | 1998-04-10 |
| JP3368177B2 true JP3368177B2 (ja) | 2003-01-20 |
Family
ID=24763007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19097497A Expired - Fee Related JP3368177B2 (ja) | 1996-07-29 | 1997-07-16 | 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6395991B1 (ja) |
| EP (1) | EP0822738B1 (ja) |
| JP (1) | JP3368177B2 (ja) |
| KR (1) | KR100264638B1 (ja) |
| DE (1) | DE69721148T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
| AU5305799A (en) * | 1998-09-02 | 2000-03-27 | Ibiden Co. Ltd. | Electronic part module mounted on socket |
| US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
| KR100598329B1 (ko) * | 1999-06-12 | 2006-07-10 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그의 제작방법 |
| US20010042910A1 (en) * | 2000-01-06 | 2001-11-22 | Eng Klan Teng | Vertical ball grid array integrated circuit package |
| US6672370B2 (en) * | 2000-03-14 | 2004-01-06 | Intel Corporation | Apparatus and method for passive phase change thermal management |
| US6710264B2 (en) * | 2001-11-16 | 2004-03-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for supporting a circuit component having solder column interconnects using external support |
| US20040134680A1 (en) * | 2003-01-09 | 2004-07-15 | Xiang Dai | Use of perimeter stops to support solder interconnects between integrated circuit assembly components |
| KR100468783B1 (ko) * | 2003-02-11 | 2005-01-29 | 삼성전자주식회사 | 반도체 모듈로부터 발생되는 열을 소산시키는 집게형 장치 |
| US6798663B1 (en) * | 2003-04-21 | 2004-09-28 | Hewlett Packard Development Company, L.P. | Heat sink hold-down with fan-module attach location |
| US7480143B2 (en) * | 2003-04-21 | 2009-01-20 | Hewlett-Packard Development Company, L.P. | Variable-gap thermal-interface device |
| US20040226688A1 (en) * | 2003-04-30 | 2004-11-18 | Arthur Fong | Application specific apparatus for dissipating heat from multiple electronic components |
| US7224071B2 (en) * | 2003-05-22 | 2007-05-29 | Texas Instruments Incorporated | System and method to increase die stand-off height |
| US6956762B2 (en) * | 2003-05-23 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Method and system for data communication on a chip |
| US7732918B2 (en) * | 2003-08-25 | 2010-06-08 | Nanoconduction, Inc. | Vapor chamber heat sink having a carbon nanotube fluid interface |
| US7538422B2 (en) * | 2003-08-25 | 2009-05-26 | Nanoconduction Inc. | Integrated circuit micro-cooler having multi-layers of tubes of a CNT array |
| US7477527B2 (en) * | 2005-03-21 | 2009-01-13 | Nanoconduction, Inc. | Apparatus for attaching a cooling structure to an integrated circuit |
| US20070114658A1 (en) * | 2004-08-24 | 2007-05-24 | Carlos Dangelo | Integrated Circuit Micro-Cooler with Double-Sided Tubes of a CNT Array |
| US8048688B2 (en) * | 2006-10-24 | 2011-11-01 | Samsung Electronics Co., Ltd. | Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays |
| US7109581B2 (en) * | 2003-08-25 | 2006-09-19 | Nanoconduction, Inc. | System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler |
| US7209354B2 (en) * | 2003-12-02 | 2007-04-24 | Silicon Intergrated Systems Corp. | Ball grid array package with heat sink device |
| JP4154397B2 (ja) * | 2005-02-25 | 2008-09-24 | 富士通株式会社 | 電子装置及びスタンドオフ部材及び電子装置の製造方法 |
| DE102005043910A1 (de) * | 2005-09-14 | 2007-03-15 | Weissbach, Ernst-A. | Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls |
| DE112006002428A5 (de) * | 2005-09-14 | 2008-12-11 | Htc Beteiligungs Gmbh | Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls |
| KR100938867B1 (ko) | 2007-09-07 | 2010-01-27 | 이상수 | 음식 쓰레기 건조 처리기용 히트 싱크 및 발열체 어셈블리및 이의 제조 방법 |
| JP2009135150A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
| JP2012004165A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | 実装構造、配線基板組立体及び固定方法 |
| US8415792B2 (en) | 2010-08-04 | 2013-04-09 | International Business Machines Corporation | Electrical contact alignment posts |
| CN102148215B (zh) * | 2011-01-21 | 2012-06-06 | 哈尔滨理工大学 | 提高ccga 器件软钎焊焊点可靠性的互连结构及实现方法 |
| US10104772B2 (en) * | 2014-08-19 | 2018-10-16 | International Business Machines Incorporated | Metallized particle interconnect with solder components |
| CN107139313B (zh) * | 2017-06-09 | 2019-03-22 | 长安大学 | 一种智能压片机 |
| DE102018215672A1 (de) * | 2018-09-14 | 2020-03-19 | Continental Automotive Gmbh | Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung |
| CN110176437B (zh) * | 2019-05-31 | 2020-11-03 | 合肥圣达电子科技实业有限公司 | 一种窄间距陶瓷接线柱及其制备方法 |
| EP4270479A4 (en) * | 2021-01-28 | 2024-07-10 | Huawei Tech Co Ltd | INTERCONNECTION ARRANGEMENT, PLATE LEVEL ARCHITECTURE AND COMPUTER DEVICE |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3871015A (en) | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US3932934A (en) | 1974-09-16 | 1976-01-20 | Amp Incorporated | Method of connecting terminal posts of a connector to a circuit board |
| US4413308A (en) | 1981-08-31 | 1983-11-01 | Bell Telephone Laboratories, Incorporated | Printed wiring board construction |
| US4561011A (en) * | 1982-10-05 | 1985-12-24 | Mitsubishi Denki Kabushiki Kaisha | Dimensionally stable semiconductor device |
| GB8304890D0 (en) | 1983-02-22 | 1983-03-23 | Smiths Industries Plc | Chip-carrier substrates |
| US4705205A (en) | 1983-06-30 | 1987-11-10 | Raychem Corporation | Chip carrier mounting device |
| US4664309A (en) | 1983-06-30 | 1987-05-12 | Raychem Corporation | Chip mounting device |
| US4545610A (en) * | 1983-11-25 | 1985-10-08 | International Business Machines Corporation | Method for forming elongated solder connections between a semiconductor device and a supporting substrate |
| US4604644A (en) | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
| US4878611A (en) | 1986-05-30 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate |
| GB8727926D0 (en) | 1987-11-28 | 1987-12-31 | British Aerospace | Surface mounting leadless components on conductor pattern supporting substrates |
| US4914814A (en) | 1989-05-04 | 1990-04-10 | International Business Machines Corporation | Process of fabricating a circuit package |
| DE69021438T2 (de) | 1989-05-16 | 1996-01-25 | Marconi Gec Ltd | Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. |
| US5349495A (en) | 1989-06-23 | 1994-09-20 | Vlsi Technology, Inc. | System for securing and electrically connecting a semiconductor chip to a substrate |
| US5001829A (en) | 1990-01-02 | 1991-03-26 | General Electric Company | Method for connecting a leadless chip carrier to a substrate |
| US5251806A (en) | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
| US5233504A (en) | 1990-12-06 | 1993-08-03 | Motorola, Inc. | Noncollapsing multisolder interconnection |
| JP2974436B2 (ja) * | 1991-02-26 | 1999-11-10 | シチズン時計株式会社 | ハンダバンプの形成方法 |
| US5088007A (en) | 1991-04-04 | 1992-02-11 | Motorola, Inc. | Compliant solder interconnection |
| US5222014A (en) | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
| US5324892A (en) | 1992-08-07 | 1994-06-28 | International Business Machines Corporation | Method of fabricating an electronic interconnection |
| US5403782A (en) | 1992-12-21 | 1995-04-04 | Sgs-Thomson Microelectronics, Inc. | Surface mountable integrated circuit package with integrated battery mount |
| US5397921A (en) | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
| US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| US5400950A (en) | 1994-02-22 | 1995-03-28 | Delco Electronics Corporation | Method for controlling solder bump height for flip chip integrated circuit devices |
| US5542174A (en) | 1994-09-15 | 1996-08-06 | Intel Corporation | Method and apparatus for forming solder balls and solder columns |
| US5551627A (en) | 1994-09-29 | 1996-09-03 | Motorola, Inc. | Alloy solder connect assembly and method of connection |
| US5541450A (en) | 1994-11-02 | 1996-07-30 | Motorola, Inc. | Low-profile ball-grid array semiconductor package |
| FR2735648B1 (fr) * | 1995-06-13 | 1997-07-11 | Bull Sa | Procede de refroidissement d'un circuit integre monte dans un boitier |
| US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
| US5675183A (en) | 1995-07-12 | 1997-10-07 | Dell Usa Lp | Hybrid multichip module and methods of fabricating same |
| US5718367A (en) | 1995-11-21 | 1998-02-17 | International Business Machines Corporation | Mold transfer apparatus and method |
| US5639696A (en) | 1996-01-31 | 1997-06-17 | Lsi Logic Corporation | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array |
| US5881945A (en) | 1997-04-30 | 1999-03-16 | International Business Machines Corporation | Multi-layer solder seal band for semiconductor substrates and process |
| US5881944A (en) | 1997-04-30 | 1999-03-16 | International Business Machines Corporation | Multi-layer solder seal band for semiconductor substrates |
| US5821161A (en) | 1997-05-01 | 1998-10-13 | International Business Machines Corporation | Cast metal seal for semiconductor substrates and process thereof |
-
1996
- 1996-07-29 US US08/688,073 patent/US6395991B1/en not_active Expired - Lifetime
-
1997
- 1997-05-29 KR KR1019970021697A patent/KR100264638B1/ko not_active IP Right Cessation
- 1997-07-09 DE DE69721148T patent/DE69721148T2/de not_active Expired - Fee Related
- 1997-07-09 EP EP97305034A patent/EP0822738B1/en not_active Expired - Lifetime
- 1997-07-16 JP JP19097497A patent/JP3368177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0822738B1 (en) | 2003-04-23 |
| US6395991B1 (en) | 2002-05-28 |
| EP0822738A3 (en) | 1999-08-11 |
| DE69721148D1 (de) | 2003-05-28 |
| JPH1092983A (ja) | 1998-04-10 |
| EP0822738A2 (en) | 1998-02-04 |
| KR100264638B1 (ko) | 2000-09-01 |
| KR980013574A (ko) | 1998-04-30 |
| DE69721148T2 (de) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368177B2 (ja) | 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法 | |
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| US6053394A (en) | Column grid array substrate attachment with heat sink stress relief | |
| US6570259B2 (en) | Apparatus to reduce thermal fatigue stress on flip chip solder connections | |
| KR0141067B1 (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| US6659512B1 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
| US7482199B2 (en) | Self alignment features for an electronic assembly | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| US6333563B1 (en) | Electrical interconnection package and method thereof | |
| US20030214049A1 (en) | Heat dissipating flip-chip ball grid array | |
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| JPH09293808A (ja) | 半導体装置 | |
| US7015066B2 (en) | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly | |
| US6757968B2 (en) | Chip scale packaging on CTE matched printed wiring boards | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| US20030202332A1 (en) | Second level packaging interconnection method with improved thermal and reliability performance | |
| US20040075990A1 (en) | Packaging integrated circuits with adhesive posts | |
| US20030209798A1 (en) | Apparatus for providing mechanical support to a column grid array package | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| JPH11163215A (ja) | セラミック多層基板 | |
| US20040012094A1 (en) | Flip-chip integrated circuit package and method of assembly | |
| JPH10209326A (ja) | ボールグリッドアレイ及びその製造方法 | |
| JPH08279572A (ja) | 半導体パッケージ及びその実装構造 | |
| JPH07142534A (ja) | 半導体集積回路装置およびその組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |