KR100598329B1 - 반도체 패키지 및 그의 제작방법 - Google Patents

반도체 패키지 및 그의 제작방법 Download PDF

Info

Publication number
KR100598329B1
KR100598329B1 KR1019990021918A KR19990021918A KR100598329B1 KR 100598329 B1 KR100598329 B1 KR 100598329B1 KR 1019990021918 A KR1019990021918 A KR 1019990021918A KR 19990021918 A KR19990021918 A KR 19990021918A KR 100598329 B1 KR100598329 B1 KR 100598329B1
Authority
KR
South Korea
Prior art keywords
solder bar
solder
composition
bar
metal pattern
Prior art date
Application number
KR1019990021918A
Other languages
English (en)
Other versions
KR20010002225A (ko
Inventor
최광성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990021918A priority Critical patent/KR100598329B1/ko
Publication of KR20010002225A publication Critical patent/KR20010002225A/ko
Application granted granted Critical
Publication of KR100598329B1 publication Critical patent/KR100598329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

양끝단과 그 이외의 부분의 조성이 다른 이중 조성을 갖는 절구통 모양의 솔더바를 형성해서 솔더바의 접착 신뢰성을 향상시키기 위한 반도체 패키지 및 그의 제작방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체 패키지는 단위공정이 완성된 웨이퍼, 상기 웨이퍼 상의 가장자리를 따라서 복수개 형성된 패드, 상기 패드가 드러나도록 형성된 감광성수지, 상기 드러난 패드와 콘택어 상기 감광성수지 상에 형성된 금속패턴, 상기 금속패턴의 소정상부가 오픈되도록 전면에 형성된 솔더 레지스터, 상기 오픈된 금속패턴에 접착된 양끝단과 그 외의 조성이 다른 절구통모양의 솔더바를 포함하여 구비됨을 특징으로 한다.
절구통 모양의 솔더바

Description

반도체 패키지 및 그의 제작방법{PACKAGE OR SEMICONDUCTOR AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래에 따른 반도체 패키지의 제작방법을 나타낸 플로우챠트
도 2a 내지 도 2e는 종래에 따른 반도체 패키지의 제작방법을 나타낸 공정단면도
도 3은 패키지의 패드와 인쇄회로기판 사이에 형성된 종래에 따른 솔더볼의 구성을 나타낸 단면도
도 4는 본 발명에 따른 반도체 패키지의 제작방법을 나타낸 플로우챠트
도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지의 제작방법을 나타낸 공정단면도
도 6은 본 발명 솔더바의 제작과정에서 솔더바의 조성변화 및 형태변화를 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
30 : 솔더바 31 : 1 금속판
32a,32b : 주석막 33 : 스페이서
34 : 제 2 금속판 40 : 웨이퍼
41 : 패드 42 : 감광성 수지
43 : 금속패턴 44 : 솔더 레지스터
45 : 금속패드
본 발명은 반도체 패키지에 대한 것으로, 특히 솔더바의 접착 신뢰성을 향상시키기 위한 반도체 패키지 및 그의 제작방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체 패키지의 제작방법에 대하여 설명하면 다음과 같다.
도 1은 종래에 따른 반도체 패키지의 제작방법을 나타낸 플로우챠트이고, 도 2a 내지 도 2e는 종래에 따른 반도체 패키지의 제작방법을 나타낸 공정단면도이며, 도 3은 패키지의 패드와 인쇄회로기판 사이에 형성된 종래에 따른 솔더볼의 구성을 나타낸 단면도이다.
종래는 FAB 기술에 활용되는 패드 재배치 기술을 이용한 것으로 웨이퍼 회로도를 형성하는 것부터 패키지의 볼부착까지 모두 FAB 공정에서 일괄적으로 처리되어 패키지가 제작된다.
종래의 패키지 제작방법은 먼저 도 2a에 도시한 바와 같이 단위공정이 끝난 웨이퍼(1) 상부의 가장자리에 복수개의 패드(2)를 형성한다.
그리고 도 1과 도 2b에 도시한 바와 같이 웨이퍼(1) 전면에 절연성 재료인 감광성수지(3)를 스핀 코팅(Spin-coating)한 후 패드(2)가 드러나도록 감광성수지(3)의 소정부분을 리소그래피 공정으로 제거한다.(S10,S11)
이후에 도 1과 도 2c에 도시한 바와 같이 감광성수지(3) 사이의 패드(2)와 접촉하도록 금속 스퍼터링 공정을 진행한다. 이때 금속으로는 알루미늄을 사용할 수 있다. 이후에 리소그래피 공정으로 패드(2)와 접촉하도록 금속패턴(4)을 형성하여 비지에이(BGA:Ball Grid Array)구조를 형성한다.(S12,S13)
그리고 도 1과 도 2d에 도시한 바와 같이 전면에 솔더 레지스터(5)를 스핀 코딩한 후에 리소그래피공정으로 솔더볼을 형성시킬 영역의 솔더 레지스터(5)만 제거하여 오픈영역을 형성한다.(S14,S15) 그리고 오픈영역에 금속패드(6)를 형성한다.
이후에 도 1과 도 2e에 도시한 바와 같이 오픈된 영역에 솔더볼(Solder ball)(7)을 스크린 프린팅(Screen printing)이나 솔도볼 접착(픽 앤 플레이스(Pick＆Place))한다. (S16)
차후에 도 1에서와 같이 리플로우공정을 진행하고 이후에 소윙(Sawing)공정을 실시하여 제품을 완성한다.(S17,S18)
그리고 도 3은 상기와 같은 방법에 의해서 완성된 칩-스케일 패키지(chip-scale package)의 솔더볼(7)에 발생할 수 있는 문제를 나타낸 것인데, 인쇄회로기판과 패키지상의 패드 사이에 형성된 솔더볼(7)의 스탠드오프(Standoff)가 작고, 솔더볼(7)이 패드와 인쇄회로기판과 접촉하는 각 양끝단의 면적이 중심에서의 면적보다 작기 때문에 패드와 인쇄회로기판과 접한 솔더볼(7)의 계면에서 크랙(Crack)이 발생하는 것을 나타낸 것이다.
상기와 같은 종래 반도체 패키지의 제작방법은 다음과 같은 문제가 있다.
솔더볼 전체가 63Sn37Pb의 조성을 갖고 있으므로 용융점이 낮아서 솔더볼이 찌그러지기 쉬우므로 스탠드오프가 작아진다.
그리고 패키지의 패드와 인쇄회로기판에 접하는 솔더볼의 면적이 솔더볼의 중심에서의 면적보다 작다. 따라서 패키지와 인쇄회로기판의 열팽창계수의 차로 인하여 패드와 인쇄회로기판과 접한 솔더볼의 계면에 크랙(Crack)이 발생한다.
상기와 같은 이유로 솔더볼의 접착 신뢰성이 떨어지는 문제가 발생된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 양끝단과 그 이외의 부분의 조성이 다른 이중 조성을 갖는 절구통 모양의 솔더바를 형성해서 솔더바의 접착 신뢰성을 향상시키기 위한 반도체 패키지 및 그의 제작방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 반도체 패키지는 단위공정이 완성된 웨이퍼, 상기 웨이퍼 상의 가장자리를 따라서 복수개 형성된 패드, 상기 패드가 드러나도록 형성된 감광성수지, 상기 드러난 패드와 콘택어 상기 감광성수지 상에 형성된 금속패턴, 상기 금속패턴의 소정상부가 오픈되도록 전면에 형성된 솔더 레지스터, 상기 오픈된 금속패턴에 접착된 양끝단과 그 외의 조성이 다른 절구통모양의 솔더바를 포함하여 구비됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 반도체 패키지의 제작방법은 웨이퍼 상의 가장자리를 따라서 복수개의 패드를 형성하는 단계, 상기 패드가 드러나도록 상기 웨이퍼에 감광성수지를 코팅하는 단계, 상기 드러난 패드 및 상기 감광성수지에 일정하게 배치된 금속패턴을 형성하는 단계, 상기 금속패턴의 일영역이 오픈되도록 솔더 레지스터를 코팅하는 단계, 양끝단의 조성이 그 이외의 조성과 다른 이중 조성을 갖는 절구통 모양의 솔더바를 형성하는 단계, 상기 오픈된 금속패턴에 상기 절구통 모양의 솔더바를 접착하는 단계를 포함하여 진행함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 패키지 및 그의 제작방법에 대하여 설명하면 다음과 같다.
도 4는 본 발명에 따른 반도체 패키지의 제작방법을 나타낸 플로우챠트이고, 도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지의 제작방법을 나타낸 공정단면도이다. 그리고 도 6은 본 발명 솔더바의 제작과정에서 솔더바의 조성변화 및 형태변화를 나타낸 도면이다.
본 발명은 FAB기술에 활용되는 패드재배치 기술을 이용한 것으로, 양끝단에 63Sn/37Pb의 조성을 갖는 솔더바(Solder bar)를 사용하여 솔더바의 접착 신뢰성을 증가시키기 위한 것으로, 이와 같은 본 발명의 반도체 패키지는 도 5e에 도시한 바와 같이 웨이퍼(40)의 상면의 가장자리 테두리를 따라서 복수개의 패드(41)가 형성되어 있고, 복수개의 패드(41)가 드러나도록 감광성수지(42)가 전면에 도포되어 있고, 패드(41)와 콘택되도록 감광성수지(42) 상에 복수개의 금속패턴(43)이 형성되어 있고, 상기 금속패턴(43)의 소정상부가 오픈되도록 전면에 솔더 레지스터(44)가 형성되어 있고, 상기 오픈된 솔더 레지스터(44)상의 금속패턴(43)상에 금속패드(45)가 형성되어 있고, 오픈영역의 금속패드(45)에 절구통 모양의 솔더바(30)가 접착되어 있다. 이때 솔더바(30)의 종횡비는 1∼10이 되도록 구성된다.
상기와 같은 구성을 갖는 반도체 패키지의 제작방법은 먼저 도 4와 도 5e에 도시한 바와 같이 단위공정이 끝난 웨이퍼(40)의 가장자리를 따라서 복수개의 패드(41)를 형성하고 웨이퍼(40) 전면에 절연성 재료인 감광성 수지(42)를 스핀 코팅(Spin-coating)한다.(S100)
이후에 패드(41)가 드러나도록 감광성수지(42)의 소정부분을 리소그래피 공정으로 제거한다.(S101)
이후에 패드(41)와 감광성수지(42) 사이의 패드(41)가 접촉하도록 금속 스퍼터링 공정을 진행한다.(S102) 이때 금속으로는 알루미늄을 사용할 수 있다.
이후에 리소그래피공정으로 패드(41)와 접촉하도록 금속패턴(43)을 형성하여 비지에이(BGA:Ball Grid Array)구조를 형성한다.(S103)
이후에 전면에 융점이 높은(High melting) 솔더 레지스터(44)를 스핀 코딩한 후에 솔더바(30)를 접합시킬 부분의 솔더 레지스터(44)가 오픈되도록 리소그래피 공정을 진행한다.(S104,S105)
그리고 오픈된영역에 금속패드(45)를 형성한 후에 융점이 높은 솔더바(30)를 형성하고, 양끝단과 그 이외의 부분의 조성이 다른 절구통 모양의 솔더바(30)를 형성한다. (S106,S107)
이후에 솔더바 접착(픽 앤 플레이스(Pick ＆ Place))공정을 진행한다.(S108)
이때 솔더바(30)의 접착은 도 4와 도 5e에 도시한 바와 같이 상기 솔더바(30)를 접착시키기 위한 오픈영역을 갖는 웨이퍼(40)에 vacuum을 사용하여 통째로 절구통 모양의 솔더바(30)를 들어올려 솔더바(30)의 끝단을 플럭스(Flux)에 적신 후에 상기 솔더바(30)를 접착시키기 위해 오픈된 영역에 솔더바(30)를 올려놓으므로써 진행된다. 그리고 이때 사용되는 플럭스(Flux)는 수용성 플럭스이다.
그리고 도 4에 도시한 바와 같이 리플로우(reflow)공정을 진행하여 절구통 모양의 솔더바(30)를 칩 상면의 패드와 접합시킨다. (S109)
이후에 소윙(Sawing)공정을 실시하는데, 이때 리플로우공정 후에 남은 잔유물이 제거된다.(S110)
다음에 상기와 같은 절구통 모양의 솔더바를 형성하는 방법에 대하여 설명하면 다음과 같다.
먼저 도 5a에 도시한 바와 같이 90Pb10Sn과 같이 납(Pb)이 많이 함유된 솔더를 주물을 사용하거나 솔더 쉬트(sheet)에 펀치를 사용하여 융점이 높은 솔더바(30)를 형성한다.
이후에 도 5b에 도시한 바와 같이 형성된 솔더바(30)를 알루미늄(Al) 또는 티타늄(Ti)과 같이 솔더바(30)와의 접합력이 약한 제 1 금속판(31)의 소정상부에 형성된 주석막(Sn)(32a) 상에 올려놓는다. 이때 주석막(32a)은 스퍼터링 또는 전기도금으로 형성한다. 그리고 상기 제 1 금속판(31)과 동일하게 주석막(32b)이 도포된 제 2 금속판(34)의 주석막(32b)과 접하도록 상기 솔더바(30) 상에 제 2 금속판(34)을 올려놓는다.
이때 제 1, 제 2 금속판(31,34)상에 형성된 주석막(32a,32b)의 상·하부 면적은 솔더바(30)의 단면적 보다는 크고, 솔더바(30) 단면적의 두배보다는 작은 크기로 선택적으로 식각하여 미리 형성하는 것이다.
또한 솔더바(30)를 제 1 금속판(31)에 올려놓기 전과 제 2 금속판(34)을 솔더바(30)에 올려놓기 전에 주석막(32a,32b) 사이의 제 1, 제 2 금속판(31,34) 상에 스페이서(33)를 미리 장착한다. 이와 같은 스페이서(33)는 솔더바(30) 사이에서 브리지(bridge)형성을 억제하고, 또한 핸들링 시에도 흐트러지지 않게 하기 위한 것이다.
다음에 도 5c와 도 6에 도시한 바와 같이 이렇게 적층된 제 1 금속판(31)과 솔더바(30)와 제 2 금속판(34)을 183℃의 온도를 유지하면서 가열하면 주석막(32a,32b)이 솔더바(30)의 양끝단으로 확산하기 시작한다. 이때 주석막(32a,32b)의 확산공정은 솔더바(30)의 양끝단이 63Sn37Pb의 조성을 가질때까지 계속한다. 이에 따라서 솔더바(30)의 양끝단은 63Sn37Pb의 조성을 갖도록 바뀌어 용융되고, 이로인하여 초기 솔더바(30)보다 융점이 저하된 솔더바(30)가 형성된다. 그리고 솔더바(30) 양끝단은 제 1, 제 2 금속판(31,34)의 주석막(32a,32b)의 최초면적 만큼 확산되어서, 절구통 모양의 솔더바(30)가 형성된다. 이와 같이 안정적인 절구통 모양의 솔더바(30)가 형성되면 솔더바(30)를 상온으로 냉각시킨다.
상기와 같이 솔더바(30)는 도 6의 (a)에서와 같이 주석막(32a,32b)보다 좁은면적을 갖고 90Pb10Sn의 조성으로 구성되어 있다가 183℃의 온도를 유지하면서 가열하면 도 6의 (b)와 같이 주석막(30)이 솔더바(30)의 양끝단에서 용융되므로써 양 끝단의 조성은 63Sn37Pb이되고 그 이외의 조성은 90Pb10Sn된다. 그리고 솔더바(30) 양끝단의 면적은 주석막(32a,32b)의 최초면적과 동일하게 되어 전체적으로 절구통 모양을 이루게 된다. 그리고 솔더바(30)의 종횡비(Aspect ratio)는 1∼10의 범위가 되도록 구성한다.
다음에 도 5d에 도시한 바와 같이 상온에서 상하의 진동을 가하면 솔더바(30)와 제 2 금속판(34) 사이의 약한 접착력으로 인해 제 2 금속판(34)이 솔더바(30)와 쉽게 떨어진다.
이렇게 하여 절구통 모양의 솔더바(30)가 완성되면 도 5e에 도시한 바와 같이 제 1 금속판(31)을 캐리어로 사용하여 패키지 제작라인에 투입해서 금속패드(45)의 오픈영역에 절구통 모양의 솔더바(30)를 접합시킨다.
상기와 같은 본 발명 반도체 패키지 및 그의 제작방법은 다음과 같은 효과가 있다.
첫째, 솔더를 길쭉한 솔더바 모양으로 형성하면 종횡비(Aspect ratio)가 커지고 이에 따라서 큰 스탠드오프(Standoff)를 얻을 수 있으므로 솔더바의 접합 수명을 길게할 수 있다.
둘째, 솔더바의 양끝단의 단면적을 중심단면적보다 넓게 형성하므로 솔더바에 크랙(crack)의 조기발생을 억제할 수 있고, 크랙이 발생하더라도 그 진전속도를 늦출 수 있으므로 솔더 접착 신뢰성을 향상시킬 수 있다.
셋째, 솔더바 양끝단을 제외한 부분의 조성이 90Pb10Sn으로 융점이 높기 때 문에 리플로우 공정시에도 찌그러지지 않으므로 높은 스탠드오프를 유지할 수 있고 또한 용융되는 솔더의 양이 제한되므로 솔더 브리지(solder bridge)와 같은 불량이 발생하는 것을 방지할 수 있다.
넷째, 솔더바 양끝단의 조성이 63Sn37Pb이기 때문에 기존의 리플로우 조건에 그대로 적용가능하므로 별도의 솔더 접합공정을 할 필요가 없다.

Claims (11)

  1. 단위공정이 완성된 웨이퍼;
    상기 웨이퍼 상의 가장자리를 따라서 복수개 형성된 패드;
    상기 패드가 드러나도록 형성된 감광성 수지;
    상기 드러난 패드와 콘택되어 상기 감광성 수지 상에 형성된 금속 패턴;
    상기 금속 패턴의 소정 상부가 오픈되도록 전면에 형성된 솔더 레지스터; 및
    상기 오픈된 금속 패턴에 접착된 양끝단과 그 외의 조성이 다른 절구통 모양의 솔더 바를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 솔더바의 양끝단은 63Sn37Pb의 조성을 갖고 구성됨을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 솔더바의 양끝단을 제외한 영역은 90Pb10Sn의 조성을 갖고 구성됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 솔더바는 1∼10의 종횡비를 갖도록 구성됨을 특징으로 하는 반도체 패키지.
  5. (a) 웨이퍼 상의 가장자리를 따라서 복수개의 패드를 형성하는 단계;
    (b) 상기 패드가 드러나도록 상기 웨이퍼에 감광성 수지를 코팅하는 단계;
    (c) 상기 드러난 패드 및 상기 감광성 수지에 일정하게 배치된 금속 패턴을 형성하는 단계;
    (d) 상기 금속 패턴의 일영역이 오픈되도록 솔더 레지스터를 코팅하는 단계;
    (e) 양끝단의 조성이 그 이외의 조성과 다른 이중 조성을 갖는 절구통 모양의 솔더 바를 형성하는 단계; 및
    (f) 상기 오픈된 금속 패턴에 상기 절구통 모양의 솔더바를 접착하는 단계를 포함하는 반도체 패키지의 제작방법.
  6. 제 5 항에 있어서, 상기 절구통 모양의 솔더바의 양끝단은 63Sn37Pb의 조성을 갖고, 그 이외의 부분은 90Pb10Sn의 조성을 갖는 것을 특징으로 하는 반도체 패키지의 제작방법.
  7. 제 5 항에 있어서, 상기 솔더바는 1∼10의 종횡비를 갖도록 형성함을 특징으로 하는 반도체 패키지의 제작방법.
  8. 제 5 항에 있어서, 상기 (e) 및 (f) 단계는
    융점이 높은 기둥 모양의 솔더 바를 형성하는 단계;
    상기 솔더 바의 상·하면의 면적보다 넓고 그의 2배의 면적보다는 작은 주석막과 그 사이에 스페이서막을 구비하고 있는 제 1 금속판의 주석막상에 상기 솔더바를 올려놓는 단계;
    상기 제 1 금속판과 같은 주석막과 스페이서막을 구비하고 있는 제 2 금속판의 주석막을 상기 솔더바의 상면에 올려놓는 단계;
    상기 결과물을 상기 솔더바 양끝단의 조성이 상기 초기 솔더바의 융점보다 낮은 융점을 갖는 절구통 모양이 될때까지 고온에서 가열하는 단계;
    상기 양끝단의 조성이 그 이외의 조성과 다른 이중 조성을 갖는 절구통 모양의 솔더 바를 상온에서 냉각하는 단계;
    상기 제 2 금속판을 솔더바에서 떼어내는 단계; 및
    상기 제 1 금속판을 캐리어로 이용하여 상기 절구통 모양의 솔더 바를 상기 금속 패턴의 오픈 영역에 접착하는 단계를 포함하는 반도체 패키지의 제작방법.
  9. 제 8 항에 있어서, 상기 절구통 모양의 솔더바의 양끝단의 폭은 상기 제 1, 제 2 금속판의 주석막의 폭과 같은 것을 특징으로 하는 반도체 패키지의 제작방법.
  10. 제 8 항에 있어서, 상기 솔더바는 초기에 90Pb10Sn의 조성을 갖는 것을 사용함을 특징으로 하는 반도체 패키지의 제작방법.
  11. 제 8 항에 있어서, 상기 절구통 모양의 솔더바 양끝단의 조성은 63Sn37Pb가 되도록 형성함을 특징으로 하는 반도체 패키지의 제작방법.
KR1019990021918A 1999-06-12 1999-06-12 반도체 패키지 및 그의 제작방법 KR100598329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021918A KR100598329B1 (ko) 1999-06-12 1999-06-12 반도체 패키지 및 그의 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021918A KR100598329B1 (ko) 1999-06-12 1999-06-12 반도체 패키지 및 그의 제작방법

Publications (2)

Publication Number Publication Date
KR20010002225A KR20010002225A (ko) 2001-01-15
KR100598329B1 true KR100598329B1 (ko) 2006-07-10

Family

ID=19591908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021918A KR100598329B1 (ko) 1999-06-12 1999-06-12 반도체 패키지 및 그의 제작방법

Country Status (1)

Country Link
KR (1) KR100598329B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013574A (ko) * 1996-07-29 1998-04-30 제프리 엘. 포맨 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013574A (ko) * 1996-07-29 1998-04-30 제프리 엘. 포맨 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief)

Also Published As

Publication number Publication date
KR20010002225A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US3719981A (en) Method of joining solder balls to solder bumps
US6002172A (en) Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US8048781B2 (en) Methods and systems for packaging integrated circuits
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
US20090151982A1 (en) Metal-ceramic composite substrate and method of its manufacture
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
TWI310296B (en) Printed circuit board with dual type inner structure and method for forming same
JP2001223293A (ja) 半導体装置及びその製造方法
JP2001176898A (ja) 半導体パッケージの製造方法
KR100598329B1 (ko) 반도체 패키지 및 그의 제작방법
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JPH0758112A (ja) 半導体装置
JP3235586B2 (ja) 半導体装置及び半導体装置の製造方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JP3731805B2 (ja) 回路基板の製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
JP3314662B2 (ja) バンプの形成方法
JPH09186162A (ja) 金属バンプの形成方法
JPH0669640A (ja) 半田バンプ形成方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
KR100419981B1 (ko) 반도체 실장기판의 적층 구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee