JP4733327B2 - 非接触チップカードの製造方法及び接触素子を有するチップからなる電気ユニットの製造方法 - Google Patents
非接触チップカードの製造方法及び接触素子を有するチップからなる電気ユニットの製造方法 Download PDFInfo
- Publication number
- JP4733327B2 JP4733327B2 JP2001530812A JP2001530812A JP4733327B2 JP 4733327 B2 JP4733327 B2 JP 4733327B2 JP 2001530812 A JP2001530812 A JP 2001530812A JP 2001530812 A JP2001530812 A JP 2001530812A JP 4733327 B2 JP4733327 B2 JP 4733327B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- foil
- contact element
- contact
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011888 foil Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000004308 accommodation Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 47
- 239000004020 conductor Substances 0.000 description 15
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Manufacture Of Switches (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の技術分野】
本発明は、請求項1の接触素子を有するチップからなる電気ユニット製造方法、ならびに請求項21の電気ユニットを収容するためのキャリヤ基板の製造方法と、請求項24の非接触チップカードの製造方法とに関する。
【0002】
【従来の技術】
非接触チップカードは、ますます、接触型のチップカードに取って代わろうとしている。その理由は、特に、非接触チップカードの場合、取り扱いが容易であり、より丈夫な構造をとるうえ、そのため、不具合の発生が抑えられるという事実によるものであり、その使用に関し、読取装置に挿入する必要がないため、数多くの興味深い新しい可能性を提供するものである。
【0003】
一般的に、非接触チップカードは、チップカード内に取り付けられる環状導体またはアンテナからなるが、これは、同じくチップカードに内蔵されるチップが、外界と通信できるような方法において実行されることは知られている。この目的において、環状導体は、チップ接点を有するか、あるいは、別に通信モジュールを有する非接触チップカードの製造中に、接続されなければならない。この環状導体とチップとの電気的接続を達成する複数の方法が既に提案されており、特に、以下が成功した方法である。
【0004】
図10では、先行技術に準ずる、典型的な、チップモジュール1と環状導体4との電気的接続方法が図解されている。
【0005】
その内部に図示されていないチップを有するチップモジュール1は、例えば半田付け、接着またはワイヤボンディング工程によりチップの実際の接点と接続する、外的にアクセス可能な接点からなる。参照符号3は、導電体5により、チップカード本体6に配置される環状導体4との電気的な接触をもたらす接触端子を意味している。環状導体4とチップとの接続を最終的に確立するためには、接点2は、導電状態において、接触端子3と繋がっていなければならない。この目的において、モジュール1は、工具により、すなわち接点が取り付けられている側をもって、接触端子3上に配置される。
【0006】
別の可能性としては、チップ15を、すなわちモジュールの形式ではなく、「むき出しの状態」で、図10aにおいて図示される接触端子3上に配置する方法がる。この変形例を適用することにより、チップ15は、その「活性側」、すなわちボンドパッド側をもって、接触端子3上に配置されなければならない。この目的において、チップは、「裏返す」必要があり、チップ15をウエハまたはキャリヤ基板から2度、把持しなければならない。
【0007】
図11では、別の可能性、すなわち、先行技術に準ずる、ワイヤボンディング工程によりチップ15と環状導体4との電気的接続を行う別の方法が図解されている。
【0008】
この場合、環状導体4とチップ15との接触を確立するために、チップは、チップカード本体6上に貼り合わされ、ボンドパッド13が、導電状態において、ワイヤボンドにより接触端子3と結合している。この解決法に従う場合、チップ15は、もはや、裏返される必要はないことが分かる。しかしながら、ワイヤボンディングにより提供されるワイヤの接合部34は、チップカードの全構造高さをより上げる必要があり、さらには、頑丈な保護層により保護されなければならない。
【0009】
接触の別の形式として、ドイツ特許第DE 196 09 636 C1号が知られている。ここで述べられる解決法によると、環状導体とモジュールの接点との接触を確立させるために、モジュールの表面に取り付けられる接点がチップカードの本体表面上において、通路導体と均一な端部を成すよう、チップモジュールはカード本体のくぼみ内に入れられている。この実施例の欠点は、両接点の端部を平面にするために、極度の精密さをもって、くぼみの深さの寸法決めが実施されなければならないことである。
【0010】
【発明の概要】
本発明の目的は、先行技術に基づき、簡単かつ特に素早く、非常に電気的且つ機械的に信頼性が高くなる、チップと非接触チップカードのアンテナとの接触を確立する可能性を提供することにある。
【0011】
上記の目的は、請求項1、21および24の主題により達成される。本発明の好ましい実施例は、従属項の主題において述べられる。
【0012】
本発明の目的は、特に、導電状態において外部電気コンポーネント類の接触端子と直接結合させるために接触素子が適合される;個々のチップが、ウエハにより画定される、横列と縦列から形成されるグループから取り外される前に、チップと接触素子との結合が確立される;接触素子が、各々金属被覆プラスチックフォイルか又は金属フォイルにより作製されチップに取り付けられる;接触素子を有するチップからなる電気ユニットを製造する方法により達成される。
【0013】
さらに、本発明の目的は、請求項21の主題に準ずる方法、ならびに、請求項24に準ずる方法により達成される。
【0014】
本発明の好ましい実施例は、従属項の主題において述べられる。
【0015】
本発明の特別な局面に従い、チップ接触素子ユニットは、ウエハレベルにおいて製造され、それにより、前記ユニットは、「むき出しの状態の」チップと、チップカード本体に配置される環状導体またはアンテナとの電気的接続を提供する役割を果たす。接触素子は、このため、好ましくは、ウエハレベルにおいてチップのボンドパッドと直接結合されるターミナルラグである。ターミナルラグとして好ましく取り付けられる接触素子の寸法は、何らかの問題を提起することなく、環状導体またはアンテナの接触端子との接触を確立する寸法であり、チップカードの全構造高さの増大は均一に突出しているターミナルラグにより、さほど重要でない程度である。前記接触素子の長さは、接触素子により、チップと、チップのボンドパッドの反対側に配置される接触端子とが結合される寸法とし、それにより、先行技術に関連して上記で述べられるチップの裏返し工程による返しは、回避される。実際のアンテナとの接触の確立は、非常に容易に、そして迅速に達成される。
【0016】
上述の長所とは別に、本方法では、特に、既にウエハレベルにおいて、チップ接触素子ユニットが有効に製造されるという長所を持っており、そのため、個々のチップを、それぞれボンディングする手間は、もはや必要ない。このため、同時にウエハ上においてチップの全横列と接触することが可能であり、ウエハの個々の横列が、前もって、互いに正しい距離を持って配列されている場合、ウエハのチップ上に置かれたフォイルと、チップのボンドパッド全てを同時にボンディングすることでさえ、達成され得る。前記チップ接触素子ユニットの製造中には、チップは、互いにグループ分けされた状態を保持し、そのため、前記グループは、本質的に、ウエハの製造により画定されるグループのままであり、また、そのため、勿論のこと、個々のチップ間の距離は、妥当な方法により広げられるべきである。このため、個々のチップの横列あるいは縦列は、妥当な精密機械装置により広げられるため、それにより、正しい心合せ状態を確保するために、粘着性のフォイルの使用が好ましい。
【0017】
上記で述べたように、少なくとも横列ごとに、または縦列ごとに、すなわち、ウエハの全幅を覆う接触フォイルを使用する場合、チップのボンドパッドは同時に接触する。または、基板をフォイルとして使用しても良く、その場合、チップの横列または縦列上において、ロールが解かれる。
【0018】
最終的に製造されたチップ接触素子ユニットは、非常に頑丈であり、接触素子は、その寸法により、引張荷重に対し抵抗性を示すとともに、ボンドパッドは、好ましくは、対応するサイズであるため、もはや、チップをチップカード本体に貼り付ける必要がなくなり、それにより、接着に要する保持時間が回避されるため、工程時間は短縮される。このため、チップは、チップカード本体に結合されることはなく、結果的に、チップの歪みが効果的に緩和されるため、チップ自体に応力が加えられることなく、チップカード本体を伸展または曲げることができる。チップがカバー塊をもって保護される場合、歪みの緩和は、カバー塊により達成され、チップカード本体よりもさらに簡単に伸展されやすくなる。また、チップの保護は、チップ上に積層されるカバーフォイルによっても達成されるが、その場合、上述の歪みの緩和性を保持するために、カバーフォイルとチップまたは接触素子との粘着性または接着性の結合は回避されなければならない。
【0019】
チップとチップカード本体とを、例えば、接着法により結合させたい場合、上述のチップの歪みの緩和は、チップがチップカード本体よりさらに伸展性または柔軟性に富むように、チップとチップカード本体との間で接着剤を使用する方法を選択することにより達成し得る。またこのようなチップカード本体は、チップの近接部においてより伸展性が高く、そのためチップの歪み緩和が達成される。チップの歪みの緩和における別の可能性として、目標となる曲げ点をチップ領域周りに配置する方法があり、これは、チップカード本体の穿孔、または別の伸展材の使用、または対応する点において、チップカード本体を薄くすることのいずれかにより達成される。チップカード本体が伸展されるか曲げられる場合、その伸展または曲げは、チップの歪みが再度緩和されるように、提供される目標曲げ点において行われる。前記効果はまた、チップ領域を補強することにより、あるいは前記チップ領域あたりのチップカード本体を弱める代わりにチップの隣接部を補強することにより実現され、この場合、チップ領域は、その近接部よりも伸展性が低くなる。
【0020】
チップの歪み緩和において、さらに強力な所望の効果を得るために、上述の方法のそれぞれを、互いに組み合わせ得ることを言及しておくべきであろう。例えば、チップとチップカード本体との貼り合わせにおいて接着剤を使用しない場合は、チップ領域の補強およびチップ領域近接部の穿孔を、追加的に実施してもよい。
【0021】
上述の全てのケースにおいて、またそれとは無関係に、チップの歪みの緩和に加えて、接触素子についても、歪みが緩和され得る。この場合、接触素子は、その長さが、チップのボンドパッドから環状導体またはアンテナの接触端子までの距離よりも長い構造とする。このため、接触素子は、ボンディング中にぴんと引っ張られることはないが、チップと接触端子との間に波状に配置される。接触素子の前記波状配置により、接触素子の歪みが緩和される。
【0022】
妥当な方法により、チップ接触素子ユニットは、特に、キャリヤ基板上において横列または縦列方向に貼り合わされ、それにより、対応する工程ステップにより、「エンドレスの基板」の製造が可能になる。この改良における長所は、接触素子がキャリヤ基板の両脇から、直行状態において突出するように、チップ接触素子ユニットが、キャリヤ基板上に貼り合わされることである。この結果、チップをカード本体に挿入する際の取り扱いが、非常に簡単になる。別の変形例に準ずると、横列または縦列を有する接触素子は、互いに切り離されることはなく、そのため、自搬基板構造が形成される。キャリヤ基板は、この改良により不要となる。
【0023】
接触素子の実際の形状は好ましくは貼り合わされる接触フォイルから切り抜くことにより形成され、切断は好ましくはレーザ法により実行される。別の方法として、貼り合わされるフォイルは、切断ステップを不要にするために、前もって形成が終了していても良い。
【0024】
【実施例】
本発明の好ましい実施例の詳細については、以下の添付図面を参照しながら後述する。
【0025】
図1は、フォイル(薄膜、箔)16のロールをウエハ17上において解くための装置を横から見た概略図であり、また、接続手段14の断面図と分離手段20の断面図が示されている。
【0026】
ウエハ17は、複数の切込み線19により互いに切り離される複数のチップ15から構成され、切込みフォイル11からなる保持フレーム12内に収容される。前記のチップ15を個別化するために、ウエハは、異なる切込み線19沿いに切り分けられる。ウエハ17を切り込み線19沿いに完全に切り分ける代わりに、切欠きを採用しても良い。すなわち、切込み線19は、後で破られる切込みフォイル11まで、「全面的に切り込む」ことはしない。
【0027】
金属被覆プラスチックフォイルまたは金属フォイル16は、好ましくは、展開手段10により、ウエハ17上においてロールが解かれる。特に好ましい実施例に従い、金のフォイルまたは金が積層又は蒸着したプラスチックフォイルを使用する。さらに、プラスチックフォイルに対する金の被覆部は、接触素子18の形状を主として事前に画定し、次の切断ステップを大きく回避する構造としてもよい。駆動部9により、フォイル16は、そのため、ロールの二本の矢印方向において前後に水平に移動できる。
【0028】
フォイル16は、ここで個々のチップ15のボンドパッド13と、好ましくはフォイル16がウエハ17上で展開される際に、半田付け、ボンディングまたは接着により遂行し得る結合手段14により結合される。別の実施例では、フォイル16とボンドパッド13は、例えばウエハ17全体上においてフォイル16の展開が終了した時点で結合する。結合手段14は、駆動部8により水平に、または駆動部7により垂直に、前後に移動できる。
【0029】
最後に、フォイル16は、例えばレーザなどの分離手段20により、個々の接触素子18内に切り分けられる。分離手段20は、駆動部22により水平に、または駆動部21により垂直に、前後に移動できる。他の実施例では、例えば、フォイル16のボンドパッド13との結合ならびにその後の個々の接触素子18への切り分けは、単一の装置により実施される。フォイル16を個々の接触素子18に切り分けることにより、チップ接触素子ユニットが形成され、これは、その後、別の可能性による更なる加工待ちとなる。それぞれが、ターミナルラグのような接触素子18が結合されるチップ15からなる、ウエハレベルにおいてこのように形成されるユニットについては、簡単で特に迅速な製造ができるという長所とは別に、チップをチップカードに後で挿入する際に、もはや、チップを反転させる、すなわち「裏返す」必要がないという長所があり、このため、図9aと関連して述べられるように、接触素子18により、無反転チップ15のボンドパッド13が頂面に配置され、環状導体またはアンテナ23の接触端子3が底面に配置されることになる。また、チップ接触素子ユニットの形成において求められる各ステップについては、図2〜図6aに基づき描写されるものである。
【0030】
図2において、図1のウエハ17は、平面図において示されている。ウエハ17は、複数の切込み線19により互いに切り離される横列26と縦列27内に配置される複数のチップ15から構成され、それぞれには、2つ以上のボンドパッド13がある。前記ボンドパッド13を介して、個々のチップ15と外部電気コンポーネント4の接触端子3との電気的な接続が(図10と比較)、後で確立される。図2において例証的に図解されるように、チップ15上のボンドパッド13の配置については、異なるa)〜d)の可能性が考えられる。
【0031】
配置可能性 a)では、チップ15の表面に、互いに対角に配置される2つのボンドパッド13が示されており、b)では、両方のボンドパッド13は、チップ15の片面に対し同じ距離において互いに平行である。c)では、4個のボンドパッド13が、それぞれ、チップ15の角部に配置されており、d)では、2つの幅広のボンドパッド13が、それぞれ、チップ15の対向する二面に対し平行になっている。
【0032】
チップ15を個別化するために、ウエハ17には切込みが入れられている。個々のチップ15のグループ分けを切り分け後にウエハ形式においても保持するために、ウエハ17は、切り分けられる前に、好ましくは、接着性の切込みフォイル11上に貼り合わされ、それにより、もともとの距離におけるチップ15の図解される配置は、切り分け後にも変わらない。切込みフォイル11は、また、これにより、別の基板(図示外)に取って代わることも可能である。保持フレーム12は、補足的に、ウエハ形式におけるチップのグループ分けの一貫性をサポートしており、それにより、切込みフォイル11の意図されない伸展が防止される。
【0033】
図3において概略が示されるように、接触素子18は、その後、ウエハ17上で展開されたフォイル16を貼り合せることにより、ウエハ形式においてグループ化されているチップ15のボンドパッド13と結合されるが、この図で示されるa)〜d)の異なる配置は、図2のa〜dに準ずる、チップ15上におけるボンドパッド13の異なる配置可能性に従属する。
【0034】
図2のa〜dに準ずる配置可能性とは無関係に、同じ垂直切込み線19に平行に並ぶ全てのボンドパッド13、すなわちボンドパッドの垂直列を形成するボンドパッドは、以降、参照番号18aの垂直接触列として参照されるものとし、参照番号18bは、水平接触列に対し使用する。
【0035】
以下の記述においては、まず、配置可能性a)およびb)に準ずる、接触素子18の、チップ15のボンドパッド13への応用法について参照する。
【0036】
まず、幅が垂直接触列18aの幅とほぼ同じ(約50〜200μm)フォイル16が、接触列18aの最初のボンドパッド13の前で、接触素子18の意図される長さ分28だけ展開される。フォイル16とボンドパッド13との接触は、直接行われる。そのため、フォイル16は、接触素子18の意図される長さ分28だけ、垂直接触列上で水平に展開される。次の横列26のボンドパッド13が、それにより飛び出すようであれば、展開手段10は、駆動部9により、前記ボンドパッド13まで後退させるものとする(図1と比較)。その後、フォイル16が、二番目のボンドパッド13と結合する。
【0037】
最初の垂直接触列18aの各ボンドパッド13がフォイル16と結合するまで、この手順が繰り返される。これにより、図3aで示される断面となり、接触素子18の波形が、展開手段10の戻り動作により形成される。
【0038】
フォイル16は、ここで、分離手段20により、点30において、各チップ15の個々のボンドパッド13の後ろで分断され(図1と比較)、チップ接触素子ユニットが形成されるが、そのユニットの接触素子18の長さは、意図される長さ28である。配置可能性a)とb)に準ずる場合、フォイル16は、意図される長さ28分のみにおいて展開されるが、配置可能性c)およびd)に準ずる場合、フォイルは、隣接するチップ15のボンドパッド間において展開されるため、意図される長さ29は、倍になる。この結果、図3bで示される断面となる。フォイル16は、もはや、個々のチップ15の個々のボンドパッド13の背後において分断されることはないが、接触素子18をそれぞれ意図される長さ28にするために、個々の切込み線19の真上において切り離される。
【0039】
フォイル16の個々の接触素子18への分断とウエハ17上のチップ15の個別化を説明する前に、別のフォイル16のウエハ17上の個々のチップ15のボンドパッド13への結合に関する他の実施例について、ここで、説明する。
【0040】
図4は、垂直接触列18aの上で展開されるフォイル16の長さに関して図3の変形例であり、少なくとも垂直接触列18aの2列分の幅に相当する。フォイル16の幅は、このため、チップ15の幅とウエハ17全体の幅との間で変動する。この相違により、フォイル16は、変形例a)、c)およびd)の場合、隣接するチップ15のボンドパッド間で、意図される長さ29の二倍分だけ展開される必要があり、また、変形例b)の場合、フォイル16は、隣接するチップ15のボンドパッド間で、意図される長さ28一つ分だけにおいて、展開される必要がある。このため、チップ15上のボンドパッド13の各配置a)〜d)に呼応して、断面はそれぞれ異なる形状となり、図3aに準ずる断面は、配置可能性b)に対応し、図3bに準ずる断面は、配置可能性a)、c)およびd)に対応する。
【0041】
これとは別に、図4に準ずる操作方法は、図3に準ずる操作方法と一致しており、それにより、各チップ15の個々のボンドパッド13間の結合は、フォイル16が個々の接触素子18に分断される前に、フォイル16の幅により切り離されなければならない。この目的において、フォイル16が個々の接触素子18に切り分けられ、次にチップ15の個別化が行われる前に、別の分離工程が必要であり、それにより、フォイル16は、分離線30に沿って分離される。
【0042】
図3と図4で紹介されている方法では、異なる幅を有するフォイル16は、駆動部9により動作を行う展開手段10により、ウエハ17上で展開されるが(図1と比較)、もともとのウエハの形式は保持される。すなわち個々のチップ15の相互のもともとの距離は、そのまま変わらない。そのため、接触素子18の意図される長さ28は、チップ15の距離よりも長いと考えられ、図3aと図3bで示される波形は、フォイル16が展開されたときに形成される。隣接するチップ15のボンドパッド13の距離が、接触素子18の意図される長さと一致している場合、フォイル16の「波状」の展開は回避されるばかりか、平面フォイル16をウエハ17の全面に置くこともでき、また、各対応する点において、個々のチップ15のボンドパッド13と結合させることができる。
【0043】
以下において、別の可能性、すなわちチップ15間の距離が、接触素子18の意図される長さ28に関し小さすぎる場合、どのようにフォイル16を貼り合せるかについて説明する。以下の説明から推論されるように、横列26と縦列27の「別個の展開」は、それぞれ、正しい寸法まで距離を伸ばすために、このケースにおいて発生する。
【0044】
図5で示されるように、平面フォイル16は、「別個に展開される」ウエハ17上に置かれ、対応する点において、個々のチップ15のボンドパッド13と結合される。この手順において、それぞれ隣接する横列26を有する最初の水平接触列間の距離は、分断後の接触素子18の意図される長さ28にわたるものであり、ウエハ17の横列26の、意図される長さ28の単一寸法分以下における前記で述べられる展開は、チップ15のボンドパッド13の配置可能性a)およびb)に関してのみ可能である。個々のチップ15のボンドパッド13の相互間の電気的接続が、ここで、対応する分離線30において分離される場合、図5aに準ずる配置となる。個々のチップ15の個々のボンドパッド13間におけるフォイル16の長さは、ここで、接触素子18の意図される長さ28になる。
【0045】
図6は、横列9が、接触素子18の意図される長さ29の二倍分に延ばされる点において異なる、図5の変形例である。そのほかの点については、図6で示される操作方法は、図5に準ずる方法と同じである。
【0046】
チップのボンドパッド13の配置a)の特別な例では、チップ15のボンドパッド13間の電気的接続を切り離すための、またフォイル16を個々の接触素子18に分断するための分離線30の位置が異なる。図6aから分かるように、フォイル16の個々の接触素子18への分断は、主に、ウエハ17の隣接する2本の横列26の間で実施される。
【0047】
図5ならびに図6によると、フォイル16と個々のチップ15のボンドパッド13との電気的接続は、異なる方法において確立し得る。これに関する可能性は、圧力、温度、超音波に関連し、それにより、個々の横列26は、駆動部9により駆動される接続手段10により、連続して通される(図1と比較)。また、いくつかの平行接続手段10を使用することもできる。さらに、異なる方法を互いに組合すことも可能であり、すなわち、図5と図6で説明されるような、フォイル16を貼り合せる前のウエハ17の横列26は、フォイル16を個々のチップのボンドパッド13に結合させた後に展開され、この方法は、図3と図4において述べられている。このため、図3aに準ずる配置は、図5aに準ずる配置に転移され、あるいは、図3aに準ずる配置が、図6aに準ずる配置に転移されることになる。
【0048】
フォイル16の個々の接触素子18への分断工程が実施されることにより、接触素子18を有するチップ15からなる、ユニットの更なる加工に対し様々な可能性を提供するチップ接触素子ユニットが形成される。様々なお可能性について、以下で説明する。
【0049】
図7は、チップ接触素子ユニットを収容する4つの可能性a)〜d)を例示したキャリヤ基板31の概略図であり、それにより、前記の4つの可能性は、図2のa〜dに準ずる、チップ15のボンドパッド13の配置の相違により異なる。
【0050】
フォイル16の、好ましくはレーザによる、分離線30に沿った個々の接触素子18への分断後に(図3a、図3b、図5aおよび図6aと比較)、チップ接触素子ユニットは、個々に、ウエハ17により画定されるグループから外され(図3〜図6と比較)、連続して一つ一つ事前に決定された距離(図示外)をもって、キャリヤ基板31上に取り付けられ、それにより、個々の接触素子18が、個々のチップ15のチップ縁に対し垂直に突出し、そのため、キャリヤ基板31から垂直に突出する。
【0051】
図8は、チップ接触素子ユニットを収容する4つの可能性a)〜d)を例示したキャリヤ基板31の概略図であり、前記の4つの可能性は、図2に準ずるボンドパッド13の異なる配置可能性に対応している。図7と異なり、ウエハ17の縦列27が、別個に展開され、それにより、個々の横列26は、好ましくは、既に別個に展開されている。個々の縦列27間の好ましい距離は、接触素子18の意図される長さ17と一致しているべきであるが、基本的に各応用において異なるため、絶対的に必要なわけではない。
【0052】
別個に展開される縦列27の別個に展開される横列26の下において、キャリヤ基板31が、ここで、貼り合わされる。前記キャリヤ基板31は、好ましくはUV可溶性の接着剤により貼り合わされ、キャリヤ基板の相互距離は、個々のチップ15のボンドパッド13の異なる配置可能性a)〜d)により画定される。
【0053】
図8aは、横列内のチップ接触素子ユニットの異なる縦列を配置する4つの可能性a)〜d)を例示した、横列内に配置されるチップ接触素子ユニットの概略図であり、前記の4つの可能性は、図2に準ずるボンドパッド13の異なる配置可能性に対応しており、また非分離の接触素子18により、キャリヤ基板の機能が遂行されている。
【0054】
図8または図8aに準ずる、横列内でのチップ接触素子ユニットの配置における基本的な長所は、それぞれ、可搬性と機械処理の簡便さにある。
【0055】
個々のチップ接触素子ユニットは、ユニットの個別化後に、直接加工できる。言い換えれば、ユニットを前もってキャリヤ基板に貼り合わせることなく実施し得る。この場合、ユニットは、ウエハにより事前に画定されるグループから直接取り外され、図9ならびに図9aにおいて示されるように、導電状態において、アンテナコイル33の接触端子と結合される。
【0056】
図9bによると、チップ接触素子ユニットは、好ましくは接着法24により、チップカード本体6に結合され、それにより、例えば、放射硬化性の接着剤、好ましくは、事前に決定される波長の紫外線により重合が活性化されるアクリル酸またはエポキシ接着剤を使用できる。チップ15は、これにより、堅固にチップカード本体6と結合されるため、チップカード本体が伸展または曲げられる場合、チップ15または接触素子の機械的な過負荷や損傷の可能性が、どのように回避され得るかについて、以下で説明する。
【0057】
過負荷に対する保護策として、チップ15の歪み緩和が、以下で述べられるように、チップ15をチップカード本体6に貼り合わせる際に伸展性の接着剤を使用するか、チップカード本体6をチップ15の下に構築し、それ自体に伸展性を持たせるか、または、チップ領域を弱めるかもしくは補強するかのいずれかの方法により達成される。
【0058】
図9cは、チップ領域から歪みを緩和する4つの可能性a)〜d)を例示した、チップカード本体6に結合される事前接触チップ接触素子ユニットを横から見た概略図である。可能性a)では、目標となる曲げ点23を提供するために、チップカード本体6がチップ領域の近接部において薄くなっており、チップカード本体6を伸展させるか、または曲げることで、チップ15の歪みが緩和される。図示された領域23におけるチップカード本体6の厚みの減少は、代わりに、チップカード本体6よりも伸展性に富んだ、可能性b)において示される別材料25を貼付することによってももたらされる。チップカード本体6をチップ領域の周りにおいて厚みを減少させることや、または別材料を貼付することが望ましくない場合、チップの歪みは、可能性c)で示されるように、チップ領域の周りに穿孔36を設けることにより緩和され得る。
【0059】
可能性d)により示される別の変形例では、チップ領域の近接部は弱められないが、追加材37を貼付することにより補強され、チップ15の周囲領域がチップカード本体6の残りの部分より伸展性が小さくなり、そのため、チップ15の歪みが緩和される。
【0060】
上記で述べられる、チップカード本体6に結合されるチップ15から歪みを緩和するための4つの可能性a)〜d)においては、チップ15の歪みの緩和に加えて、接触素子18の歪みがどのように緩和されるかについても示されている。前記の接触素子18の歪みの緩和は、接触素子18が、接触中に波形になるように、接触素子18の構築において、接触端子3からチップ15のボンドパッド13までの距離よりも長い構造にあるために達成される。
【0061】
接触素子18の波形は、また、チップ15が、上記のケースのように、チップカード本体6に結合されない場合、接触素子18の歪みの緩和において適用され得る。チップ15の歪みは、特に、この場合、以下で述べる方法において緩和される。
【0062】
図9dは、チップカード本体6に結合されない、チップ領域の歪みが緩和される事前接触チップ接触素子ユニットを横から見た概略図であり、3つの例示される可能性a)〜c)において図解されている。可能性c)では、チップ15は、チップカード本体6には結合されておらず、そのため、チップ15は、チップカード本体6が、曲げられるか、または伸展される場合においても、チップカード本体6のみが曲げられるか、伸展され、チップ15は伸展または曲げられることはないため、応力が加えられることはない。チップ15のこのような歪み緩和法は、また、可能性b)で図解されるように、チップ15が、カバー塊35により密閉される場合にも達成される。チップカード本体6が伸展されるか、曲げられるときに、チップ15に応力が加えられないこのケースについても、歪みの緩和を達成するためには、カバー塊35に関し、それが、チップカード本体6よりも伸展性が高くなるように選択される。可能性c)で示される別の方法によると、チップ15は、カバーフォイル38により覆われ、それにより、チップ15の歪みを確実に緩和するために、カバーフォイル38とチップ接触素子ユニットとの粘着性または接着性の結合は回避されるべきである。
【図面の簡単な説明】
【図1】 接触素子を有するチップにより形成される電気ユニットを製造するための装置を横から見た概略図である。
【図2】 使用するチップを例証した実施例における、保持フレーム内のウエハを示す概略図である。
【図3】 接触素子を提供する4つの可能性を例示したウエハの概略図である。
【図3a】 例証的に提供される接触素子を有するウエハ縦列を横から見た概略図である。
【図3b】 例証的に提供される接触素子を有するウエハ縦列を横から見た概略図である。
【図4】 接触素子を提供する4つの可能性を例示したウエハの概略図である。
【図5】 接触素子フォイルを提供する4つの可能性を例示した、別個に展開するウエハ横列の概略図である。
【図5a】 例証的に提供される接触素子を有する、別個に展開するウエハ縦列を横から見た概略図である。
【図6】 接触素子フォイルを提供する4つの可能性を例示した、別個に展開するウエハ横列の概略図である。
【図6a】 例証的に提供される接触素子を有する、別個に展開するウエハ縦列を横から見た概略図である。
【図7】 チップ接触素子ユニットを収容する4つの可能性を例示した、キャリヤ基板の概略図である。
【図8】 チップ接触素子ユニットを収容する4つの可能性を例示した、別のキャリヤ基板上において別個に展開するウエア縦列の概略図である。
【図8a】 ウエハ縦列の概略図であり、非分離の接触素子により、キャリヤ基板の機能が遂行されている。
【図9】 アンテナと、事前接触チップ接触素子ユニットとを有する非接触チップカードの概略図である。
【図9a】 アンテナと、事前接触チップ接触素子ユニットとを有する非接触チップカードの概略図である。
【図9b】 事前接触チップ接触素子ユニットを横から見た概略図である。
【図9c】 歪み緩和チップ領域を有する、チップカード本体に接続された状態にある事前接触チップ接触素子を横から見た概略図である。
【図9d】 歪み緩和チップ領域を有する事前接触チップ接触素子を横から見た概略図である。
【図10】 先行技術に準ずるモジュールまたはチップの接触状態を示す概略図である。
【図10a】 先行技術に準ずるモジュールまたはチップの接触状態を示す概略図である。
【図11】 ワイヤボンディング工程による、先行技術に準ずるチップの接触状態を示す概略図である。
Claims (33)
- 接触素子(18)を有するチップ(15)の該接触素子(18)が、導電状態における外部電気コンポーネント(6)の接触端子(3)との直接結合に適するものであり、
前記各チップ(15)が、1個以上のボンドパッド(13)を有する活性面と、その活性面に対向して配置される非活性面とを有し、
前記個々のチップ(15)が、ウエハ(17)により事前に画定される、横列(26)と縦列(27)とからなるグループから取り外される前に、前記接触素子(18)と前記チップ(15)の1個以上の前記ボンドパッド(13)とが結合された電気ユニットを製造する方法において、
前記接触素子(18)が可撓性の金属被覆プラスチックフォイルまたは金属フォイル(16)から作製され、前記金属被覆プラスチックフォイルまたは金属フォイル(16)は、前記個々のチップが前記グループからとり外される前に、前記グループで隣接する複数の前記チップ(15)間で、かつ、当該前記チップ(15)の上部で波状に配置されるように前記グループにわたり展開されて当該個々のチップ(15)に貼りつけられ、前記個々のチップ(15)の前記ボンドパッド(13)に結合され、
前記ウエハ(17)により事前に画定される前記グループから対応する前記電気ユニットが取り外された後に、該電気ユニットに含まれる前記接触素子(18)が、当該接触素子(18)が結合されたボンドパッド(13)から前記チップ(15)の非活性面と一致する平面に配置された所定の前記接触端子(3)とに接続するための幅および意図される長さを有する構造であることを特徴とする電気ユニット製造方法。 - 前記事前に画定されるグループが、前記ウエハ(17)を前記横列(26)と前記縦列(27)に切り分けることにより画定されることを特徴とする、請求項1の方法。
- 前記ウエハ(17)により事前に画定される前記グループが、保持フレーム(12)内の接着性の保持フォイル(11)上に貼り合わされることを特徴とする、請求項1または請求項2の方法。
- 前記ウエハ(17)により事前に画定される前記グループが、保持基板上に貼り合わされることを特徴とする、請求項1または請求項2の方法。
- 前記チップ(15)に貼り合わされる前記金属被覆プラスチックフォイルまたは金属フォイル(16)が、前記接触素子(18)の前記幅を事前に画定するような構造とすることを特徴とする、請求項1〜4のいずれかの方法。
- 前記チップ(15)に貼り合わされる前記金属被覆プラスチックフォイルまたは金属フォイル(16)が、金製のフォイルであることを特徴とする、請求項1〜5のいずれかの方法。
- 前記チップ(15)に貼り合わされる前記金属被覆プラスチックフォイルまたは金属フォイル(16)の幅が、ボンドパッド(13)の幅以上であることを特徴とする、請求項1〜6のいずれかの方法。
- 前記フォイルと個々の前記チップ(15)とが、個々の前記チップ(15)におけるそれぞれ2個以上の前記ボンドパッド(13)上で結合されることを特徴とする、請求項1〜7のいずれかの方法。
- 前記フォイルと個々の前記チップ(15)が、個々の前記チップ(15)におけるそれぞれ2個の前記ボンドパッド(13)上で結合され、当該2個のボンドパッド(13)は、各々、各当該チップ(15)の一方の側に対し同じ距離をもって配置されるため、一本の横列(26)における当該チップ(15)の当該ボンドパッド(13)は、共に、一本の接触列(18b)を形成することになることを特徴とする、請求項8の方法。
- 前記フォイルと個々の前記チップ(15)とが、個々の前記チップ(15)におけるそれぞれ2個の前記ボンドパッド(13)上で結合され、当該2個のボンドパッド(13)は、各々、各当該チップ(15)の一方の側に対し異なる距離をもって配置される方法で、各当該チップ(15)の当該2個のボンドパッド(13)が当該チップの対角線上で間隔をおいて配置されるため、一列(26)に配置された当該チップ(15)の当該ボンドパッド(13)が、2本の接触列(18b)を形成することになることを特徴とする、請求項8の方法。
- 前記ボンドパッド(13)の幅が、前記チップ(15)の幅とほぼ同じであること、ならびに、各前記チップ(15)の前記2個のボンドパッド(13)が、各当該チップ(15)の反対側に配置されることを特徴とする、請求項10の方法。
- 前記接触素子(18)と個々の前記チップ(15)とが、当該個々のチップ(15)におけるそれぞれ4個のボンドパッド(13)上で結合され、当該ボンドパッド(13)が、それぞれ、各当該チップ(15)の角部に位置決めされるため、一本の横列(26)における全当該チップ(15)の当該ボンドパッド(13)により、2本の接触列(18b)が形成されることを特徴とする、請求項8の方法。
- 前記金属被覆プラスチックフォイルまたは金属フォイル(16)を一番目の前記ボンドパッド(13)に結合する工程と、当該フォイル(16)を、前記意図される長さ(28)に応じて、当該一番目ボンドパッド(13)と隣接横列(26)に配置された二番目の前記ボンドパッド(13)との間で展開する工程と、当該フォイル(16)を当該二番目のボンドパッド(13)に結合する工程と、当該フォイル(16)を切断する工程とからなることを特徴とする、請求項9または請求項10の方法。
- 前記金属被覆プラスチックフォイルまたは金属フォイル(16)を一番目のボンドパッド(13)に結合する工程と、当該フォイル(16)を、当該一番目のボンドパッド(13)と隣接横列(26)に配置された二番目の前記ボンドパッド(13)との間で、前記意図される長さの二倍に応じて展開する工程と、当該フォイル(16)を当該二番目のボンドパッド(13)に結合する工程と、当該フォイル(16)を切断する工程とからなることを特徴とする、請求項10〜12のいずれかの方法。
- 前記金属被覆プラスチックフォイルまたは金属フォイル(16)を、当該フォイル(16)への所望のボンドパッド(13)の結合が全て完了した後で切断することを特徴とする、請求項13または請求項14の方法。
- 隣接横列(26)の接触列(18b)間の距離が、前記接触素子(18)の前記意図される長さ(28)と一致するように、前記フォイル(16)が貼り合わせられる前に、前記隣接横列(26)が、互いに、間隔をおいて配列されることを特徴とする、請求項9または請求項10の方法。
- 前記隣接横列(26)の接触列(18b)間の距離が、前記接触素子(18)の前記意図される長さ(29)の倍の長さになるように、前記フォイル(16)が貼り合わせられる前に、当該隣接横列(26)が、互いに、間隔をおいて配列されることを特徴とする、請求項10〜12のいずれかの方法。
- 前記金属被覆プラスチックフォイルまたは金属フォイル(16)を前記ウエハ(17)上に配置する工程と、当該フォイル(16)を全ての前記ボンドパッド(13)に結合する工程と、当該フォイル(16)を切断する工程とからなることを特徴とする、請求項9、請求項10、請求項16または請求項17のいずれかの方法。
- 前記チップ(15)と前記金属被覆プラスチックフォイルまたは金属フォイル(16)とが、半田付け、ボンディングまたは接着工程により結合されることを特徴とする、請求項13、請求項14または請求項18のいずれかの方法。
- 前記金属被覆プラスチックフォイルまたは金属フォイル(16)が、レーザにより切断されることを特徴とする、請求項13、請求項14または請求項18のいずれかの方法。
- チップ接触素子ユニットを有するキャリヤ基板(31)を製造する方法において、
当該チップ接触素子ユニットが、前記電気ユニットとして請求項1〜20のいずれかの方法に従い作製され、
前記ウエハ(17)の全ての前記チップ(15)が同じキャリヤ基板(31)により収容されるように、当該ユニットが、当該ウエハ(17)により事前に画定されるグループから取り外された後で、当該同一のキャリヤ基板(31)への収容を目的として貼り合わされることを特徴とするキャリヤ基板製造方法。 - 前記チップ接触素子ユニットの接触素子(18)が、前記キャリヤ基板(31)に対し、垂直に配置されることを特徴とする、請求項21の方法。
- 個々の縦列の非分離の前記接触素子(18)が、前記チップ接触素子ユニットにより、前記キャリヤ基板(31)として使用されることを特徴とする、請求項21の方法。
- 非接触チップカード(32)を製造する方法であり、各チップ(15)のボンドパッド(13)と各アンテナ(33)の接触端子(3)との電気的接続を確立するために、接触素子(18)が、金属被覆プラスチックフォイルまたは金属フォイル(16)から作製され、チップ(15)上に貼り合わされて、前記各チップ(15)をウエハ(17)により事前に画定されるグループから取り外す前に、接触素子(18)を各チップ(15)のボンドパッド(13)に結合することにより、チップ接触素子ユニットを製造する工程と、対応するチップ接触素子ユニットを個別化する工程と、個々のチップ接触素子ユニットを把持し、各ユニットを、アンテナ構造(33)を有する基板上に配置する工程と、チップ接触素子ユニットをアンテナ(33)の接触端子(3)に結合する工程とからなり、
前記チップ接触素子ユニットを製造する工程において、
前記金属被覆プラスチックフォイルまたは金属フォイル(16)は、前記個々のチップが前記グループからとり外される前に、前記グループで隣接する複数の前記チップ(15)間で、かつ、当該前記チップ(15)の上部で波状に配置されるように前記グループにわたり展開されて当該個々のチップ(15)に貼りつけられ、前記個々のチップ(15)の前記ボンドパッド(13)に結合され、
前記ウエハ(17)により事前に画定される前記グループから対応する前記チップ接触素子ユニットが取り外された後に、該チップ接触素子ユニットに含まれる前記接触素子(18)が、当該接触素子(18)が結合されたボンドパッド(13)から前記チップ(15)の非活性面と一致する平面に配置された所定の前記接触端子(3)とに接続するための幅および意図される長さを有する構造であることを特徴とする、非接触チップカード製造方法。 - 前記対応するチップ接触素子ユニットの個別化と、その把持ならびに配置との間で、当該チップ接触素子ユニットをキャリヤ基板(31)に貼り合わせる工程と、当該キャリヤ基板(31)を加工ユニットに挿入する工程とが実施されることを特徴とする、請求項24の方法。
- 各前記チップ(15)が、前記アンテナ構造(33)を有する前記基板(32)と結合していないことを特徴とする、請求項24または請求項25の方法。
- 前記チップ接触素子ユニットが、前記アンテナ構造(33)を有する前記基板(32)より伸展性に富むカバー塊(35)により密閉されることを特徴とする、請求項26の方法。
- 前記チップ接触素子ユニットが、当該チップ接触素子ユニットとの接着結合を必要としないカバーフォイル(38)により覆われていることを特徴とする、請求項26の方法。
- 各前記チップ(15)が、前記アンテナ構造(33)を有する前記基板(32)に結合されることを特徴とする、請求項24または請求項25の方法。
- 前記基板(32)が、各前記チップ(15)の近接部(23)において、薄くなっていることを特徴とする、請求項29の方法。
- 前記基板(32)において、各前記チップ(15)の近接部に、当該基板(32)より伸展性に富む材料(25)が取り付けられることを特徴とする、請求項29に準ずる方法。
- 前記基板(32)において、各前記チップ(15)の近接部(23)で穴があけられていることを特徴とする、請求項29の方法。
- 前記基板(32)より伸展性の小さい材料(37)が、各前記チップ(15)の近接部においてチップカード本体(6)上に貼り合わされることを特徴とする、請求項29の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19948555A DE19948555A1 (de) | 1999-12-03 | 1999-10-08 | Verfahren zur Herstellung kontaktloser Chipkarten sowie zur Herstellung von elektrischen Einheiten, bestehend aus Chips mit Kontaktelementen |
DE19948555.0 | 1999-10-08 | ||
PCT/EP2000/009818 WO2001027871A2 (de) | 1999-10-08 | 2000-10-06 | Verfahren zur herstellung kontaktloser chipkarten sowie zur herstellung von elektrischen einheiten, bestehend aus chips mit kontaktelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003511869A JP2003511869A (ja) | 2003-03-25 |
JP4733327B2 true JP4733327B2 (ja) | 2011-07-27 |
Family
ID=7924978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001530812A Expired - Fee Related JP4733327B2 (ja) | 1999-10-08 | 2000-10-06 | 非接触チップカードの製造方法及び接触素子を有するチップからなる電気ユニットの製造方法 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1224618B1 (ja) |
JP (1) | JP4733327B2 (ja) |
CN (1) | CN1238811C (ja) |
AT (1) | ATE237849T1 (ja) |
AU (1) | AU7662700A (ja) |
BR (1) | BR0014819A (ja) |
WO (1) | WO2001027871A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1771506A (zh) * | 2003-05-28 | 2006-05-10 | 株式会社日立制作所 | 无线识别半导体装置及其制造方法 |
FR2940486B1 (fr) * | 2008-12-22 | 2011-02-11 | Commissariat Energie Atomique | Procede de fabrication d'un assemblage de puces a moyens d'emission-reception radiofrequence reliees mecaniquement au moyen d'un ruban et assemblage |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS624351A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体キヤリアの製造方法 |
JPH04127442A (ja) * | 1990-09-18 | 1992-04-28 | Sharp Corp | ダイボンディング装置 |
JPH08125154A (ja) * | 1994-10-24 | 1996-05-17 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
JPH10209226A (ja) * | 1997-01-23 | 1998-08-07 | Mitsubishi Electric Corp | 半導体部材、及び半導体チップ |
WO1998043205A1 (fr) * | 1997-03-25 | 1998-10-01 | Gemplus S.C.A. | Procede de fabrication de carte sans contact avec connexion d'antenne par fils soudes |
JP2000243784A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS514628B1 (ja) * | 1970-02-05 | 1976-02-13 | ||
JPH1140522A (ja) * | 1997-07-17 | 1999-02-12 | Rohm Co Ltd | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたicカード |
-
2000
- 2000-10-06 CN CNB008139814A patent/CN1238811C/zh not_active Expired - Fee Related
- 2000-10-06 BR BR0014819-9A patent/BR0014819A/pt not_active Application Discontinuation
- 2000-10-06 AU AU76627/00A patent/AU7662700A/en not_active Abandoned
- 2000-10-06 EP EP00966130A patent/EP1224618B1/de not_active Expired - Lifetime
- 2000-10-06 JP JP2001530812A patent/JP4733327B2/ja not_active Expired - Fee Related
- 2000-10-06 WO PCT/EP2000/009818 patent/WO2001027871A2/de active IP Right Grant
- 2000-10-06 AT AT00966130T patent/ATE237849T1/de not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS624351A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体キヤリアの製造方法 |
JPH04127442A (ja) * | 1990-09-18 | 1992-04-28 | Sharp Corp | ダイボンディング装置 |
JPH08125154A (ja) * | 1994-10-24 | 1996-05-17 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
JPH10209226A (ja) * | 1997-01-23 | 1998-08-07 | Mitsubishi Electric Corp | 半導体部材、及び半導体チップ |
WO1998043205A1 (fr) * | 1997-03-25 | 1998-10-01 | Gemplus S.C.A. | Procede de fabrication de carte sans contact avec connexion d'antenne par fils soudes |
JP2000243784A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1224618B1 (de) | 2003-04-16 |
CN1238811C (zh) | 2006-01-25 |
AU7662700A (en) | 2001-04-23 |
WO2001027871A3 (de) | 2001-11-01 |
BR0014819A (pt) | 2002-06-11 |
EP1224618A2 (de) | 2002-07-24 |
JP2003511869A (ja) | 2003-03-25 |
CN1384951A (zh) | 2002-12-11 |
WO2001027871A2 (de) | 2001-04-19 |
ATE237849T1 (de) | 2003-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100507300B1 (ko) | 멀티칩 모듈 및 그 제조방법 | |
JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JPS6250196A (ja) | 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路を備えるカード | |
KR20000057511A (ko) | 칩 모듈 및 그 제조방법 | |
WO1991010259A1 (en) | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication | |
US20030140487A1 (en) | Method for producing a carrier strip comprising a large number of electrical units, each having a chip and contact elements | |
JPH0357257A (ja) | 高密度半導体メモリモジユール及びその形成方法 | |
EP0803901B1 (en) | Method of mounting a plurality of semiconductor devices in corresponding supporters | |
JP4733327B2 (ja) | 非接触チップカードの製造方法及び接触素子を有するチップからなる電気ユニットの製造方法 | |
US7402460B1 (en) | Method for production of contactless chip cards and for production of electrical units comprising chips with contact elements | |
CN108962843A (zh) | 半导体ic内置基板及其制造方法 | |
US5768770A (en) | Electronic packaging shaped beam lead fabrication | |
CN114999325B (zh) | 贴合装置及贴合方法 | |
US6475314B1 (en) | Adhesive lamination useful in making circuit board structures | |
JPH08148635A (ja) | 半導体装置 | |
JP2002076175A (ja) | 半導体パッケージおよびその製造方法 | |
JP2005018402A (ja) | 複合icカード用icモジュール | |
JPH09263082A (ja) | Icモジュールの製造方法、icカードの製造方法及びicモジュール | |
JP2007034786A (ja) | 複合icカードおよびその製造方法 | |
JP2780499B2 (ja) | 半導体装置の実装方法 | |
JP2002056907A (ja) | 電気接続部材及びその製造方法 | |
JP2002237343A (ja) | フラットケーブル及びその製造方法 | |
JP3821865B2 (ja) | 半導体装置の製造方法 | |
JP2002092577A (ja) | コンビカード及びその製造方法 | |
JP3488218B2 (ja) | 液晶表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101008 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |