JPH0677280A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH0677280A JPH0677280A JP22413192A JP22413192A JPH0677280A JP H0677280 A JPH0677280 A JP H0677280A JP 22413192 A JP22413192 A JP 22413192A JP 22413192 A JP22413192 A JP 22413192A JP H0677280 A JPH0677280 A JP H0677280A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting
- mounting substrate
- electrodes
- thermoplastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 工程を著しく簡略化し、極めて容易に実装基
板に半導体素子を実装することができる実装方法を提供
する。 【構成】 フェイスダウン方式を用いて複数のパッド電
極を有する実装基板１に半導体素子２を実装する方法に
おいて、実装基板１の各パッド電極１１との接触が予定
される裏面上の各部分に対向する表面上の各領域に、そ
れぞれ識別標識が塗布されている異方導電性のサーモプ
ラスチックシート３を実装基板１に配置する第１工程
と、異方導電性のサーモプラスチックシート３の各領域
に塗布された各識別標識と、半導体素子２の各電極２１
とを位置合せして、半導体素子２を実装基板１に圧着
し、導電性のサーモプラスチック３を加熱して、実装基
板１の各パッド電極１１と半導体素子２の各電極２１と
を導電性のサーモプラスチック３を介在させて接着させ
る第２工程とを有する。
板に半導体素子を実装することができる実装方法を提供
する。 【構成】 フェイスダウン方式を用いて複数のパッド電
極を有する実装基板１に半導体素子２を実装する方法に
おいて、実装基板１の各パッド電極１１との接触が予定
される裏面上の各部分に対向する表面上の各領域に、そ
れぞれ識別標識が塗布されている異方導電性のサーモプ
ラスチックシート３を実装基板１に配置する第１工程
と、異方導電性のサーモプラスチックシート３の各領域
に塗布された各識別標識と、半導体素子２の各電極２１
とを位置合せして、半導体素子２を実装基板１に圧着
し、導電性のサーモプラスチック３を加熱して、実装基
板１の各パッド電極１１と半導体素子２の各電極２１と
を導電性のサーモプラスチック３を介在させて接着させ
る第２工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、フェイスダウン方式を
用いて複数のパッド電極を有する実装基板に半導体素子
を実装する半導体素子の実装方法に関するものである。
用いて複数のパッド電極を有する実装基板に半導体素子
を実装する半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】電子機器の高性能化、多機能化あるいは
軽薄短小化にともなって、ＬＳＩチップの多ピン化及び
狭ピッチ化が進んできている。このように、狭ピッチ化
等がされた半導体素子を実装する従来の技術としては以
下のものがあった。
軽薄短小化にともなって、ＬＳＩチップの多ピン化及び
狭ピッチ化が進んできている。このように、狭ピッチ化
等がされた半導体素子を実装する従来の技術としては以
下のものがあった。
【０００３】まず、図４に示すように、半導体素子２の
バンプ電極として導電性を有した樹脂性の弾性粒子２２
を用いて、半導体素子２を実装基板に実装する方法（例
えば、IMC 1992 Proceeding pp.81〜pp.87 ）である。
バンプ電極として導電性を有した樹脂性の弾性粒子２２
を用いて、半導体素子２を実装基板に実装する方法（例
えば、IMC 1992 Proceeding pp.81〜pp.87 ）である。
【０００４】また、図５示すように、導電性のフィラー
５を混入した導電性接着樹脂を用いた実装方法もある
（例えば、IMC 1992 Proceeding pp.93〜pp.96 ）。こ
れは、実装基板１上に導電性接着樹脂６を塗布し、実装
基板１の所定のパッド電極１１と半導体素子２の所定の
バンプ電極２３とをあわせて、半導体素子２に実装基板
１を載置する方法である。すなわち、導電性接着樹脂６
により半導体素子２を実装基板１に固定するものであ
る。なお、この樹脂自体には導電性がなく、導電性のフ
ィラー５が混入されてはじめて導電性の接着樹脂となる
ものである。従って、出力信号はあくまでもフィラー５
を介して伝わるのであって、樹脂自体が信号を伝えるの
ではない。
５を混入した導電性接着樹脂を用いた実装方法もある
（例えば、IMC 1992 Proceeding pp.93〜pp.96 ）。こ
れは、実装基板１上に導電性接着樹脂６を塗布し、実装
基板１の所定のパッド電極１１と半導体素子２の所定の
バンプ電極２３とをあわせて、半導体素子２に実装基板
１を載置する方法である。すなわち、導電性接着樹脂６
により半導体素子２を実装基板１に固定するものであ
る。なお、この樹脂自体には導電性がなく、導電性のフ
ィラー５が混入されてはじめて導電性の接着樹脂となる
ものである。従って、出力信号はあくまでもフィラー５
を介して伝わるのであって、樹脂自体が信号を伝えるの
ではない。
【０００５】
【発明が解決しようとする課題】しかし、半導体素子の
バンプ電極として上記のような弾性粒子を用いた場合に
は、弾性粒子が所定のパッド電極の位置にのみ接着する
ように、半導体素子に弾性粒子を固定しなければならな
い。このため、半導体素子の所定の位置にのみ弾性粒子
を設ける特別の工程を必要とした。また、導電性接着樹
脂を用いて半導体基板に半導体素子を実装する場合は、
半導体素子にバンプ電極を形成する工程を必要とし、さ
らに、接着樹脂を固めるために熱を加えた後、冷却する
工程をも必要としていた。
バンプ電極として上記のような弾性粒子を用いた場合に
は、弾性粒子が所定のパッド電極の位置にのみ接着する
ように、半導体素子に弾性粒子を固定しなければならな
い。このため、半導体素子の所定の位置にのみ弾性粒子
を設ける特別の工程を必要とした。また、導電性接着樹
脂を用いて半導体基板に半導体素子を実装する場合は、
半導体素子にバンプ電極を形成する工程を必要とし、さ
らに、接着樹脂を固めるために熱を加えた後、冷却する
工程をも必要としていた。
【０００６】そこで本発明は、これらの工程を著しく簡
略化し、極めて容易に実装基板に半導体素子を実装する
ことができる実装方法を提供することを目的とする。
略化し、極めて容易に実装基板に半導体素子を実装する
ことができる実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を解決するため
に、本発明は、フェイスダウン方式を用いて複数のパッ
ド電極を有する実装基板に半導体素子を実装する半導体
素子の実装方法において、実装基板の各パッド電極との
接触が予定される裏面上の各部分に対向する表面上の各
領域に、それぞれ識別標識が塗布されている異方導電性
の熱可塑性プラスチックシートを実装基板に配置する第
１工程と、異方導電性の熱可塑性プラスチックシートの
各領域に塗布された各識別標識と、半導体素子の各電極
とを位置合せして、半導体素子を実装基板に圧着し、導
電性の熱可塑性プラスチックを加熱して、実装基板の各
パッド電極と半導体素子の各電極とを導電性の熱可塑性
プラスチックを介在させて接着させる第２工程とを有す
ることを特徴とする半導体装置の実装方法。
に、本発明は、フェイスダウン方式を用いて複数のパッ
ド電極を有する実装基板に半導体素子を実装する半導体
素子の実装方法において、実装基板の各パッド電極との
接触が予定される裏面上の各部分に対向する表面上の各
領域に、それぞれ識別標識が塗布されている異方導電性
の熱可塑性プラスチックシートを実装基板に配置する第
１工程と、異方導電性の熱可塑性プラスチックシートの
各領域に塗布された各識別標識と、半導体素子の各電極
とを位置合せして、半導体素子を実装基板に圧着し、導
電性の熱可塑性プラスチックを加熱して、実装基板の各
パッド電極と半導体素子の各電極とを導電性の熱可塑性
プラスチックを介在させて接着させる第２工程とを有す
ることを特徴とする半導体装置の実装方法。
【０００８】また、識別標識は、前記パッド電極の形状
と略同一形状に塗布され、熱可塑性プラスチックとは異
なる色彩の導電性の塗料であることが望ましい。
と略同一形状に塗布され、熱可塑性プラスチックとは異
なる色彩の導電性の塗料であることが望ましい。
【０００９】各識別標識は、それぞれ印刷された記号、
図形又は文字であってもよい。
図形又は文字であってもよい。
【００１０】
【作用】上記の方法によれば、本発明に係る実装基板上
面には異方導電性の熱可塑性プラスチックを配置する。
このため、実装基板に熱可塑性プラスチックを介して半
導体素子を搭載し、熱可塑性プラスチックを加熱して半
導体素子を実装基板に実装することができる。すなわ
ち、熱可塑性プラスチックはある程度の厚さを有してい
るので、半導体素子の電極に突起電極（バンプ）を突設
することなく、半導体素子を実装基板に実装することが
できる。
面には異方導電性の熱可塑性プラスチックを配置する。
このため、実装基板に熱可塑性プラスチックを介して半
導体素子を搭載し、熱可塑性プラスチックを加熱して半
導体素子を実装基板に実装することができる。すなわ
ち、熱可塑性プラスチックはある程度の厚さを有してい
るので、半導体素子の電極に突起電極（バンプ）を突設
することなく、半導体素子を実装基板に実装することが
できる。
【００１１】また、この異方導電性の熱可塑性プラスチ
ックの表面には所定の領域にパッド電極の位置を示す識
別標識が塗布されている。このため、異方導電性の熱可
塑性プラスチックは、混入している導電性物質によって
不透明であるため、このままではパッド電極の位置を識
別できないが、識別標識を目印にできるので、接続させ
るべき半導体素子の電極と実装基板のパッド電極とを誤
ることなく実装することができる。
ックの表面には所定の領域にパッド電極の位置を示す識
別標識が塗布されている。このため、異方導電性の熱可
塑性プラスチックは、混入している導電性物質によって
不透明であるため、このままではパッド電極の位置を識
別できないが、識別標識を目印にできるので、接続させ
るべき半導体素子の電極と実装基板のパッド電極とを誤
ることなく実装することができる。
【００１２】この識別標識として、パッド電極の形状と
略同一形状に塗布され、熱可塑性プラスチックとは異な
る色彩の導電性の塗料を用いれば、実装する際にパッド
電極の位置と共に形状をも把握させることができる。
略同一形状に塗布され、熱可塑性プラスチックとは異な
る色彩の導電性の塗料を用いれば、実装する際にパッド
電極の位置と共に形状をも把握させることができる。
【００１３】さらに、識別標識として印刷された記号、
図形および文字を使用しても、実装する際にパッド電極
の位置を明確に把握させることができる。
図形および文字を使用しても、実装する際にパッド電極
の位置を明確に把握させることができる。
【００１４】なお、熱可塑性プラスチックとしては、異
方導電性のものを用いているので、電気信号の流れは縦
方向のみで、他の方向（例えば、横方向）へは流れるこ
とがない。従って、複数の電極間にまたがる単一のサー
モプラスチックシートを用いて半導体素子と実装基板と
を実装させても、半導体素子の所定の電極と、実装基板
の所定のパッド電極とを電気的に接続させることがで
き、他の電極との間で短絡することがない。
方導電性のものを用いているので、電気信号の流れは縦
方向のみで、他の方向（例えば、横方向）へは流れるこ
とがない。従って、複数の電極間にまたがる単一のサー
モプラスチックシートを用いて半導体素子と実装基板と
を実装させても、半導体素子の所定の電極と、実装基板
の所定のパッド電極とを電気的に接続させることがで
き、他の電極との間で短絡することがない。
【００１５】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。
【００１６】図１および図２に基づいて、本発明に係る
実施例を説明する。本実施例に係る半導体装置は、実装
基板１と、この実装基板１にフェイスダウン方式で実装
される半導体素子２とを有して構成されている。この実
装基板１は、Ａｌ2 Ｏ3 等を用いた多層基板上にＣｕ／
ポリイミド薄膜が形成されている。実装基板１表面には
複数のパッド電極１１と、パッド電極１１のリード線１
２とが形成されている。 一方、半導体素子２の表面に
は配線パターンが形成されており、ゲート電極やドレイ
ン電極等の各種電極２１が所定の位置に設けられてい
る。
実施例を説明する。本実施例に係る半導体装置は、実装
基板１と、この実装基板１にフェイスダウン方式で実装
される半導体素子２とを有して構成されている。この実
装基板１は、Ａｌ2 Ｏ3 等を用いた多層基板上にＣｕ／
ポリイミド薄膜が形成されている。実装基板１表面には
複数のパッド電極１１と、パッド電極１１のリード線１
２とが形成されている。 一方、半導体素子２の表面に
は配線パターンが形成されており、ゲート電極やドレイ
ン電極等の各種電極２１が所定の位置に設けられてい
る。
【００１７】そして、半導体素子２と、実装基板１との
間には、半導体素子２の外形の形状と略同一形状の異方
導電性の熱可塑性プラスチックである異方導電性のサー
モプラスチック層３が介在している。この半導体装置に
おける５ｍｍ各チップのシア強度は２kg以上である（こ
のときサーモプラスチックとしては、ＡＩＴ社製のＺＴ
Ｐ８６５５を使用）。このサーモプラスチック３は異方
導電性なので、電気信号の流れは縦方向のみで、他の方
向（例えば、横方向）へは流れることがない。従って、
１枚のサーモプラスチックシート３を層として半導体素
子２と実装基板１との間に介在させても、半導体素子２
の所定の電極２１と、実装基板１の所定のパッド電極１
１とを電気的に接続させることができ、他の電極との間
で短絡することがない。
間には、半導体素子２の外形の形状と略同一形状の異方
導電性の熱可塑性プラスチックである異方導電性のサー
モプラスチック層３が介在している。この半導体装置に
おける５ｍｍ各チップのシア強度は２kg以上である（こ
のときサーモプラスチックとしては、ＡＩＴ社製のＺＴ
Ｐ８６５５を使用）。このサーモプラスチック３は異方
導電性なので、電気信号の流れは縦方向のみで、他の方
向（例えば、横方向）へは流れることがない。従って、
１枚のサーモプラスチックシート３を層として半導体素
子２と実装基板１との間に介在させても、半導体素子２
の所定の電極２１と、実装基板１の所定のパッド電極１
１とを電気的に接続させることができ、他の電極との間
で短絡することがない。
【００１８】ここで使用される異方導電性のサーモプラ
スチック３としては、熱伝導性がよく（例えば、最高は
0.12Ｗ／℃・ｃｍ）、融着温度（例えば、２５０℃）が
低い物質（例えば、ＡＴＩ社製、ＺＴＰ８６５５等）が
よく、熱が加えられても異方導電性が損なわれることが
ないものが使用される。サーモプラスチック３は、混入
される物質の性質や、その物質を混入する量によって、
導電性や熱伝導性を自在に変化させることができる。な
お、導電性のサーモプラスチックは、このように物質を
混入することによって性質を導電性としているため透明
のものはない。
スチック３としては、熱伝導性がよく（例えば、最高は
0.12Ｗ／℃・ｃｍ）、融着温度（例えば、２５０℃）が
低い物質（例えば、ＡＴＩ社製、ＺＴＰ８６５５等）が
よく、熱が加えられても異方導電性が損なわれることが
ないものが使用される。サーモプラスチック３は、混入
される物質の性質や、その物質を混入する量によって、
導電性や熱伝導性を自在に変化させることができる。な
お、導電性のサーモプラスチックは、このように物質を
混入することによって性質を導電性としているため透明
のものはない。
【００１９】次に、本実施例に係る半導体装置の製造方
法について図５を参照して説明する。先ず、加熱用のヒ
ータ５１が内蔵されたステージ５に実装基板１を配置す
る。このとき、ヒータ通電装置６からヒータ５１への電
流は流されておらず、ステージ５の温度は室温に保たれ
ている。なお、ヒータ通電装置６はコントローラ７と接
続されており、ヒータ５１への出力はコントローラ７か
らの指令により制御されている。
法について図５を参照して説明する。先ず、加熱用のヒ
ータ５１が内蔵されたステージ５に実装基板１を配置す
る。このとき、ヒータ通電装置６からヒータ５１への電
流は流されておらず、ステージ５の温度は室温に保たれ
ている。なお、ヒータ通電装置６はコントローラ７と接
続されており、ヒータ５１への出力はコントローラ７か
らの指令により制御されている。
【００２０】次いで、図示しない挾持器具で異方導電性
のサーモプラスチックシート３を挟んで実装基板１に配
置する。このサーモプラスチックシート３の表面上に
は、半導体素子２の電極２１が接触する所定の領域に、
識別標識としてパッド電極１１の形状と略同一の形状に
導電性の塗料４が塗布されている（なお、図面では導電
性の塗料を厚めに表現しているが、現実には数μｍ程度
の厚さである）。この導電性の塗料４が塗布される領域
は、実装基板１のパッド電極１１と接触する部分と対向
する部分である。
のサーモプラスチックシート３を挟んで実装基板１に配
置する。このサーモプラスチックシート３の表面上に
は、半導体素子２の電極２１が接触する所定の領域に、
識別標識としてパッド電極１１の形状と略同一の形状に
導電性の塗料４が塗布されている（なお、図面では導電
性の塗料を厚めに表現しているが、現実には数μｍ程度
の厚さである）。この導電性の塗料４が塗布される領域
は、実装基板１のパッド電極１１と接触する部分と対向
する部分である。
【００２１】次いで、コントローラ７の指令でコレット
駆動装置８によりコレット９を操作して、コレット９に
吸引された半導体素子２を実装基板１上に移動させる。
ここで、半導体素子２は、コレットの吸着孔９１を介し
て図示しない真空ポンプで真空吸引されている。次い
で、実装基板１に配置されたサーモプラスチックシート
３の表面上に塗料４が塗布されている所定の領域と半導
体素子２の所定の電極２１とが接続されるように図示し
ないモニター等で観察しながら、図示しない位置合せ装
置で位置合せを行い、半導体素子２を実装基板１に載置
する。次いで、ヒータ通電装置６からヒータ５１へ電流
を流すようコントローラ７から指令を与え、ヒータ５１
の温度を徐々に上げてゆきステージ５を所定の温度で加
熱し、サーモプラスチックシート３を、加熱しつつ、コ
ントローラ７の指令によりコレット駆動装置８を稼働さ
せてコレット９を下方へ移動させて半導体素子２に均等
に圧力をかけ、半導体素子２を実装基板１にボンディン
グする。すなわち、サーモプラスチックシート３を介し
て半導体素子２の所定の電極２１と所定のパッド電極１
１とを電気的に接続させる。
駆動装置８によりコレット９を操作して、コレット９に
吸引された半導体素子２を実装基板１上に移動させる。
ここで、半導体素子２は、コレットの吸着孔９１を介し
て図示しない真空ポンプで真空吸引されている。次い
で、実装基板１に配置されたサーモプラスチックシート
３の表面上に塗料４が塗布されている所定の領域と半導
体素子２の所定の電極２１とが接続されるように図示し
ないモニター等で観察しながら、図示しない位置合せ装
置で位置合せを行い、半導体素子２を実装基板１に載置
する。次いで、ヒータ通電装置６からヒータ５１へ電流
を流すようコントローラ７から指令を与え、ヒータ５１
の温度を徐々に上げてゆきステージ５を所定の温度で加
熱し、サーモプラスチックシート３を、加熱しつつ、コ
ントローラ７の指令によりコレット駆動装置８を稼働さ
せてコレット９を下方へ移動させて半導体素子２に均等
に圧力をかけ、半導体素子２を実装基板１にボンディン
グする。すなわち、サーモプラスチックシート３を介し
て半導体素子２の所定の電極２１と所定のパッド電極１
１とを電気的に接続させる。
【００２２】このように半導体装置を製造すると、半導
体素子２を実装基板１にボンディングする際、半導体素
子２にバンプ電極を形成しなくても実装ができる。すな
わち、サーモプラスチック３の層は一定の厚みを有して
いるので、これをパッド電極１１表面に搭載すれば、半
導体素子２にバンプ電極を形成しなくても半導体素子２
の各電極２１と直接に接続することができる。このた
め、バンプ電極を形成する工程を省略することができ
る。
体素子２を実装基板１にボンディングする際、半導体素
子２にバンプ電極を形成しなくても実装ができる。すな
わち、サーモプラスチック３の層は一定の厚みを有して
いるので、これをパッド電極１１表面に搭載すれば、半
導体素子２にバンプ電極を形成しなくても半導体素子２
の各電極２１と直接に接続することができる。このた
め、バンプ電極を形成する工程を省略することができ
る。
【００２３】また、この異方導電性のサーモプラスチッ
ク３の表面には所定の領域にパッド電極１１の形状と略
同一の形状に導電性の塗料４が塗布されており、この導
電性の塗料４が塗布される領域は、実装基板１のパッド
電極１１と接触する部分と対向する部分である。このた
め、接続させるべき半導体素子２の電極と実装基板１の
パッド電極１１とを誤ることなく実装することができ
る。
ク３の表面には所定の領域にパッド電極１１の形状と略
同一の形状に導電性の塗料４が塗布されており、この導
電性の塗料４が塗布される領域は、実装基板１のパッド
電極１１と接触する部分と対向する部分である。このた
め、接続させるべき半導体素子２の電極と実装基板１の
パッド電極１１とを誤ることなく実装することができ
る。
【００２４】従って、半導体素子２にバンプ電極を形成
する等の工程を必要とせず、短時間にフェイスダウン実
装を行うことができ、また作業工程も少なくなるので、
製品製造の歩留まりを向上させるのにも有効となる。
する等の工程を必要とせず、短時間にフェイスダウン実
装を行うことができ、また作業工程も少なくなるので、
製品製造の歩留まりを向上させるのにも有効となる。
【００２５】なお、上記実施例においては、識別標識と
してパッド電極１１の形状と略同一の形状に導電性の塗
料４を塗布しているが、この導電性の塗料の代わりに、
サーモプラスチック３の表面に記号等を印刷したもので
もよい。このとき使用される印刷塗料としては導電性の
ないものでもよい。しかし、この場合は半導体素子２の
電極の接触する部分に印刷塗料が塗布されないように、
例えば、電極の接触する部分を囲むように塗布する。ま
た、識別標識としてＸ記号を付したり、細線を多数なら
べたものでもよい。
してパッド電極１１の形状と略同一の形状に導電性の塗
料４を塗布しているが、この導電性の塗料の代わりに、
サーモプラスチック３の表面に記号等を印刷したもので
もよい。このとき使用される印刷塗料としては導電性の
ないものでもよい。しかし、この場合は半導体素子２の
電極の接触する部分に印刷塗料が塗布されないように、
例えば、電極の接触する部分を囲むように塗布する。ま
た、識別標識としてＸ記号を付したり、細線を多数なら
べたものでもよい。
【００２６】さらに、識別標識を色分けした場合には、
１の実装基板に多数の半導体素子を実装する場合に便利
である。
１の実装基板に多数の半導体素子を実装する場合に便利
である。
【００２７】
【発明の効果】以上詳細に説明したように、本発明に係
る実装基板上面には異方導電性の熱可塑性プラスチック
が配置されている。このため、実装基板に熱可塑性プラ
スチックを介して半導体素子を搭載し、熱可塑性プラス
チックを加熱して半導体素子を実装基板に実装すること
ができる。すなわち、熱可塑性プラスチックはある程度
の厚さを有しているので、半導体素子の電極に突起電極
（バンプ）を突設することなく、半導体素子を実装基板
に実装することができる。
る実装基板上面には異方導電性の熱可塑性プラスチック
が配置されている。このため、実装基板に熱可塑性プラ
スチックを介して半導体素子を搭載し、熱可塑性プラス
チックを加熱して半導体素子を実装基板に実装すること
ができる。すなわち、熱可塑性プラスチックはある程度
の厚さを有しているので、半導体素子の電極に突起電極
（バンプ）を突設することなく、半導体素子を実装基板
に実装することができる。
【００２８】また、この異方導電性の熱可塑性プラスチ
ックの表面には所定の領域にパッド電極の位置を示す識
別標識が塗布されている。このため、異方導電性の熱可
塑性プラスチックは、混入している導電性物質によって
不透明であるため、このままではパッド電極の位置を識
別できないが、識別標識を目印にできるので、接続させ
るべき半導体素子の電極と実装基板のパッド電極とを誤
ることなく実装することができる。
ックの表面には所定の領域にパッド電極の位置を示す識
別標識が塗布されている。このため、異方導電性の熱可
塑性プラスチックは、混入している導電性物質によって
不透明であるため、このままではパッド電極の位置を識
別できないが、識別標識を目印にできるので、接続させ
るべき半導体素子の電極と実装基板のパッド電極とを誤
ることなく実装することができる。
【００２９】ここで、識別標識として、パッド電極の形
状と略同一形状に塗布された導電性の塗料を用いれば、
実装する際にパッド電極の位置と共に形状をも把握させ
ることができる。さらに、識別標識として印刷された記
号、図形および文字を使用しても、実装する際にパッド
電極の位置を明確に把握させることができる。
状と略同一形状に塗布された導電性の塗料を用いれば、
実装する際にパッド電極の位置と共に形状をも把握させ
ることができる。さらに、識別標識として印刷された記
号、図形および文字を使用しても、実装する際にパッド
電極の位置を明確に把握させることができる。
【００３０】なお、熱可塑性プラスチックとしては、異
方導電性のものを用いているので、電気信号の流れは縦
方向のみで、他の方向（例えば、横方向）へは流れるこ
とがない。従って、複数の電極間にまたがり単一のサー
モプラスチックシートを用いて半導体素子と実装基板と
を実装させても、半導体素子の所定の電極と、実装基板
の所定のパッド電極とを電気的に接続させることがで
き、他の電極との間で短絡することがない。
方導電性のものを用いているので、電気信号の流れは縦
方向のみで、他の方向（例えば、横方向）へは流れるこ
とがない。従って、複数の電極間にまたがり単一のサー
モプラスチックシートを用いて半導体素子と実装基板と
を実装させても、半導体素子の所定の電極と、実装基板
の所定のパッド電極とを電気的に接続させることがで
き、他の電極との間で短絡することがない。
【００３１】従って、半導体素子にバンプ電極を形成す
る等の工程を必要とせず、短時間にフェイスダウン実装
を行うことができ、また作業工程も少なくなるので、製
品製造の歩留まりを向上させるのにも有効である。
る等の工程を必要とせず、短時間にフェイスダウン実装
を行うことができ、また作業工程も少なくなるので、製
品製造の歩留まりを向上させるのにも有効である。
【図１】本発明の実施例の構成を示す説明図である。
【図２】本発明の実施例に係る実装基板を示す斜視図で
ある。
ある。
【図３】本発明に係る半導体素子を実装基板に実装する
実装装置の概略図である。
実装装置の概略図である。
【図４】従来例の構成を示す斜視図である。
【図５】他の従来例の構成を示す説明図である。
１…実装基板、１１…パッド電極、２…半導体素子、２
１…電極、３…サーモプラスチック。
１…電極、３…サーモプラスチック。
Claims (3)
- 【請求項１】 フェイスダウン方式を用いて複数のパッ
ド電極を有する実装基板に半導体素子を実装する半導体
素子の実装方法において、 実装基板の各パッド電極との接触が予定される裏面上の
各部分に対向する表面上の各領域に、それぞれ識別標識
が塗布されている異方導電性の熱可塑性プラスチックシ
ートを実装基板に配置する第１工程と、 前記異方導電性の熱可塑性プラスチックシートの各領域
に塗布された前記各識別標識と、前記半導体素子の各電
極とを位置合せして、前記半導体素子を前記実装基板に
圧着し、前記導電性の熱可塑性プラスチックを加熱し
て、前記実装基板の各パッド電極と前記半導体素子の各
電極とを前記導電性の熱可塑性プラスチックを介在させ
て接着させる第２工程とを有することを特徴とする半導
体素子の実装方法。 - 【請求項２】 前記識別標識は、前記パッド電極の形状
と略同一形状に塗布され、前記熱可塑性プラスチックと
は異なる色彩の導電性の塗料であることを特徴とする請
求項１に記載の半導体素子の実装方法。 - 【請求項３】 前記識別標識は、印刷された記号、図形
又は文字であることを特徴とする請求項１に記載の半導
体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22413192A JPH0677280A (ja) | 1992-08-24 | 1992-08-24 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22413192A JPH0677280A (ja) | 1992-08-24 | 1992-08-24 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677280A true JPH0677280A (ja) | 1994-03-18 |
Family
ID=16809032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22413192A Pending JPH0677280A (ja) | 1992-08-24 | 1992-08-24 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786808A1 (en) * | 1996-01-19 | 1997-07-30 | Shinko Electric Industries Co. Ltd. | Anisotropic conductive sheet and printed circuit board |
| EP0928016A1 (en) * | 1997-07-17 | 1999-07-07 | Rohm Co., Ltd. | Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card |
-
1992
- 1992-08-24 JP JP22413192A patent/JPH0677280A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786808A1 (en) * | 1996-01-19 | 1997-07-30 | Shinko Electric Industries Co. Ltd. | Anisotropic conductive sheet and printed circuit board |
| US5886415A (en) * | 1996-01-19 | 1999-03-23 | Shinko Electric Industries, Co., Ltd. | Anisotropic conductive sheet and printed circuit board |
| US6121688A (en) * | 1996-01-19 | 2000-09-19 | Shinko Electric Industries Co., Ltd. | Anisotropic conductive sheet and printed circuit board |
| EP0928016A1 (en) * | 1997-07-17 | 1999-07-07 | Rohm Co., Ltd. | Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card |
| EP0928016A4 (en) * | 1997-07-17 | 1999-11-03 | Rohm Co Ltd | SEMICONDUCTOR WAFER PRODUCTION METHOD, SEMICONDUCTOR CHIP PRODUCTION METHOD, AND INTEGRATED CIRCUIT CARD |
| US6207473B1 (en) | 1997-07-17 | 2001-03-27 | Rohm Co., Ltd. | Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5042919A (en) | External-circuit connecting and packaging structure | |
| US4811081A (en) | Semiconductor die bonding with conductive adhesive | |
| KR100321399B1 (ko) | 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ｉｃ카드 | |
| US6219911B1 (en) | Flip chip mounting technique | |
| JP2006032590A (ja) | 回路基板の接続構造体とその製造方法 | |
| JPH03131089A (ja) | 回路基板の接続方法 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH075487A (ja) | 混成回路基板 | |
| JPH0677280A (ja) | 半導体素子の実装方法 | |
| JPH08146451A (ja) | 回路装置の製造装置 | |
| JP3250000B2 (ja) | 液晶表示パネルの端子接続構造およびその端子接続方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JP3596572B2 (ja) | 基板の接続方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2007123343A (ja) | 熱圧着方法および熱圧着装置 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JPS61108572A (ja) | 熱印刷装置 | |
| JPS61244035A (ja) | バンプ電極の接続方法 | |
| JPS62126665A (ja) | センサ装置 | |
| JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
| JP2000307221A (ja) | 電子部品の電気接続方法 | |
| JPS61198738A (ja) | 半導体装置の製造方法 | |
| JPH04317345A (ja) | テープリードのボンディング方法 | |
| JPH09266233A (ja) | 熱圧着装置 |