JPS61244035A - バンプ電極の接続方法 - Google Patents

バンプ電極の接続方法

Info

Publication number
JPS61244035A
JPS61244035A JP8670185A JP8670185A JPS61244035A JP S61244035 A JPS61244035 A JP S61244035A JP 8670185 A JP8670185 A JP 8670185A JP 8670185 A JP8670185 A JP 8670185A JP S61244035 A JPS61244035 A JP S61244035A
Authority
JP
Japan
Prior art keywords
bump electrodes
electrodes
film
bump
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8670185A
Other languages
English (en)
Inventor
Tomoshi Ueda
知史 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8670185A priority Critical patent/JPS61244035A/ja
Publication of JPS61244035A publication Critical patent/JPS61244035A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ２つの半導体基板上に設けられたそれぞれの半導体素子
を、その半導体素子上に形成したバンプ電極相互を接着
して接続する際、フィルム上に形成した他のバンプ電極
を介在させて行なう。
［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、二次元的に整列
した多数の半導体素子相互をバンプ電極を介して接続す
る接続方法に関する。
ＩＣなどの半導体装置は、半導体基板（チップ）上に多
数の半導体素子が設けられて、電子回路が構成されてい
るが、このような２つの半導体基板上の半導体素子を相
互に接続して、立体的な回路を形成する作成方法が使用
されている。
しかし、その接続電極数が多い場合には、十分に信頼度
の高い接続方法が採られなければならない。
［従来の技術］ 上記の立体的な回路を構成した例として、例えば、一方
のチップ面に光起電力型赤外センサ素子が設けられ、他
方のチップ面にドライバー用のＣＯＤ素子が設けられた
、いわゆる赤外線検知器のセンサがある。
そのチップ上には大きさ７０〜８０μｍ平方の素子が、
それぞれ整列してマトリックス状に、合計で数十個ずつ
設けられ、チップの大きさは数ｎ角程度のものである。
このようなセンサの赤外センサ素子とＣＣＤ素子を接続
する場合、第２図に示している工程断面図のように、チ
ップ１の赤外センサ素子それぞれの上に形成したバンプ
電極Ｂ、と、チップ２０ＣＯＤ素子それぞれの上に形成
したバンプ電極Ｂ２とを、個々に接着して接続する方法
が採られている。第２図（ａ）は接着前、同図（１））
は接着後の工程断面図を示している。このようなバンプ
電極は、それぞれ高さ１０μｍ程度の凸状にしたインジ
ウム（Ｉｎ）からなる軟らかい電極である。
その圧着の際には、赤外センサ素子を設けたチップは、
カドミウム・テルル基板などがらなり、赤外線顕微鏡に
よって透視できるから、チップ１の裏面から赤外線顕微
鏡で観察し、位置合わせして接着させることができる。
［発明が解決しようとする問題点］ 従って、位置合わせは正確におこなわれて、数１０００
個と云う素子数ではあるが、位置合わせ精度に狂いが生
じることは少ない。
しかし、数１０００個の素子を同時に圧着する方法であ
るから、チップ面の凹凸などが原因して、バンプ電極の
高さに不揃いができ、多数の接続電極の中には接着力が
極めて弱かったり、また、接続されないものが生じたり
する問題がある。
そのため、接着圧を高くすることが必要になって、圧力
を上げて接着すると、素子を破壊したり、また、破壊に
至らなくても、素子特性が劣化する問題が起こってくる
。
本発明は、このような問題点を解消させるためのバンプ
電極の接続方法を提案するものである。
［問題点を解決するための手段］ その問題は、２つの半導体基板上の両バンプ電極の間に
、前記半導体素子と同形状に整列したバンプ電極を両面
に形成したフィルムを介在させて接、統するようにした
バンプ電極の接続方法によって解決される。
［作用］ 即ち、本発明は、接続する２つのバンプ電極の間に、フ
ィルムに形成した第３のバンプ電極を挟んで接着する。
そうすると、多少の凹凸があっても、第３のバンプ電極
で調整されるため、素子に影響しないような、弱い圧力
で圧着しても、全電極に十分な接続が保たれる。
［実施例］ 以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるバンプ電極の接続工程断面図で
、同図（ａ）は接着前、同図（ｂ）は接着後の断面を示
している。図のように、チップ１上のバンプ電極Ｂ１と
、チップ２上のバンプ電極Ｂ２との間に、フィルム３の
両面に形成したバンプ電極Ｂ３＋Ｂ４を介在させて、バ
ンプ電極Ｂ、　、！：Ｂ、と接着し、バンプ電極Ｂ２と
Ｂ４と接着する。バンプ電極Ｂ　ｉｌ　＋　　Ｂ　４は
バンプ電極Ｂ、、Ｂ２と同様にインジウムからなり、そ
の先端は、第１図（ａ）のように、円錐形になっている
。また、フィルム３は電気機器のプリント基板用の極め
て薄いシートである。
そのため、このような円錐状のバンプ電極を有するフィ
ルム３を挟んで接着すると、このフィルム３とそのバン
プ電極が高さの調整役となって、弱い圧力で接着しても
接続が良くなる。従って、本発明による接続方法を採れ
ば、バンプ電極間の接続性が改善され、且つ、素子を破
壊したり、劣化させることのない信鯨性の高い接続方法
になる。
尚、フィルム３の両面にバンプ電極Ｂ３．Ｂ４を形成す
る方法は、予め両面にレジスト膜パターンを形成し、そ
の上にインジウムを蒸着する０次いで、レジスト膜パタ
ーンを除去すると、そのレジスト膜上のインジウムはリ
フトオフして除去され、フィルム上に残ったインジウム
・バンプ電極は、図のように先端が円錐状になって形成
されている。そのフィルム３をそのまま使用することが
できる。また、上記のレジスト膜パターンはチップ１．
２の上にバンプ電極を形成するパターンマスクをそのま
ま利用するだけで、形成できる。
［発明の効果］ 以上の説明から明らかなように、本発明によれば接続中
継フィルムの介在によって、バンプ電極間の接続が改善
され、且つ、素子特性に悪影響を与えることがなくなる
。従って、本発明は信頬性の高い接続方法と云うことが
できる。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）は本発明にかかる接続方法の工
程断面図、 第２図（ａ）、　（ｂ）は従来の接続方法の工程断面図
である。 図において、 １．２は半導体基板（チップ）、 ３はフィルム、 Ｂｌ、Ｂ２．Ｂ３．Ｂ４はバンプ電極 を示している。 本手＠／）電磁４斗読λ遭 ｓ　１　図

Claims (1)

    【特許請求の範囲】
  1. 　２つの半導体基板のそれぞれに、二次元的に同形状に
    整列した複数の半導体素子を有し、該半導体素子それぞ
    れに設けられたバンプ電極相互の接着によつて、前記２
    つの半導体基板上の半導体素子を電気的に接続する接続
    方法において、前記半導体素子上のバンプ電極と同形状
    に整列したバンプ電極を両面に形成したフィルムを、前
    記半導体素子上のバンプ電極の間に介在させて接続する
    ようにしたことを特徴とするバンプ電極の接続方法。
JP8670185A 1985-04-22 1985-04-22 バンプ電極の接続方法 Pending JPS61244035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8670185A JPS61244035A (ja) 1985-04-22 1985-04-22 バンプ電極の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8670185A JPS61244035A (ja) 1985-04-22 1985-04-22 バンプ電極の接続方法

Publications (1)

Publication Number Publication Date
JPS61244035A true JPS61244035A (ja) 1986-10-30

Family

ID=13894241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8670185A Pending JPS61244035A (ja) 1985-04-22 1985-04-22 バンプ電極の接続方法

Country Status (1)

Country Link
JP (1) JPS61244035A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818894A1 (de) * 1987-06-05 1988-12-22 Hitachi Ltd Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung
US5126818A (en) * 1987-05-26 1992-06-30 Matsushita Electric Works, Ltd. Semiconductor device
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP2007294706A (ja) * 2006-04-26 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126818A (en) * 1987-05-26 1992-06-30 Matsushita Electric Works, Ltd. Semiconductor device
DE3818894A1 (de) * 1987-06-05 1988-12-22 Hitachi Ltd Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP2007294706A (ja) * 2006-04-26 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4251852A (en) Integrated circuit package
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
JP2996510B2 (ja) 電子回路基板
US5162613A (en) Integrated circuit interconnection technique
US3374533A (en) Semiconductor mounting and assembly method
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JP2008504559A (ja) パターン化された導電層を有する基板
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US6184586B1 (en) Semiconductor device including a ball grid array
JPS61244035A (ja) バンプ電極の接続方法
US20020153608A1 (en) Land grid array semiconductor device and method of mounting land grid array semiconductor devices
JP2005501422A (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
CN100565860C (zh) 基板上的凸块结构
JPH01258458A (ja) ウェーハ集積型集積回路
JPS61229342A (ja) バンプ電極の接続方法
JP2003124251A5 (ja)
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
KR102466911B1 (ko) 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
JPS63289844A (ja) 半導体装置のバンプ電極
JP3235520B2 (ja) 半導体装置の製造方法
JP3779485B2 (ja) 半導体装置の製造方法
US20010050566A1 (en) Printed circuit board for use in the testing of electrical components and method for producing it
JP2001358252A (ja) 半導体装置
JPH0751810Y2 (ja) サーマルヘッド用印刷配線基板