DE102015100665A1 - Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses - Google Patents

Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses Download PDF

Info

Publication number
DE102015100665A1
DE102015100665A1 DE102015100665.0A DE102015100665A DE102015100665A1 DE 102015100665 A1 DE102015100665 A1 DE 102015100665A1 DE 102015100665 A DE102015100665 A DE 102015100665A DE 102015100665 A1 DE102015100665 A1 DE 102015100665A1
Authority
DE
Germany
Prior art keywords
particle paste
metal particle
sintering
metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015100665.0A
Other languages
English (en)
Inventor
Markus Heinrici
Martin Mischitz
Manfred Schneegans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015100665A1 publication Critical patent/DE102015100665A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Es wird ein Verfahren zum Produzieren einer Metallschicht auf einem Wafer beschrieben. In einem Ausführungsbeispiel umfasst das Verfahren das Bereitstellen eines Halbleiterwafers mit einer Beschichtung, das Drucken einer Metallpartikelpaste auf den Halbleiterwafer, wodurch eine Metallschicht gebildet wird, sowie das Aufheizen der Metallschicht in einem reduzierenden Gas zum Sintern der Metallpartikelpaste oder zum Annealing einer gesinterten Metallpartikelpaste in einem Ofen.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Verfahren zum Erzeugen eines Halbleiterwafers oder eines Chips, insbesondere auf ein Verfahren zur Fertigung von Kupferschichten auf einem Halbleiterkörper.
  • Der Arbeitsablauf umfasst in der Fertigung von Halbleiterchips typischerweise das Abscheiden von Partikelschichten auf existierenden Schichten. Dies kann das Abscheiden von Metallisierungsschichten zur Verschaltung (interconnection) oder zum Bonden umfassen, wobei Kupfer zunehmend als Ersatz für Aluminium verwendet wird aufgrund seines geringen elektrischen Widerstandes und seiner hohen thermischen Leitfähigkeit. Derartige Metallisierungsschichten können mit Hilfe eines Partikelabscheidungsprozesses (particle deposition process) produziert werden. Jedoch können aufgrund von signifikant unterschiedlichen Temperaturausdehnungskoeffizienten (coefficients of thermal expansion, CTE) von Kupfer und Silizium hohe mechanische Spannungen auftreten, wenn die Temperatur sich ändert. Eine Delaminierung der Kupferschicht und Rissbildung können die Folge sein. Die Abscheidung poröser Kupferschichten kann das oben erwähnte Problem von thermomechanischen Spannungen mildern. Die gegenwärtig für die Abscheidung von porösen Kupferschichten verwendeten Plasma- oder elektrochemischen Prozesse sind jedoch vergleichsweise komplex und teuer.
  • Es ist folglich eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Bearbeiten von Halbleiterwafern oder Chips zur Verfügung zu stellen, insbesondere zum Produzieren poröser Kupferschichten, welche elektrische Verbindungen auf dem Halbleiterwafer oder den Chips bilden. Diese Aufgabe wird durch das Verfahren gemäß Anspruch 1 oder 19 gelöst. Beispielhafte Ausführungsformen oder Weiterentwicklungen der vorliegenden Erfindung werden durch die abhängigen Ansprüche abgedeckt.
  • Es wird ein Verfahren zum Bearbeiten eines Wafers beschrieben. Gemäß einem Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Halbleiterwafers mit einer Beschichtung (coating), sowie das Drucken einer Metallpartikelpaste auf den Halbleiterwafer, um eine poröse oder nicht poröse Metallschicht zu bilden. Eine Wärmebehandlung zum Sintern der Metallpartikelpaste oder zum Ausheilen (Annealing) der gesinterten Metallpartikelpaste wird durchgeführt in einer Atmosphäre, welche ein reduzierendes Gas umfasst.
  • Des Weiteren wird ein Verfahren zur Herstellung einer Metallschicht auf einem Substrat beschrieben. Gemäß einem weiteren Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats und das Drucken einer Metallpartikelpaste auf das Substrat, um eine poröse oder nicht poröse Metallschicht zu bilden. Eine Wärmebehandlung zum Sintern der Metallpartikelpaste oder zum Ausheilen (Annealing) der gesinterten Metallpartikelpaste wird durchgeführt in einer Atmosphäre, welche ein reduzierendes Gas beinhaltet.
  • Beispiele werden unten unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen zur Illustration bestimmter Prinzipien, so dass nur Aspekte dargestellt sind, die zum Verständnis dieser Prinzipien nötig sind. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Merkmale.
  • 1 ist ein Flussdiagramm, das einen beispielhaften Prozess zum Bearbeiten eines Wafers zur Herstellung einer dicken Kupferschicht zeigt;
  • 2A–2E zeigen einen Querschnitt durch den Halbleiterkörper gemäß einem Beispiel der Erfindung; und
  • 3A–3D zeigen einen Querschnitt durch den Halbleiterkörper gemäß einem weiteren Beispiel der Erfindung.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen bestimmte Ausführungsbeispiele, entsprechend denen die Erfindung ausgeführt werden kann. Es versteht sich, dass die Merkmale der verschiedenen Ausführungsbeispiele, die hier beschrieben sind, miteinander kombiniert werden können, sofern nichts anderes angemerkt wird.
  • Kupfer (Cu) wurde vor einigen Jahren eingeführt, um Aluminium-(Al-)Verbindungen in Ultra-Large-Scale-Integration-(ULSI-)Logikbauelementen zu ersetzen, um Bauelemente mit kleinen Abmessungen und hoher Geschwindigkeit zu produzieren. Der elektrische Widerstand von Kupfer beträgt 1,7·10–6 Ω·cm verglichen mit 3·10–6Ω·cm für Aluminium. Die hohe elektrische und thermische Leitfähigkeit von Kupfer ist sehr attraktiv für Anwendungen in Bezug auf ULSI-Logikbauelemente, sowie auch für intelligente Leistungsbauelemente. Die hohe elektrische Leitfähigkeit von Kupfer ermöglicht einen großen Stromfluss pro Flächeneinheit mit weniger Wärmeerzeugung. Hohe thermische Leitfähigkeit hilft auch die Wärme effizient abzuführen, welche durch den Stromfluss während des Betriebs des Bauelements erzeugt wird.
  • Aufgrund signifikant unterschiedlicher thermischer Ausdehnungskoeffizienten (CTE) von Kupfer und Silizium (Si) können thermisch induzierte mechanische Spannungen (thermische Spannungen) innerhalb des Wafers oder des Siliziumchips auftreten, und Delamination oder Rissbildung können die Folge sein. Dieses Problem kann durch Begrenzung der Dicke der Kupferschicht auf ungefähr 10 µm gemildert werden oder durch Bilden von porösen Kupferschichten, welche aufgrund ihrer Porosität signifikant geringere thermische Spannungen zur Folge haben. Solche porösen Kupferbeschichtungen können auf Siliziumwafern aufgetragen werden zum Zwecke der elektrischen Kontaktierung und zum Abtransport von Wärme weg von Halbleiterelementen. Um reproduzierbar Kupferschichten mit einer spezifizierten Schichtdicke, wählbarer Porosität und spezifischen Widerstandswerten abscheiden zu können, werden Abscheideprozesse verwendet, um Partikel aus Plasma abzuscheiden, um eine Kupferschicht zu bilden, z.B. die sogenannten Plasmadust® Prozesse. Jedoch sind derartige Abscheideprozesse vergleichsweise komplex und teuer.
  • Gemäß dem hier beschriebenen Ausführungsbeispiel wird ein Druckprozess benutzt, um eine vergleichsweise dicke (z.B. bis ungefähr 100 µm) Metallschicht auf einem Siliziumwafer oder einem Chip zu bilden, insbesondere eine Kupferschicht oder eine Nickelschicht. In der Vergangenheit wurde eine nennenswerte Menge an Forschungsarbeit durchgeführt, um Verfahren zum Drucken elektrisch leitfähiger Strukturen zu entwickeln. Dies umfasst nicht nur Drucktechnologien sondern auch die Entwicklung von Materialien und Nachbehandlungsverfahren (post processing methods). Beispielsweise wurden Inkjet-Druckprozesse verwendet, um elektrisch leitfähige Tinte zu drucken, um elektrisch leitfähige Strukturen auf billigen Substraten, wie z.B. Papier, Plastikfolien (z.B. Polyimide), Textilien oder ähnlichem zu bilden. Eine gebräuchliche leitfähige Tinte umfasst Metall-Nanopartikel (z.B. Silber, Gold, Nickel, Kupfer, oder Legierungen dieser Komponenten), die von einem dünnen dispersiven Material (z.B. einige Polymere) umgeben sind und in einem oder mehreren Lösungsmitteln verdünnt sind. Während der Nachbehandlung (d.h. nach dem Drucken) werden Lösungsmittel und Dispergens entfernt und ein leitfähiger Pfad wird entlang den Metallpartikeln gebildet durch Anwenden einer Wärmebehandlung auf die gedruckte Tintenstruktur. Diese Nachbehandlung wird üblicherweise als Sintern bezeichnet, wobei üblicherweise Ofensintern verwendet wird. Silber wurde sehr häufig verwendet, wegen seines geringen Widerstands und einfachen Handhabbarkeit in der Nachbehandlung.
  • Wie oben erwähnt ist Kupfer von speziellem Interesse als Material in der Elektronik für leitende Schichten. Jedoch können die gewöhnlich verwendeten Silbertinten nicht einfach durch Tinten mit Kupfer-Nanopartikeln ersetzt werden, ohne die Nachbearbeitung der gedruckten Tintenstruktur zu verändern, da nicht-leitende Kupferoxide während des Sinterns erzeugt werden können, wodurch die gewünschten elektrischen Eigenschaften (niedriger elektrischer Widerstand) der Kupferschicht verschlechtert werden. Silbertinte kann in einem Ofen gesintert werden. Eine Kupfertinte kann zusätzlich eine inerte oder reduktive Atmosphäre benötigen, oder einen alternativen Ansatz zum Sintern. Das Gleiche gilt, wenn Nickel verwendet wird, um eine dicke Nickelschicht zu bilden.
  • In einer nicht-inerten und nicht-reduzierenden Atmosphäre muss Kupfertinte in einer sehr kurzen Zeit gesintert werden. Aus diesem Grund wurden die folgenden beiden Techniken zum Sintern von Kupfertinte verwendet: Gepulstes Licht (z.B. Xenonhochenergieblitzlicht) und Lasersintern. Beim Lasersintern scannt ein Laserstrahl die Tintenstruktur, wobei entweder der Laserstrahl oder der Träger, der das Substrat trägt, bewegt wird. Dauerstrichlaser, sowie auch gepulste Laser wurden erfolgreich verwendet, um Silber- oder Kupfer-Nanopartikeltinte zu sintern. Die Vorteile von Lasersintern gegenüber traditionellem Ofensintern liegen in der erreichbaren Geschwindigkeit des Sinterprozesses und in der Möglichkeit, lokal zu sintern. Jedoch ist die Leitfähigkeit der resultierenden Kupferschicht bei der Bearbeitung von Siliziumwafern immer noch zu gering (verglichen mit reinem Kupfer), was auf einen vergleichsweise hohe Anteil von Kupferoxid innerhalb der Schicht hindeutet. Die hier beschriebenen beispielhaften Ausformungen können dieses Problem zumindest mindern und tragen dazu bei, die Menge von Kupferoxid in der resultierenden porösen Kupferschicht zu reduzieren.
  • Ein beispielhaftes Verfahren zum Bearbeiten eines Wafers, um eine Kupferschicht zu produzieren, ist in dem Flussdiagramm aus 1 dargestellt. Demnach wird ein Druckprozess verwendet, um Kupferschichten mit einer Dicke zwischen 20 µm und 100 µm (oder mehr) herzustellen anstatt einen Plasma-Abscheidungsprozess (wie den erwähnten Plasmadust® Prozess) zu verwenden. Gemäß 1A wird ein Wafer bereitgestellt (Schritt 101), der eine dünne (z.B. einige wenige Mikrometer, weniger als 10 µm) metallische Beschichtung (coating, z.B. Nickel, Zinn, Aluminium, Silber, Gold, Titan, Wolfram, Kupfer, oder Legierungen daraus) aufweist, auf der die poröse Kupferschicht haften kann. Die Beschichtung kann strukturiert sein, um die gewünschten elektrischen Verbindungen herzustellen. Anschließend wird eine Kupferpartikeltinte oder eine Kupferpartikelpaste auf den Wafer gedruckt, insbesondere auf die Haftbeschichtung, die zuvor auf dem Wafer abgeschieden wurde (Schritt 102). Generell ist ein beliebiger Druckprozess anwendbar. Zum Beispiel kann Siebdruck zur Herstellung von Kupferschichten mit einer Dicke bis zu 20 µm verwendet werden, wohingegen Schablonendruck für die Herstellung von noch dickeren Kupferschichten verwendet werden kann mit einer Dicke bis zu 100 µm oder mehr.
  • Die gedruckte Kupferstruktur wird dann bei erhöhter Temperatur getrocknet (Schritt 103). Beispielsweise umfasst der Trocknungsprozess das Aussetzen des Wafers und der gedruckten Kupferstruktur einer Temperatur von 60 Grad Celsius (°C) für circa 30 Minuten in einer Stickstoffatmosphäre. Nach diesem ersten Trocknungsschritt sind die Wafer bereit für eine (Zwischen-)Lagerung bevor sie weiter bearbeitet werden. Optional kann ein zweiter Trocknungsschritt folgen. Dieser zweite Trocknungsschritt kann das Aussetzen der gedruckten Kupferstruktur einer Temperatur von rund 100°C für circa 4 Stunden in einer Stickstoffatmosphäre umfassen oder einer Temperatur von 60°C bis 100°C in einer Vakuumkammer für circa 15 bis 30 Minuten.
  • Der Wafer mit der getrockneten Kupferstruktur wird dann einer Wärmebehandlung ausgesetzt. Die Wärmebehandlung umfasst, als ersten Teil, einen Sinterprozess (Schritt 104), der bei erhöhten Temperaturen in einem Ofen ausgeführt werden kann (Ofensintern). Der Sinterprozess benötigt ungefähr 5 bis 60 Minuten bei Temperaturen zwischen 300°C und 450°C. Während dieses Sinterprozesses (schon während des Aufheizens) wird der Wafer in einem Trägergas gebadet (z.B. Stickstoff, Helium, Argon, Xenon, oder Formiergas), welches mit gasförmiger Ameisensäure gesättigt (oder zumindest beinahe gesättigt) ist. In dem vorliegenden Beispiel wird als Trägergas für die Ameisensäure Stickstoff verwendet. Als Alternative zu Ameisensäure kann eine andere Substanz mit ähnlicher reduzierender Eigenschaft verwendet werden; solche Alternativen sind zum Beispiel Kohlenmonoxid (CO) und atomarer Wasserstoff (erhalten durch Verwendung eines katalytischen Prozesses oder als Plasma). Um den Stickstoff mit Ameisensäure zu sättigen, wird der Stickstoff bei Raumtemperatur durch ein Rührsystem (bubbler system) geleitet, welches 98 %-ige Ameisensäure enthält. Der gesättigte Gasstrom wird dann dem Sinterofen zugeführt mit Strömungsgeschwindigkeiten zwischen ein und fünf Litern pro Minute. Eine Strömungsgeschwindigkeit von 2,6 Litern pro Minute resultiert in einer Einspeisung von circa 200 mg Ameisensäure pro Minute in den Sinterofen. Als Resultat erhält man eine poröse Kupferschicht mit einem sehr niedrigen elektrischen Widerstand von circa 8–14 µΩ·cm oder sogar weniger. Der Druck in dem Ofen kann niedriger sein als der Atmosphärendruck. Ein Unterdruck kann das Abdampfen von flüchtigen Komponenten der Partikelpaste verbessern.
  • Während des Sinter- und Annealing-Prozesses wird aus den Kupferpartikeln in der gedruckten Kupferpaste eine feste und zusammenhängende Kupferschicht gebildet. Der Sinterprozess wird üblicherweise innerhalb weniger Minuten (z.B. 10 bis 60 Minuten) abgeschlossen. Jedoch kann die Wärmebehandlung fortgesetzt werden, d.h. ein Annealing-Prozess (Schritt 105) kann auf den Sinterprozess folgen. Während des Annealings bei Temperaturen zwischen 300°C und 450°C (oder sogar 500°C) für ungefähr 20 bis 180 Minuten rekristallisieren die kleineren Kupferkörner, um größere Körner mit einer bevorzugten Kornorientierung zu bilden, was in einer stabilen Schwammstruktur mit einer definierten Porosität (z.B. 50 % Porosität) resultiert. Die Untergrenze (300°C) des erwähnten Temperaturintervalls kann mindestens so hoch gewählt werden, wie die maximale Temperatur während des Betriebs des resultierenden elektronischen Bauelements. Insbesondere in Leistungsbauelementen können Kupferverbindungen, transienten Temperaturspitzen von rund 300°C ausgesetzt sein. Im Allgemeinen dauert der Annealing-Prozess an, während der Widerstand fällt und bis der gewünschte niedrige elektrische Widerstand erreicht wird. Des Weiteren kann der Annealing-Prozess weiter fortgesetzt werden bis die Kupferschicht eine stabile Mikrostruktur aufweist. Eine unstabile Mikrostruktur könnte die Ursache für weitere Veränderungen in der Mikrostruktur der Kupferschicht während des Betriebs sein und folglich zu einer schnellen Verschlechterung des elektronischen Bauelements führen. Durch Fortsetzen des Annealings bis eine stabile Mikrostruktur in der Kupferschicht erreicht wird, werden mechanische Spannungen und Dehnungen reduziert.
  • Durch die vergleichsweise lange Wärmebehandlung (Ofensintern und Annealing in einer reduzierenden Atmosphäre) der Kupferschicht, die auf einen Halbleiterwafer (z.B. Silizium, Siliziumkarbid, Galliumnitrid) gedruckt wurde, wird eine Verbesserung der physikalischen Eigenschaften der Kupferschicht erreicht (wie zum Beispiel ein reduzierter spezifischer elektrischer Widerstand und reduzierte mechanische Spannung) im Vergleich mit signifikant kürzeren Sinterprozessen wie zum Beispiel Laser- und Blitzlichtbehandlung. Während der Wärmebehandlung kann ein niedriger elektrischer Widerstand in vergleichsweise kurzen Zeiten erreicht werden, z.B. 10 bis 20 Minuten oder sogar weniger. Jedoch wird die Wärmebehandlung über einen längeren Zeitraum, z.B. bis zu 180 Minuten oder mehr, aufrechterhalten, um eine stabile Mikrostruktur der Kupferschicht zu erhalten.
  • Dem oben erwähnten Sinterschritt (umfassend die Zuführung von Ameisensäure) kann ein Vorsintern (pre-sintering) vorangehen. Das Vorsintern kann in einem Sinterofen bei Temperaturen von 100°C bis 300°C in einer Atmosphäre durchgeführt werden, die reduzierend, inert, oder oxidierend ist. Zusätzlich oder alternativ kann auch Lasersintern mit geeigneten Laserlichtwellenlängen (im roten oder infraroten Spektrum) sowie die Belichtung mit Blitzlicht (z.B. Xenon) verwendet werden.
  • Die 2A bis 2E umfassen Querschnittsansichten eines Halbleiterkörpers (z.B. ein Halbleiterwafer oder ein Halbleiterchip) in verschiedenen aufeinander folgenden Schritten während des beispielhaften Prozesses, der oben unter Bezugnahme auf 1 beschrieben wurde. 2A zeigt einen Halbleiter-(z.B. Silizium-)Wafer oder einen Halbleiterchip, der allgemein als Halbleiterkörper 200 bezeichnet wird. Der Halbleiterkörper 200 weist eine dünne (Dicke von weniger als z.B. 10 µm) Metallbeschichtung 201 (z.B. Nickel, Zinn, Aluminium, Silber, Gold, Titan, Wolfram, Kupfer oder Legierungen daraus) auf, welche geeignet ist, mit Kupfer eine intermetallische Verbindung zu bilden, so dass die poröse Kupferschicht daran haften kann. Vor dem Auftragen der Kupferpartikeltinte (Kupferpaste) wird eine Schablone 202 auf die Metallbeschichtung 201 des Halbleiterkörpers 200 mit einer spezifischen Kraft F gedrückt, um einen definierten Kontaktdruck zwischen der Schablone 202 und dem Halbleiterkörper 200 zu gewährleisten. Die Schablone 200 kann entsprechend dem gewünschten, auf dem Halbleiterkörper 200 zu erzeugenden Kupfermuster strukturiert sein. Diese Situation ist in 2B dargestellt. Statt der Schablone kann ein Sieb benutzt werden, wenn ein Siebdruckprozess statt eines Schablonendrucks verwendet wird. Als Alternative zu der Metallbeschichtung 201 kann auch eine nicht-metallische (z.B. Polyimid-)Beschichtung verwendet werden, wenn eine elektrische Isolation zwischen dem Halbleiterkörper und der Kupferschicht gewünscht ist.
  • In dem nachfolgenden Druckschritt (siehe 1, Schritt 102) wird die Kupferpartikelpaste 302 auf den Halbleiterkörper 200 aufgetragen, wodurch eine strukturierte (oder unstrukturierte) Kupferschicht produziert wird, welche entsprechend der Struktur der Schablone 202 (oder des Siebs) strukturiert ist. Die Situation ist in 2C dargestellt. Die Schablone 202 kann aus rostfreiem Stahl oder Nickel gefertigt sein und mittels bekannten Laserschneidverfahren oder Verfahren zur Elektroformgebung strukturiert werden. Die Dicke der Schablone kann zwischen 30 µm und 300 µm liegen, insbesondere zwischen 50 µm und 100 µm. Üblicherweise wird die Kupferpaste nicht bis zur Kante des Wafers aufgetragen, ein Streifen von 1 mm bis 3 mm am Rand des Wafers kann leer gelassen werden. Die Druckparameter, wie zum Beispiel die verwendete Rakel, die Kontaktkraft zwischen Schablone 202 und Halbleiterkörper 200, die Geschwindigkeit des Abhebens der Schablone nach dem Auftragen der Kupferpaste etc., können von dem tatsächlichen Druckprozess, sowie von den Eigenschaften der Kupferpartikelpaste (z.B. deren Viskosität) abhängen.
  • 2D zeigt die gedruckte Kupferschicht 203 auf dem Halbleiterkörper 200 während des Trocknens der Kupferpaste, nachdem die Schablone 202 entfernt wurde (siehe auch 1, Schritt 103). In dem Trocknungsschritt wird die Temperatur erhöht (z.B. auf circa 60°C), so dass flüchtige Komponenten der Kupferpartikelpaste sich verflüchtigen können und die Kupferpaste sich verfestigt. Um Oxidation der Kupferpaste zu reduzieren oder zu vermeiden, wird die Trocknung in einer Stickstoffatmosphäre (d.h. nicht oxidierend) durchgeführt. Alternativ kann die Trocknung auch in einer Vakuumkammer erfolgen. Des Weiteren kann das Trocknen Phasen unterschiedlicher Temperatur aufweisen, z.B. 30 Minuten bis 60°C und darauf folgend 240 Minuten bei 100°C in Stickstoffatmosphäre oder als Alternative 30 Minuten bei 60°C mit Stickstoffatmosphäre und darauf folgend 20 Minuten bei 80°C im Vakuum. Die exakten Werte können jedoch von der verwendeten Kupferpaste und anderen Parametern der jeweiligen Anwendung abhängen.
  • 2E zeigt die nachfolgende Wärmebehandlung mit dem Sinterprozess und dem darauf folgenden Annealing (siehe auch 1, Schritt 104), was bei erhöhten Temperaturen in einem Ofen ausgeführt werden kann (Ofensintern). Die Wärmebehandlung (Sinter- und Annealing-Prozess) kann ungefähr 5 bis 60 Minuten bei Temperaturen zwischen 300°C und 450°C benötigen, im vorliegenden Beispiel werden 400°C angewendet. Während des Sinterprozesses (schon während des Aufheizens) wird der Wafer in Stickstoff oder einem beliebigen anderen Trägergas gebadet, welches (zumindest ungefähr) mit gasförmiger Ameisensäure gesättigt ist. Um das Trägergas mit Ameisensäure zu sättigen, kann es durch ein Rührsystem (bubbler system) geleitet werden, welches Ameisensäure einer spezifischen Konzentration (z.B. 98 %) beinhaltet. Das gesättigte Trägergas wird dann in den Sinterofen mit einer bestimmten Strömungsgeschwindigkeit eingeleitet. Die Strömungsgeschwindigkeit kann zwischen einem und fünf Litern pro Minute liegen. Eine Strömungsgeschwindigkeit von 2,6 Litern pro Minute resultiert in einer Zuführungsrate von circa 200 mg Ameisensäure pro Minute in den Sinterofen.
  • Wie bereits erwähnt, kann optional ein Vorsintern durchgeführt werden, zum Beispiel in einer inerten oder reduzierenden Gasatmosphäre, wobei verschiedene Sintermethoden in einem solchen Vorsinterschritt verwendet werden können. Während des Vorsinterns kann, muss jedoch nicht notwendigerweise, Ameisensäure angewendet werden. Der folgende (Haupt-)Sinterprozess wird jedoch wie oben beschrieben durchgeführt inklusive der Zuführung von Ameisensäure in den Sinterofen.
  • 3 zeigt einen alternativen Ansatz, bei dem die Schablone 202 durch eine Fotolackschicht (photoresist layer) 202' ersetzt wird. 3A zeigt den Halbleiterkörper 200 mit einer dünnen Metallbeschichtung 201 (coating) wie in dem vorangegangenen Beispiel. Zusätzlich weist der Halbleiterkörper 200 eine Fotolackschicht 202' auf, welche geeignet ist, unter Verwendung eines beliebigen bekannten photolithographischen Prozesses strukturiert zu werden. Das heißt, die Fotolackschicht 202' wird belichtet (strukturiert) und anschließend einem Entwickler ausgesetzt, der die belichteten Teile der Fotolackschicht entfernt. Die verbleibende strukturierte Fotolackschicht 202' kann dann gehärtet werden, indem sie erhöhten Temperaturen ausgesetzt wird. Die resultierende strukturierte Fotolackschicht 202' (siehe 3B) fungiert als eine Art Schablone in dem nachfolgenden Druckprozess.
  • Die Kupferpartikelpaste wird auf den Halbleiterchip 200 aufgetragen und die überschüssige Paste wird entfernt (z.B. unter Verwendung einer Art Rakel). Im Ergebnis bleibt die Kupferpartikeltinte 203 nur in jenen Teilen der Oberfläche des Halbleiterkörpers, die durch die strukturierte Photolackschicht 202' definiert sind. In dem nachfolgenden Trocknungsschritt wird die Kupferpartikelpaste getrocknet, wie in dem vorhergehenden Beispiel. Nach dem Trocknen kann ein Vorsinterschritt folgen, bevor die Fotolackschicht 202' entfernt wird. Das Vorsintern kann ein Ofensinterprozess sein, oder ein photonischer Prozess, wie Laser- oder Blitzlichtbehandlung. Des Weiteren wird die Fotolackschicht 202' entfernt. Das Sintern und Annealing wird in der gleichen Weise durchgeführt, wie oben beschrieben unter Bezugnahme auf das vorangegangene Beispiel.
  • Die oben beschriebenen Ausführungsbeispiele ermöglichen die Verwendung einer Metallpartikelpaste um dicke (z.B. eine Dicke von mehr als 10 µm, insbesondere mehr als 20 µm) Metallschichten auf einem Halbleitermaterial herzustellen. Im Gegensatz zu bekannten Methoden, welche kurze Laser- oder Blitzlichtpulse zum Sintern der Metallpartikelpaste verwenden, wird eine vergleichsweise lange Wärmebehandlung durchgeführt und aufrechterhalten bis die gedruckte Metallschicht einen stabilen (nicht variierenden) und niedrigen elektrischen Widerstand, sowie eine stabile Mikrostruktur annimmt. Gute Ergebnisse wurden erzielt mit einer Wärmebehandlung zwischen 300°C und 450°C für circa 20 bis 180 Minuten. Vorsintern unter Verwendung eines beliebigen gebräuchlichen Sinterprozesses kann durchgeführt werden (zum Beispiel Laserbehandlung). Auf einem Siliziumwafer führt jedoch eine kurze Laserbehandlung ohne darauf folgende Wärmebehandlung zu unzureichenden elektrischen und mechanischen Eigenschaften. Eine reduzierende Atmosphäre wird in dem Ofen während der Wärmebehandlung zur Verfügung gestellt. Gute Resultate wurden erzielt, wenn man zum Beispiel Stickstoff als Trägergas mit gesättigter Ameisensäure verwendet.
  • Obwohl unterschiedliche Ausführungsbeispiele der Erfindung offenbart wurden, wird es für Fachleute offensichtlich, dass unterschiedliche Änderungen und Modifikationen gemacht werden können, welche manche der Vorteile der Erfindung erreichen, ohne vom Geist und dem Umfang der Erfindung abzuweichen. Es ist für Fachleute offensichtlich, dass andere Komponenten, welche die gleiche Funktion erfüllen, in geeigneter Weise substituiert werden können. Es sei erwähnt, dass Merkmale, die unter Bezugnahme auf eine bestimmte Abbildung erläutert wurden, mit Merkmalen anderer Abbildungen kombiniert werden können, auch in jenen Fällen, in denen dies nicht explizit erwähnt wurde. Solche Modifikationen des erfinderischen Konzepts sollen durch die beigefügten Ansprüche abgedeckt sein.

Claims (20)

  1. Ein Verfahren, das aufweist: Bereitstellen eines Halbleiterwafers mit einer Beschichtung; Drucken einer Metallpartikelpaste auf dem Halbleiterwafer, wodurch eine Metallschicht gebildet wird; und Aufheizen der Metallschicht in einem reduzierenden Gas zum Sintern der Metallpartikelpaste oder zum Annealing einer gesinterten Metallpartikelpaste in einem Ofen.
  2. Das Verfahren gemäß Anspruch 1, wobei das reduzierende Gas gasförmige Ameisensäure, atomaren Wasserstoff oder Kohlenmonoxid umfasst.
  3. Das Verfahren gemäß Anspruch 1 oder 2, wobei das Drucken der Metallpartikelpaste aufweist: Drücken einer Schablone oder eines Siebs auf den Halbleiterwafer; Auftragen der Metallpartikelpaste auf die Schablone oder das Sieb; und Abheben der Schablone oder des Siebs.
  4. Das Verfahren gemäß einem der Ansprüche 1 bis 3, das vor dem Aufheizen aufweist: Trocknen der Metallpartikelpaste.
  5. Das Verfahren gemäß Anspruch 4, wobei das Trocknen der Metallpartikelpaste in einer inerten oder reduzierenden Atmosphäre oder in einer Vakuumkammer durchgeführt wird.
  6. Das Verfahren gemäß Anspruch 4, wobei das Trocknen aufweist: Anlegen einer Temperatur zwischen 60°C und 200°C für ca. 5 bis 60 Minuten.
  7. Das Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Sintern in einem Sinterofen durchgeführt wird und die Zuführung von gasförmiger Ameisensäure oder Kohlenmonoxid als reduzierendes Gas in den Ofen mit einer bestimmten Strömungsgeschwindigkeit umfasst.
  8. Das Verfahren gemäß Anspruch 7, wobei die Zuführung der gasförmigen Ameisensäure aufweist: Leiten eines Trägergases durch flüssige Ameisensäure, so dass das Trägergas mit gasförmiger Ameisensäure gemischt wird.
  9. Das Verfahren gemäß Anspruch 8, wobei das Zuführen aufweist: Zuführen von einem bis fünf Liter pro Minute Stickstoff in den Ofen.
  10. Das Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Aufheizen unter einem Druck durchgeführt wird, der niedriger ist als der Umgebungsdruck.
  11. Das Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Aufheizen aufweist: Anlegen einer Temperatur zwischen 300°C und 450°C bis ein elektrischer Widerstand der Metallschicht einen im Wesentlichen konstanten Wert annimmt.
  12. Das Verfahren gemäß Anspruch 11, wobei das Aufheizen umfasst: Annealing der Metallschicht bei einer Temperatur zwischen 300°C und 450°C bis eine stabile Mikrostruktur der Metallschicht erreicht wird.
  13. Das Verfahren gemäß einem der Ansprüche 1 bis 12, wobei das Aufheizen aufweist: Anlegen einer Temperatur zwischen 300°C und 450°C für ungefähr 20 bis 180 Minuten.
  14. Das Verfahren gemäß einem der Ansprüche 1 bis 13, wobei dem Aufheizen ein Vorsintern der Metallpartikelpaste mit oder ohne Anwesenheit eines reduzierenden Gases vorausgeht.
  15. Das Verfahren gemäß einem der Ansprüche 1 bis 14, wobei das Drucken der Metallpartikelpaste aufweist: Auftragen einer Photolackschicht auf den Halbleiterwafer; Strukturieren der Photolackschicht unter Verwendung eines photolithografischen Prozesses; und Auftragen der Metallpartikelpaste auf die strukturierte Photolackschicht.
  16. Das Verfahren gemäß Anspruch 15, das weiter aufweist: Vorsintern der Metallpartikelpaste vor dem Aufheizen; und Entfernen der Photolackschicht nach dem Vorsintern.
  17. Das Verfahren gemäß einem der Ansprüche 1 bis 16, wobei die Metallpartikelpaste eine Kupfer- oder eine Nickelpartikelpaste ist.
  18. Das Verfahren gemäß einem der Ansprüche 1 bis 17, wobei die Metallschicht eine Dicke zwischen ca. 10µm und 150µm oder zwischen ungefähr 20µm und 150µm aufweist.
  19. Ein Verfahren, das aufweist: Bereitstellen eines Substrats; Drucken einer Metallpartikelpaste auf das Substrat, um eine Metallschicht zu bilden; und Aufheizen in reduzierender Gasatmosphäre zum Sintern der Metallpartikelpaste oder zum Annealing einer gesinterten Metallpartikelpaste in einem Ofen.
  20. Das Verfahren gemäß Anspruch 19, wobei das Substrat zumindest eines der Folgenden umfasst: ein Halbleitermaterial, ein Glas, eine Keramik oder ein Metall.
DE102015100665.0A 2014-01-24 2015-01-19 Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses Pending DE102015100665A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/163,694 2014-01-24
US14/163,694 US9190322B2 (en) 2014-01-24 2014-01-24 Method for producing a copper layer on a semiconductor body using a printing process

Publications (1)

Publication Number Publication Date
DE102015100665A1 true DE102015100665A1 (de) 2015-07-30

Family

ID=53523059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100665.0A Pending DE102015100665A1 (de) 2014-01-24 2015-01-19 Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses

Country Status (3)

Country Link
US (1) US9190322B2 (de)
CN (1) CN104810247B (de)
DE (1) DE102015100665A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
US10373868B2 (en) 2016-01-18 2019-08-06 Infineon Technologies Austria Ag Method of processing a porous conductive structure in connection to an electronic component on a substrate
DE102021204294A1 (de) 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verfüllen einer Rückseitenkavität einer Halbleiteranordnung
DE102021115974A1 (de) 2021-06-21 2022-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640419B2 (en) 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
EP3531431B1 (de) * 2018-02-22 2020-09-16 ABB Power Grids Switzerland AG Buchsenelektrode mit kanten mit feldabstufungseigenschaften und verfahren zur herstellung einer solchen buchse
CN112313018B (zh) 2018-02-23 2023-05-30 国际测试技术有限责任公司 用于自动清洁柔性电子网辊的新颖材料和硬件
TWI726313B (zh) 2019-04-30 2021-05-01 作同 柯 功率半導體
CN110211934B (zh) * 2019-05-29 2021-07-20 深圳第三代半导体研究院 一种抗氧化保护的铜颗粒、烧结铜膏及使用其的烧结工艺
US11756811B2 (en) 2019-07-02 2023-09-12 International Test Solutions, Llc Pick and place machine cleaning system and method
US11211242B2 (en) 2019-11-14 2021-12-28 International Test Solutions, Llc System and method for cleaning contact elements and support hardware using functionalized surface microfeatures
US11318550B2 (en) 2019-11-14 2022-05-03 International Test Solutions, Llc System and method for cleaning wire bonding machines using functionalized surface microfeatures
US11035898B1 (en) * 2020-05-11 2021-06-15 International Test Solutions, Inc. Device and method for thermal stabilization of probe elements using a heat conducting wafer
US20230092683A1 (en) * 2021-09-10 2023-03-23 Utility Global, Inc. Method of making an electrode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388346A (en) * 1981-11-25 1983-06-14 Beggs James M Administrator Of Electrodes for solid state devices
JP2010053377A (ja) * 2008-08-26 2010-03-11 Nippon Handa Kk 金属製部材の接合方法および金属製部材接合体の製造方法
US20120175147A1 (en) * 2009-09-16 2012-07-12 Hideo Nakako Copper metal film, method for producing same, copper metal pattern, conductive wiring line using the copper metal pattern, copper metal bump, heat conduction path, bonding material, and liquid composition
US20130206225A1 (en) * 2012-02-10 2013-08-15 Lockheed Martin Corporation Photovoltaic cells having electrical contacts formed from metal nanoparticles and methods for production thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
JPH06163955A (ja) * 1992-11-27 1994-06-10 Matsushita Electric Ind Co Ltd 太陽電池用基板及び太陽電池
JP4623921B2 (ja) * 2002-09-13 2011-02-02 コーア株式会社 抵抗組成物および抵抗器
JP4298704B2 (ja) * 2003-10-20 2009-07-22 ハリマ化成株式会社 乾燥粉末状の金属微粒子ならびに金属酸化物微粒子とその用途
KR100995779B1 (ko) * 2005-04-01 2010-11-22 아사히 가세이 일렉트로닉스 가부시끼가이샤 도전성 필러 및 땜납 재료
US20100000762A1 (en) * 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
KR101020844B1 (ko) * 2008-09-04 2011-03-09 삼성전기주식회사 구리 나노입자의 저온 환원 소결을 위한 환원제 및 이를이용한 저온 소결 방법
FR2935838B1 (fr) * 2008-09-05 2012-11-23 Commissariat Energie Atomique Procede de preparation d'une couche mince auto-supportee de silicium cristallise
JP2010282998A (ja) * 2009-06-02 2010-12-16 Seiko Epson Corp 太陽電池、太陽電池の製造方法
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5561153B2 (ja) * 2010-12-27 2014-07-30 ティアック株式会社 電子機器および導光レンズの取り付け方法
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
CN103460407A (zh) * 2011-03-18 2013-12-18 应用材料公司 用于形成具有图案化的接触区域的挠性基板的工艺
KR101412812B1 (ko) * 2012-07-18 2014-06-27 삼성전기주식회사 도전성 구리 페이스트 조성물 및 이를 이용한 금속 박막의 형성방법
US9236155B2 (en) * 2013-02-04 2016-01-12 E I Du Pont De Nemours And Company Copper paste composition and its use in a method for forming copper conductors on substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388346A (en) * 1981-11-25 1983-06-14 Beggs James M Administrator Of Electrodes for solid state devices
JP2010053377A (ja) * 2008-08-26 2010-03-11 Nippon Handa Kk 金属製部材の接合方法および金属製部材接合体の製造方法
US20120175147A1 (en) * 2009-09-16 2012-07-12 Hideo Nakako Copper metal film, method for producing same, copper metal pattern, conductive wiring line using the copper metal pattern, copper metal bump, heat conduction path, bonding material, and liquid composition
US20130206225A1 (en) * 2012-02-10 2013-08-15 Lockheed Martin Corporation Photovoltaic cells having electrical contacts formed from metal nanoparticles and methods for production thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kobayashi, Y; Kudo, Y; Masuda, Ryoko; Isshiki, Minoru; Asami: METHOD FOR JOINING METALLIC MEMBER AND METHOD FOR PRODUCING METALLIC MEMBER-JOINED BODY. JP 2010 053 377 A (Maschinenübersetzung), AIPN [online] JPO [abgerufen am 23.04.2015], 11.03.2010, Japanese patent office [online]. *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373868B2 (en) 2016-01-18 2019-08-06 Infineon Technologies Austria Ag Method of processing a porous conductive structure in connection to an electronic component on a substrate
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
US10256097B2 (en) 2016-12-20 2019-04-09 Infineon Technologies Ag Forming a metal contact layer on silicon carbide and semiconductor device with metal contact structure
DE102021204294A1 (de) 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verfüllen einer Rückseitenkavität einer Halbleiteranordnung
DE102021115974A1 (de) 2021-06-21 2022-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Also Published As

Publication number Publication date
CN104810247A (zh) 2015-07-29
CN104810247B (zh) 2018-08-17
US20150214095A1 (en) 2015-07-30
US9190322B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
DE102015100665A1 (de) Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE102009020774B4 (de) Verfahren zum Kontaktieren eines Halbleitersubstrates
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
WO2008025392A1 (de) Verfahren zum aufbringen von elektrischen kontakten auf halbleitende substrate, halbleitendes substrat und verwendung des verfahrens
DE102015119413A1 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers
DE102014102242A1 (de) Verfahren und Vorrichtung zur Beschichtung mit porösem Metall und Vorrichtungen mit derartiger Beschichtung
EP1987543A1 (de) Verfahren zum herstellen einer metallischen kontaktstruktur einer solarzelle
DE102014114517A1 (de) Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102020204989B3 (de) Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger
DE112018001566T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102014101475A1 (de) Ätzen von porösem Metall
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
EP3174657B1 (de) Verfahren zur herstellung eines silbersintermittels mit silberoxidoberflächen und seine verwendung in verfahren zum verbinden von bauelementen durch drucksintern
DE102015112857A1 (de) Vorrichtung und Verfahren zur Herstellung einer Vorrichtung
DE102013220886A1 (de) Verfahren zum Erzeugen einer metallischen Kontaktierungsstruktur auf einem Halbleitersubstrat
DE102014204729B4 (de) Dickschicht-Leitfähigkeitstinten für Elektronikvorrichtungen
DE102006030822A1 (de) Verfahren zum Herstellen einer metallischen Kontaktstruktur einer Solarzelle
DE2450341A1 (de) Halbleiterbauteile mit hitzebestaendigen metallschichten
DE2012063A1 (de) Verfahren zum Herstellen von aus Alu minium Legierungen bestehenden Kontakt metallschichten an Halbleiterbauelementen
DE102017113515A1 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE102015104570B4 (de) Leistungs-chip und chipanordnung
DE102018204376A1 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication