DE102018204376A1 - Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben - Google Patents

Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102018204376A1
DE102018204376A1 DE102018204376.0A DE102018204376A DE102018204376A1 DE 102018204376 A1 DE102018204376 A1 DE 102018204376A1 DE 102018204376 A DE102018204376 A DE 102018204376A DE 102018204376 A1 DE102018204376 A1 DE 102018204376A1
Authority
DE
Germany
Prior art keywords
layer
metal
carbide
silicon carbide
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018204376.0A
Other languages
English (en)
Other versions
DE102018204376B4 (de
Inventor
Michael Roesner
Gudrun Stranzl
Markus Menath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018204376.0A priority Critical patent/DE102018204376B4/de
Priority to JP2019052760A priority patent/JP7297482B2/ja
Priority to US16/360,570 priority patent/US11282805B2/en
Publication of DE102018204376A1 publication Critical patent/DE102018204376A1/de
Application granted granted Critical
Publication of DE102018204376B4 publication Critical patent/DE102018204376B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/056 - H01L2224/05691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83931—Reshaping by chemical means, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83935—Reshaping by heating means, e.g. reflowing
    • H01L2224/83939—Reshaping by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83935—Reshaping by heating means, e.g. reflowing
    • H01L2224/83945—Reshaping by heating means, e.g. reflowing using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0454—4th Group
    • H01L2924/04541—TiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0455—5th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0456—6th Group
    • H01L2924/04563—WC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/046—10th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine Siliziumcarbidschicht, eine auf der Siliziumcarbidschicht angeordnete Metallcarbidschicht und eine direkt auf der Metallcarbidschicht angeordnete Lotschicht.

Description

  • TECHNISCHES FELD
  • Die vorliegende Offenbarung betrifft Halbleitertechnologie. Insbesondere betrifft die vorliegende Offenbarung Siliziumcarbidvorrichtungen und Verfahren zum Herstellen derselben.
  • HINTERGRUND
  • Siliziumcarbidvorrichtungen gehören zu der sogenannten Halbleitergruppe mit großer Bandlücke. Diese Vorrichtungen bieten eine Reihe attraktiver Eigenschaften für Hochspannungsleistungshalbleiter im Vergleich zu herkömmlichem Silizium. Elektrische Kontakte von Siliziumcarbidvorrichtungen, wie z.B. Schottky-Dioden oder MOSFETs, müssen möglicherweise elektrisch mit weiteren Komponenten verbunden werden, wie z.B. Leiterrahmen oder Clips. Hersteller von Siliziumcarbidvorrichtungen sind ständig bestrebt, ihre Produkte und die Verfahren zur Herstellung derselben zu verbessern. Es kann daher wünschenswert sein, Siliziumcarbidvorrichtungen und zugehörige Herstellungsverfahren zu entwickeln, die verbesserte und kosteneffiziente elektrische Verbindungen zwischen den Siliziumcarbidvorrichtungen und den weiteren Komponenten bereitstellen.
  • KURZDARSTELLUNG
  • Ein Aspekt der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Siliziumcarbidschicht. Die Halbleitervorrichtung umfasst ferner eine Metallcarbidschicht, die auf der Siliziumcarbidschicht angeordnet ist. Die Halbleitervorrichtung umfasst ferner eine Lotschicht, die direkt auf der Metallcarbidschicht angeordnet ist.
  • Die Siliziumcarbidschicht kann ein Teil eines Siliziumcarbidwafers, eines Siliziumcarbidchips oder eines Siliziumcarbid-Die sein. Die folgenden Anmerkungen in Bezug auf Wafer können auch für Chips oder Dies gelten und umgekehrt. Die Siliziumcarbidschicht kann aktive Vorrichtungsbereiche der Halbleitervorrichtung umfassen. Zum Beispiel kann ein aktiver Vorrichtungsbereich einen Kanalbereich eines Feldeffekttransistors, einen Basisbereich eines Bipolartransistors, einen p/n-Übergang einer Diode usw. umfassen.
  • Die Halbleitervorrichtung kann über die Lotschicht an eine Metallkomponente gelötet werden, wobei die Metallcarbidschicht während des Lötprozesses zumindest teilweise ausgebildet werden kann. In einem Beispiel kann ein Rückseitenkontakt eines Siliziumcarbid-Chips an ein Diepad gelötet werden. In einem weiteren Beispiel kann ein Vorderseitenkontakt eines Siliziumcarbidchips an einen Clip gelötet werden. Bei mehreren Chips kann der Lötprozess als ein paralleler Batch-Prozess auf der gesamten Waferfläche oder als sequentielles Chiplöten auf jeder Vorderseite oder Rückseite ausgeführt werden.
  • Die Lotschicht kann ein aktives Lotmaterial enthalten. Insbesondere kann die Lotschicht eine Zinn-Silber-Lotlegierung enthalten. Die Lotschicht kann zusätzlich ein carbidausbildendes Metall und ein Seltenerdmetall enthalten, wie später ausführlicher erläutert wird. Eine Dicke der Lotschicht kann z.B. in einem Bereich von 1 Mikrometer bis 30 Mikrometer, genauer von 5 Mikrometer bis 30 Mikrometer, genauer von 1 Mikrometer bis 20 Mikrometer, genauer von 5 Mikrometer bis 20 Mikrometer liegen.
  • Eine Anordnung gemäß der vorliegenden Offenbarung kann ein direktes Verlöten einer Vorderseite und/oder Rückseite eines Chips an eine Metallkomponente bereitstellen, ohne dass zusätzliche teure Metallisierungsstapel erforderlich sind, die auf der Vorderseite und/oder der Rückseite des Chips angeordnet sind. In dieser Hinsicht kann die Vorderseite des Siliziumcarbidchips als die Seite des Chips spezifiziert werden, bei der aktive Vorrichtungsbereiche ausgebildet sein können. Die Metallcarbidschicht kann elektrisch leitend sein. Die Metallcarbidschicht kann insbesondere frei von Hohlräumen sein und kann eine mechanisch stabile Verbindung zwischen dem Chip und der Metallkomponente bereitstellen. Die Lötverbindung kann im Vergleich zu herkömmlichen Lötverbindungen mit Metallisierungsstapeln verminderte mechanische Spannungen aufweisen. Die Gefahr von horizontalen Rissen kann somit deutlich verringert werden.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung ferner eine kohlenstoffumfassende Schicht, die zwischen der Siliziumcarbidschicht und der Metallcarbidschicht angeordnet ist, wobei die kohlenstoffumfassende Schicht in direktem Kontakt mit der Siliziumcarbidschicht und in direktem Kontakt mit der Metallcarbidschicht ist. Die kohlenstoffumfassende Schicht kann direkt auf einer Oberfläche der Siliziumcarbidschicht ausgebildet sein. Die Metallcarbidschicht kann aus dem carbidausbildenden Metall der Lotschicht und Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildet sein. Wenn der kohlenstoffumfassende Stoff nur teilweise zur Ausbildung der Metallcarbidschicht verwendet wird, kann der verbleibende Teil der kohlenstoffumfassende Schicht in direktem Kontakt mit der ausgebildeten Metallcarbidschicht sein.
  • Gemäß einer Ausführungsform ist die Metallcarbidschicht direkt auf der Siliziumcarbidschicht angeordnet. Wenn die gesamte kohlenstoffumfassende Schicht zur Ausbildung der Metallcarbidschicht verwendet wird, kann die ausgebildete Metallcarbidschicht in direkten Kontakt mit der Siliziumcarbidschicht kommen.
  • Gemäß einer Ausführungsform weist die kohlenstoffumfassende Schicht eine Graphitkristallstruktur oder eine graphitartige Kristallstruktur auf. Das heißt, der Kohlenstoff der kohlenstoffumfassenden Schicht kann eine geschichtete planare Struktur haben. In jeder Schicht können die Kohlenstoffatome in einem Wabengitter angeordnet sein, das hexagonale Kohlenstoffringe ausbildet. Die Kohlenstoffatome in den Ebenen können kovalent gebunden sein, wobei nur drei von vier möglichen Bindungsstellen erfüllt sein können. Das vierte Elektron kann frei in der Ebene wandern, so dass die kohlenstoffumfassende Schicht elektrisch leitfähig sein kann.
  • Gemäß einer Ausführungsform umfasst die Metallcarbidschicht mindestens eines von Titancarbid, Nickelcarbid, Wolframcarbid, Vanadiumcarbid. Zum Beispiel kann das carbidausbildende Metall der Lotschicht mindestens eines von Titan, Nickel, Wolfram, Vanadium enthalten. Das aus dem carbidausbildenden Metall der Lotschicht und Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildete Metallcarbid kann somit mindestens eines von Titancarbid, Nickelcarbid, Wolframcarbid, Vanadiumcarbid umfassen. In weiteren Beispielen kann das carbidausbildende Metall auch mindestens eines von Tantal, Bor, Aluminium, Scandium umfassen, so dass die ausgebildete Metallcarbidschicht auch Carbide dieser Metalle enthalten kann.
  • Gemäß einer Ausführungsform umfasst die Lotschicht ein carbidausbildendes Metall, das dem Metall der Metallcarbidschicht entspricht. Das zur Ausbildung der Metallcarbidschicht verwendete carbidausbildende Metall kann durch die carbidausbildenden Metallatome der Lotschicht bereitgestellt werden.
  • Gemäß einer Ausführungsform liegt eine Dicke der Metallcarbidschicht in einem Bereich von 50 Nanometer bis 1 Mikrometer. Insbesondere kann die Dicke in einem Bereich von 50 Nanometer bis 800 Nanometer liegen, genauer von 50 Nanometer bis 600 Nanometer, genauer von 50 Nanometer bis 400 Nanometer, genauer von 50 Nanometer bis 200 Nanometer.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung ferner einen ohmschen Kontakt, der zwischen der Siliziumcarbidschicht und der kohlenstoffumfassenden Schicht oder zwischen der Siliziumcarbidschicht und der Metallcarbidschicht ausgebildet ist. Die kohlenstoffumfassende Schicht kann durch Verdampfen von Siliziumatomen von der Siliziumcarbidschicht ausgebildet werden, wie später ausführlicher erläutert wird. Hierbei können Leerstellen in der Siliziumcarbidschicht benachbart zu der ausgebildeten kohlenstoffumfassenden Schicht elektrische Ladungsträgerkonzentrationen erhöhen und ein ohmscher Kontakt kann ausgebildet werden. Die Dicke der kohlenstoffumfassenden Schicht kann eingestellt werden, um einen ohmschen Kontakt mit einem Widerstand auszubilden, der für Siliziumcarbiddiodenanwendungen ausreichend niedrig ist. Abhängig von dem zum Ausbilden der kohlenstoffumfassenden Schicht verwendeten Prozess kann die kohlenstoffumfassende Schicht verschiedene elektrische Widerstände mit einer linearen ohmschen elektrischen Leistung bereitstellen. Der elektrische Widerstand der kohlenstoffumfassenden Schicht kann in einem Bereich von etwa 70 Ohm (bei Verwendung eines Laserverfahrens zum Ausbilden der kohlenstoffumfassenden Schicht) bis etwa 200-300 Ohm liegen (bei Verwendung eines Funkenerosionsprozesses (Micro electrical discharge machining process) zum Ausbilden der kohlenstoffumfassenden Schicht). Der ausgebildete ohmsche Kontakt kann zwischen der Siliziumcarbidschicht und der Metallcarbidschicht angeordnet sein, wenn die gesamte kohlenstoffumfassende Schicht zur Ausbildung der Metallcarbidschicht verwendet wird, d.h. wenn die Metallcarbidschicht in direktem Kontakt mit der Siliziumcarbidschicht steht.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung ferner einen Lötkontakt, der zwischen der Lotschicht und einer Metallkomponente ausgebildet ist, wobei die Metallkomponente mindestens eines von einem Leiterrahmen (Leadframe), einem Diepad, einem Anschlussleiter (Lead) (oder Stift (Pin)), einem Clip oder einer Metallfolie umfasst. Die Metallkomponente kann aus einem Metall oder einer zugehörigen Metalllegierung, beispielsweise Kupfer, Nickel, Aluminium, Edelstahl usw., hergestellt sein. Beispielsweise kann die Metallkomponente dazu ausgelegt sein, eine elektrische Verbindung zwischen internen Schaltkreisen oder aktiven Vorrichtungsbereichen der Halbleitervorrichtung und externen Komponenten bereitzustellen.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung eine Siliziumcarbiddiode oder einen Siliziumcarbidtransistor. Insbesondere kann die Siliziumcarbiddiode eine Siliziumcarbid-Schottky-Diode sein und der Siliziumcarbidtransistor kann ein Siliziumcarbid-MOSFET sein. Die aktiven Vorrichtungsbereiche der Diode oder des Transistors können in der Siliziumcarbidschicht der Halbleitervorrichtung ausgebildet sein.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft ein Verfahren. Das Verfahren umfasst ein Ausbilden einer kohlenstoffumfassenden Schicht auf einer Siliziumcarbidschicht. Das Verfahren umfasst ferner ein Ausbilden einer Lotschicht auf der kohlenstoffumfassenden Schicht, wobei die Lotschicht ein carbidausbildendes Metall umfasst. Das Verfahren umfasst ferner ein Ausbilden einer Metallcarbidschicht zwischen der kohlenstoffumfassenden Schicht und der Lotschicht, wobei die Metallcarbidschicht aus dem carbidausbildenden Metall der Lotschicht und dem Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildet wird.
  • Gemäß einer Ausführungsform umfasst das Verfahren ferner das Ausbilden eines Lötkontakts zwischen der Lotschicht und einer Metallkomponente. Zum Beispiel kann ein Siliziumcarbidwafer oder ein Siliziumcarbidchip, der die Siliziumcarbidschicht enthält, über die Lotschicht an eine Metallkomponente gelötet werden. Die Metallkomponente kann z.B. ein Leiterrahmen, ein Diepad, ein Anschlussleiter, ein Clip, eine Metallfolie sein.
  • Gemäß einer Ausführungsform wird die Metallcarbidschicht zumindest teilweise durch Ausbilden des Lötkontakts ausgebildet. Während des Lötprozesses kann die Metallcarbidschicht zumindest teilweise aus dem carbidausbildenden Metall der Lotschicht und Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildet werden. Carbidausbildende Metallatome der Lotschicht können zu der Reaktionsgrenzfläche diffundieren und mit Kohlenstoff der kohlenstoffumfassenden Schicht reagieren, um die Metallcarbidschicht auszubilden.
  • Gemäß einer Ausführungsform wird die Metallcarbidschicht zumindest teilweise durch Ausbilden der Lotschicht auf der kohlenstoffumfassenden Schicht ausgebildet. Ein Teil der Metallcarbidschicht kann vor dem Ausbilden des Lötkontakts ausgebildet werden, wenn die Lotschicht auf die kohlenstoffumfassende Schicht aufgebracht werden kann. Carbidausbildende Metallatome in der Lotschicht können zu der Grenzfläche zwischen der Lotschicht und der kohlenstoffumfassenden Schicht diffundieren und mit Kohlenstoffatomen der kohlenstoffumfassenden Schicht reagieren, um Metallcarbidmoleküle auszubilden.
  • Gemäß einer Ausführungsform umfasst das Ausbilden der kohlenstoffumfassenden Schicht ein Anwenden eines Laserprozesses oder eines Funkenerosionsprozesses auf die Siliziumcarbidschicht. Insbesondere kann ein solcher Wärmebehandlungsprozess direkt auf eine Oberfläche der Siliziumcarbidschicht angewendet werden. Der Wärmebehandlungsprozess kann auf die Vorderseite und/oder die Rückseite eines Siliziumcarbidwafers oder -chips angewendet werden. Durch Anwenden des Prozesses auf die Siliziumcarbidschicht können die Temperaturen des Siliziumcarbidmaterials lokal für kurze Zeiträume erhöht werden. Aufgrund der erhöhten Temperaturen kann eine thermische (oder pyrolytische) Zersetzung des Siliziumcarbids auftreten. Chemische Bindungen zwischen Siliziumatomen und Kohlenstoffatomen von Siliziumcarbidmolekülen können aufgebrochen werden, so dass die Siliziumatome von dem Siliziumcarbidkristallgitter entfernt werden können. Die entfernten Siliziumatome können verdampft werden. Infolgedessen kann eine dünne elektrisch leitende Kohlenstoffschicht auf der Siliziumcarbidoberfläche zurückbleiben. Im Allgemeinen müssen die lokalen Temperaturen an der Siliziumcarbidschicht erhöht werden, so dass eine Pyrolyse des Siliziumcarbids stattfinden kann. Insbesondere können die erzeugten Temperaturen größer als 800°C, genauer größer als 900°C, genauer größer als 1000°C, genauer größer als 1100°C sein. Der Laserprozess kann insbesondere einen Laserglühprozess (Laser annealing) umfassen, bei dem das Siliziumcarbidmaterial unter Verwendung von Laserlicht eines Lasers getempert werden kann. Hierbei kann die Oberfläche des Siliziumcarbidmaterials durch das Laserlicht schnell erwärmt werden und danach selbst abkühlen. Funkenerodieren (Micro electrical discharge machining) kann auch als „micro spark machining“ oder „micro spark eroding“ bezeichnet werden. Hierbei kann die Oberfläche des Siliziumcarbidmaterials durch schnell wiederkehrende elektrische Entladungen (Funken) zwischen der Siliziumcarbidoberfläche und einer Elektrode bearbeitet werden, die einer elektrischen Spannung ausgesetzt und durch eine dielektrische Flüssigkeit während des Prozesses getrennt sein können.
  • Gemäß einer Ausführungsform umfasst das Ausbilden der kohlenstoffumfassenden Schicht ein Verdampfen von Siliziumatomen von der Siliziumcarbidschicht. Die Siliziumatome können verdampft werden, nachdem chemische Bindungen zwischen Siliziumatomen und Kohlenstoffatomen von Siliziumcarbidmolekülen durch einen Laserprozess oder einen Funkenerosionsprozess aufgebrochen worden sind. Die verdampften Siliziumatome können von der Oberfläche des Siliziumcarbidmaterials und/oder von Siliziumcarbidmaterial stammen, welches unterhalb der Oberfläche angeordnet ist. Da der Dampfdruck von Silizium in Siliziumcarbid höher ist als der Dampfdruck von Kohlenstoff in Siliziumcarbid, kann ein Überschuss an Kohlenstoffatomen zurückbleiben, wenn die Siliziumatome an der Oberfläche des Siliziumcarbidmaterials verdampfen. Das Verdampfen der Siliziumatome kann insbesondere in einem Vakuum oder in einer Inertgasatmosphäre durchgeführt werden, d.h. in der Atmosphäre eines Gases, welches bei den verwendeten Temperaturen praktisch nicht chemisch mit Siliziumcarbid reagiert. Zum Beispiel kann Argon als ein Inertgas verwendet werden.
  • Gemäß einer Ausführungsform umfasst die Lotschicht ein Seltenerdmetall vor dem Ausbilden der Metallcarbidschicht. Insbesondere kann das Seltenerdmetall Cer enthalten. Der Radius der Seltenerdmetallatome kann insbesondere kleiner sein als der Radius der metallcarbidausbildenden Atome in der Lotschicht. Wenn die Metallcarbidschicht an der Reaktionsoberfläche zwischen dem Lotmaterial und der kohlenstoffumfassenden Schicht ausgebildet wird, können die Seltenerdmetallatome daher schneller als die Atome des carbidausbildenden Metalls zur Reaktionsfläche diffundieren. An der Reaktionsoberfläche können die Seltenerdmetallatome mit Sauerstoff (falls vorhanden) reagieren, bevor die carbidausbildenden Metallatome die Reaktionsoberfläche erreichen können. Dementsprechend können die carbidausbildenden Metallatome, welche die Reaktionsoberfläche erreichen, mit Kohlenstoff der kohlenstoffumfassenden Schicht (anstelle von Sauerstoff) reagieren, so dass die Metallcarbidschicht geeignet ausgebildet werden kann. Wenn die Menge an Seltenerdmetallatomen in der Lotschicht zu gering ist, kann nicht der gesamte Sauerstoff durch das Seltenerdmetall gebunden sein. In diesem Fall kann die ausgebildete Metallcarbidschicht teilweise oxidiert sein.
  • Gemäß einer Ausführungsform umfasst die Lotschicht Restanteile des carbidausbildenden Metalls nach dem Ausbilden der Metallcarbidschicht. Das carbidausbildende Metall der Lotschicht kann nicht vollständig zum Ausbilden der Metallcarbidschicht verwendet werden, so dass Restanteile des carbidausbildenden Metalls in der Lotschicht verbleiben können. Zum Beispiel kann die gesamte kohlenstoffumfassende Schicht für die Ausbildung der Metallcarbidschicht verwendet worden sein, so dass überschüssiges carbidausbildendes Metall in der Lotschicht aufgrund des Kohlenstoffmangels nicht weiter reagieren kann.
  • Gemäß einer Ausführungsform liegt eine Dicke der kohlenstoffumfassenden Schicht in einem Bereich von 1 Nanometer bis 10 Mikrometer vor dem Ausbilden der Metallcarbidschicht. Insbesondere kann die Dicke in einem Bereich von 10 Nanometer bis 10 Mikrometer, genauer von 100 Nanometer bis 10 Mikrometer, genauer von 1 Mikrometer bis 10 Mikrometer, liegen. Die Dicke der kohlenstoffumfassenden Schicht kann von dem zum Ausbilden der Schicht verwendeten Verfahren abhängen. Insbesondere kann die Dicke der kohlenstoffumfassenden Schicht durch Variieren der Laserdosis in einem Laserprozess oder der Funkenerosionsleistung in einem Funkenerosionsprozess eingestellt werden.
  • Gemäß einer Ausführungsform ist die Siliziumcarbidschicht Teil eines Siliziumcarbidwafers.
  • Figurenliste
  • Die begleitenden Zeichnungen sind enthalten, um ein weiteres Verständnis von Aspekten bereitzustellen, und sind in diese Beschreibung integriert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung dazu, Prinzipien von Aspekten zu erklären. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten werden leicht erkannt, wenn sie unter Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
    • 1 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 100 gemäß der Offenbarung.
    • 2 enthält die 2A bis 2C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 200 gemäß der Offenbarung zeigen.
    • 3 enthält die 3A bis 3J, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 300 gemäß der Offenbarung zeigen.
    • 4 enthält die 4A bis 4F, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 400 gemäß der Offenbarung zeigen.
    • 5 enthält die 5A bis 51, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 500 gemäß der Offenbarung zeigen.
    • 6 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Aspekte gezeigt sind, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht kann eine Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“ usw. in Bezug auf die Orientierung der Figuren, die beschrieben werden, verwendet werden. Da die Komponenten der beschriebenen Vorrichtungen in einer Anzahl von verschiedenen Orientierungen positioniert sein können, kann die Richtungsterminologie zum Zweck der Veranschaulichung verwendet werden und ist in keiner Weise einschränkend. Andere Aspekte können verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Daher ist die folgende detaillierte Beschreibung nicht in einem beschränkenden Sinne zu verstehen, und das Konzept der vorliegenden Offenbarung ist durch die beigefügten Ansprüche definiert.
  • 1 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 100 gemäß der Offenbarung. Die Halbleitervorrichtung 100 ist in einer allgemeinen Weise dargestellt, um Aspekte der Offenbarung qualitativ zu spezifizieren. Die Halbleitervorrichtung 100 kann weitere Komponenten enthalten, die der Einfachheit halber nicht dargestellt sind. Zum Beispiel kann die Halbleitervorrichtung 100 durch jeden der Aspekte erweitert werden, die in Verbindung mit anderen Vorrichtungen gemäß der Offenbarung beschrieben sind.
  • Die Halbleitervorrichtung 100 enthält eine Siliziumcarbidschicht 2 und eine Metallcarbidschicht 4, die auf der Siliziumcarbidschicht 2 angeordnet ist. In einem Beispiel kann die Metallcarbidschicht 4 direkt auf der Siliziumcarbidschicht 2 angeordnet sein. In einem weiteren Beispiel kann eine kohlenstoffumfassende Schicht (nicht dargestellt) zwischen der Siliziumcarbidschicht 2 und der Metallcarbidschicht 4 angeordnet sein. Die Halbleitervorrichtung 100 enthält ferner eine Lotschicht 6, welche direkt auf der Metallcarbidschicht 4 angeordnet ist.
  • 2 enthält die 2A bis 2C, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 200 gemäß der Offenbarung zeigen. Die hergestellte Halbleitervorrichtung 200 kann der Halbleitervorrichtung 100 der 1 ähnlich sein. Das Verfahren der 2 ist in einer allgemeinen Weise dargestellt, um Aspekte der Offenbarung qualitativ zu spezifizieren. Das Verfahren kann weitere Aspekte enthalten, die der Einfachheit halber nicht dargestellt sind. Zum Beispiel kann das Verfahren durch jeden der Aspekte erweitert werden, die in Verbindung mit anderen Verfahren gemäß der Offenbarung beschrieben sind.
  • In 2A wird eine kohlenstoffumfassende Schicht 8 auf einer Siliziumcarbidschicht 2 ausgebildet. Zum Beispiel kann die kohlenstoffumfassende Schicht 8 eine Graphitschicht sein, die durch einen Laserglühprozess (Laser annealing) oder durch einen Funkenerosionsprozess ausgebildet wird.
  • In 2B wird eine Lotschicht 6 auf der kohlenstoffumfassenden Schicht 8 ausgebildet. Die Lotschicht 6 enthält ein carbidausbildendes Metall 10.
  • In 2C wird eine Metallcarbidschicht 4 zwischen der kohlenstoffumfassenden Schicht 8 und der Lotschicht 6 ausgebildet. Die Metallcarbidschicht 4 wird aus dem carbidausbildenden Metall 10 der Lotschicht 6 und dem Kohlenstoff des kohlenstoffumfassenden Metalls ausgebildet In einem Beispiel kann die kohlenstoffumfassende Schicht 8 teilweise zum Ausbilden der Metallcarbidschicht 4 verwendet werden, so dass ein Teil der kohlenstoffumfassenden Schicht 8 zwischen der Siliziumcarbidschicht 2 und der Metallcarbidschicht 4 verbleiben kann (siehe z.B. 2C). In einem weiteren Beispiel kann die kohlenstoffumfassende Schicht 8 vollständig zum Ausbilden der Metallcarbidschicht 4 verwendet werden, so dass die Metallcarbidschicht 4 in direktem Kontakt mit der Siliziumcarbidschicht 2 stehen kann (siehe z.B. 1).
  • 3 enthält die 3A bis 3J, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 300 gemäß der Offenbarung zeigen. Die hergestellten Siliziumcarbidvorrichtungen 300 können als eine detailliertere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Zusätzlich kann das Verfahren der 3 als eine detailliertere Implementierung des Verfahrens der 2 angesehen werden.
  • In 3A kann ein Siliziumcarbidwafer 12 mit einer Siliziumcarbidschicht bereitgestellt werden. In einem Beispiel kann der Siliziumcarbidwafer 12 ein Siliziumcarbiddiodenwafer sein, d.h. ein Wafer, in dem mehrere Diodenstrukturen ausgebildet sein können. Ein Laserprozess kann auf die Vorderseite 14 des Siliziumcarbidwafers 12 angewendet werden, um kohlenstoffumfassende Schichten, insbesondere Graphitschichten 16A, auszubilden. In dem Beispiel der 3A können die Graphitschichten 16A durch einen Laserglühprozess durch Anwenden von Laserlicht eines Lasers 18 ausgebildet werden. In einem weiteren Beispiel können die Graphitschichten 16A durch einen Funkenerosionsprozess ausgebildet werden. Zum Beispiel kann jede der Graphitschichten 16A über einer der Diodenstrukturen in dem Siliziumcarbidwafer 12 angeordnet sein. Die Graphitschichten 16A können Vorderseitenkontakte von Diodenchips ausbilden, die aus dem Siliziumcarbidwafer 12 hergestellt werden sollen.
  • In 3B kann ein ähnlicher Laserprozess oder ein Funkenerosionsprozess auf die Rückseite 20 des Siliziumcarbidwafers 12 angewendet werden, um eine kohlenstoffumfassende Schicht, insbesondere eine Graphitschicht 16B, auszubilden. In einem Beispiel kann die Graphitschicht 16B die gesamte Rückseite 20 des Siliziumcarbidwafers 12 bedecken. Die Graphitschicht 16B kann später Rückseitenkontakte von Diodenchips ausbilden, die aus dem Siliziumcarbidwafer 12 hergestellt werden sollen.
  • In 3C kann der Siliziumcarbidwafer 12 an einer Metallkomponente 22A befestigt werden. In dem Beispiel der 3C kann die Metallkomponente eine Trägerfolie 22A sein, die z.B. aus Kupfer sein kann. Insbesondere kann die Graphitschicht 16B über eine Lotschicht 6A an die Trägerfolie 22A gelötet werden. In dem Beispiel der 3C kann die Lotschicht 6A eine aktive Zinn-Silber-Lotlegierung enthalten. Zusätzlich kann die Lotschicht 6A ein carbidausbildendes Metall und ein Seltenerdmetall enthalten. Insbesondere kann das carbidausbildende Metall Titan sein und das Seltenerdmetall kann Cer sein. Durch Ausbilden des Lötkontakts kann zumindest teilweise eine Titancarbidschicht 24A zwischen der Graphitschicht 16B und der Lotschicht 6A ausgebildet werden. Die Titancarbidschicht 24A kann aus dem Titan der Lotschicht 6A und Kohlenstoff der Graphitschicht 16B ausgebildet werden. Es ist anzumerken, dass ein Teil der Titancarbidschicht 24A vor dem Lötprozess ausgebildet werden kann, wenn die Lotschicht 6A auf die Graphitschicht 16B aufgebracht wird. Das Cer der Lotschicht 6A kann dazu ausgelegt sein, dass es während des Lötprozesses und/oder während des Aufbringens der Lotschicht 6A auf die Graphitschicht 16B mit (Umgebungs-)sauerstoff reagiert, so dass eine Oxidation der Titancarbidschicht 24A vermieden werden kann.
  • In 3D kann ein Funkenerosionsprozess (Micro electrical discharge machining process) (oder Micro spark erosion process) auf die Trägerfolie 22A, die Lotschicht 6A und die Titancarbidschicht 24A angewendet werden. In diesem Zusammenhang kann eine Senkelektrode 26 mit einer kammartigen Struktur und mehreren Unterelektroden verwendet werden. Während des Prozesses kann die Senkelektrode 26 in Richtung des Siliziumcarbidwafers 12 bewegt werden (siehe Pfeile), wobei Material der Trägerfolie 22A, der Lotschicht 6A und der Titancarbidschicht 24A an den Positionen der Unterelektroden erodiert werden kann. Die Unterelektroden der Senkelektrode 26 können insbesondere an den Positionen angeordnet sein, an denen später mehrere Siliziumcarbidvorrichtungen von dem Siliziumcarbidwafer 12 getrennt werden. Der Funkenerosionsprozess kann in einer polaren (dielektrischen) Flüssigkeit durchgeführt werden. Als eine Alternative zu dem Funkenerosionsprozess können die Trägerfolie 22A, die Lötmittelschicht 6A und die Titancarbidschicht 24A durch Anwenden eines nasschemischen Ätzprozesses oder eines Laserschneideprozesses (Laser dicing) bearbeitet werden.
  • In 3E kann der Funkenerosionsprozess bei der Graphitschicht 16B gestoppt werden. Zum Beispiel kann die Funkenerosionsleistung so gewählt werden, dass das Material der Graphitschicht 16B durch die Senkelektrode 26 nicht erodiert wird.
  • In 3F können weitere Lotschichten 6B auf die Graphitschichten 16A auf der Vorderseite 14 des Siliziumcarbidwafers 12 aufgebracht werden. Die Lotschichten 6B können eine aktive Zinn-Silber-Lotlegierung enthalten. Zusätzlich können die Lotschichten 6B carbidausbildendes Titan und das Seltenerdmetall Cer enthalten.
  • In 3G kann eine Metallkomponente 22B an dem Siliziumcarbidwafer 12 angebracht werden. Insbesondere kann die Metallkomponente 22B über die Lotschichten 6B an die Graphitschichten 16A gelötet werden. In dem Beispiel der 3G kann die Metallkomponente eine Metallfolie 22B sein, die z.B. aus Kupfer sein kann. Ähnlich wie in der 3C können weitere Titancarbidschichten 24B zwischen den Lotschichten 6B und den Graphitschichten 16A ausgebildet werden. Die Titancarbidschichten 24B können aus dem Titan der Lotschichten 6B und Kohlenstoff der Graphitschichten 16A ausgebildet werden. Es sei angemerkt, dass die Titancarbidschichten 24B zumindest teilweise ausgebildet worden sein können, wenn die Lotschichten 6B auf die Graphitschichten 16A in der 3F aufgebracht wurden.
  • In 3H kann die Anordnung der 3G optional an einem Band & Rahmen (Tape & frame) 28 montiert sein. Zusätzlich kann ein Funkenerosionsprozesses (Micro electrical discharge machining process) (oder Micro spark erosion process) auf die Metallfolie 22B angewendet werden. Ähnlich wie in der 3E kann eine Senkelektrode 26 mit einer kammartigen Struktur und mehreren Unterelektroden verwendet werden. Das Material der Metallfolie 22B kann an den Stellen der Unterelektroden erodiert werden. Die Unterelektroden können sich vollständig durch die Metallfolie 22B bewegen (siehe Pfeile). Der Funkenerosionsprozess kann in einer polaren (dielektrischen) Flüssigkeit durchgeführt werden. Als eine Alternative zu dem Funkenerosionsprozess kann die Metallfolie 22B durch Anwenden eines nasschemischen Ätzprozesses oder eines Laserschneideprozesses bearbeitet werden.
  • In 31 kann der Siliziumcarbidwafer 12 in mehrere Siliziumcarbidvorrichtungen getrennt werden. Insbesondere kann ein Schneiden (Dicing) durch den Siliziumcarbidwafer 12 durchgeführt werden (siehe Pfeile). In diesem Zusammenhang kann ein Plasma-Dicing-Prozess, ein mechanischer Ultraschall-Dicing-Prozess, ein Laser-Dicing-Prozess oder ein kombinierter Prozess aus z.B. einem Laserglühprozess (Laser annealing) und einem Plasma-Dicing-Prozess verwendet werden. Ein Plasma-Dicing-Prozess kann einen Plasmaätzprozess unter Verwendung von FCI3-, Ar-, O2- und/oder CF6-Plasma mit hoher Plasmaenergie und Kammerdruck beinhalten.
  • In 3J kann der Trennprozess der 3I beendet sein. Mehrere getrennte Siliziumcarbidvorrichtungen 300 können auf dem Band & Rahmen 28 angeordnet sein. In dem nicht einschränkenden Beispiel der 3J sind drei Siliziumcarbidvorrichtungen 300 dargestellt. In weiteren Beispielen kann die Anzahl der hergestellten Siliziumcarbidvorrichtungen 300 beliebig sein und sich von dem Beispiel der 3J unterscheiden.
  • 4 enthält die 4A bis 4F, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 400 gemäß der Offenbarung zeigen. Die hergestellten Siliziumcarbidvorrichtungen 400 können als eine detailliertere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Zusätzlich kann das Verfahren der 4 als eine detailliertere Implementierung des Verfahrens der 2 angesehen werden.
  • In 4A kann ein Laserprozess auf die Vorderseite 14 eines Siliziumcarbidwafers 12 angewendet werden, um Graphitschichten 16A auszubilden. Die Handlung der 4A kann ähnlich zu der Handlung der 3A sein.
  • In 4B kann der Siliziumcarbidwafer 12 auf einem temporären Träger 30 montiert werden. In einem optionalen Schritt kann die Rückseite 20 des Siliziumcarbidwafers 12 gedünnt werden. Zusätzlich kann ein Laserprozess ähnlich der 4A auf die Rückseite 20 des Siliziumcarbidwafers 12 angewendet werden, um Graphitschichten 16B auszubilden. In dem Beispiel der 4B können die Graphitschichten 16B auf der Rückseite 20 des Siliziumcarbidwafers 12 zu den Graphitschichten 16A auf der Vorderseite 14 des Siliziumcarbidwafers 12 ausgerichtet sein.
  • In 4C kann der Siliziumcarbidwafer 12 auf einem Band & Rahmen 28 montiert werden. Ferner kann der temporäre Träger 30 von dem Siliziumcarbidwafer 12 entfernt werden (siehe Pfeile).
  • In 4D kann der Siliziumcarbid-Wafer 12 in mehrere Siliziumcarbid-Chips (oder Dies) 32 getrennt sein. In einem Beispiel können die Siliziumcarbidchips 32 Siliziumcarbiddiodenchips sein. Der Vereinzelungsvorgang der 4D kann dem in Verbindung mit der 31 beschriebenen Vereinzelungsvorgang ähnlich sein. Jeder der getrennten Siliziumcarbidchips 32 kann einen Kontakt auf seiner Vorderseite und einen Kontakt auf seiner Rückseite aufweisen, ausgebildet durch die Graphitschichten 16A bzw. 16B. Der getrennte Siliziumcarbidchip 32 kann zum Backend geliefert werden.
  • In 4E kann ein Siliziumcarbidchip 32 an einem Leiterrahmen 34 angebracht werden, der z.B. aus Kupfer sein kann. Insbesondere kann die Graphitschicht 16B über eine Lotschicht 6A an den Leiterrahmen 34 gelötet werden. Die Lotschicht 6A kann eine aktive Zinn-Silber-Lotlegierung enthalten. Zusätzlich kann die Lotschicht 6A carbidausbildendes Titan und das Seltenerdmetall Cer enthalten. Während des Lötprozesses kann eine Titancarbidschicht 24A zwischen der Lotschicht 6A und der Graphitschicht 16B ausgebildet werden. Die Titancarbidschicht 24A kann aus dem Titan der Lotschicht 6A und Kohlenstoff der Graphitschicht 16B ausgebildet werden.
  • In 4F können weitere Siliziumcarbidchips 32 ähnlich der 4E an dem Leiterrahmen 34 angebracht werden. Zusätzlich kann ein Clip 36 an der Vorderseite eines Siliziumcarbidchips 32 angebracht werden. Insbesondere kann der Clip 36 über eine Lotschicht 6B an die Graphitschicht 16A gelötet werden. Ähnlich zur 4E kann eine weitere Titancarbidschicht 24B zwischen der Lotschicht 6B und der Graphitschicht 16A ausgebildet werden. Die Titancarbidschicht 24B kann aus Titan der Lotschicht 6B und Kohlenstoff der Graphitschicht 16A ausgebildet werden. Weitere Clips (nicht dargestellt) können an dem weiteren Siliziumcarbidchip 32 auf ähnliche Weise angebracht werden, so dass mehrere Siliziumcarbidvorrichtungen 400 bereitgestellt werden können.
  • 5 enthält die 5A bis 51, die schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen von Siliziumcarbidvorrichtungen 500 gemäß der Offenbarung zeigen. Die hergestellten Siliziumcarbidvorrichtungen 500 können als eine detailliertere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Zusätzlich kann das Verfahren der 5 als eine detailliertere Implementierung des Verfahrens der 2 angesehen werden.
  • Die 5A bis 5C zeigen Handlungen, die den Handlungen der 4A bis 4C ähnlich sein können.
  • In 5D kann der bearbeitete Siliziumcarbidwafer 12 zum Backend transportiert werden.
  • In 5E kann eine Metallkomponente 34A an der Vorderseite 14 des Siliziumcarbidwafers 12 angebracht werden. In dem Beispiel der 5E kann die Metallkomponente ein Leiterrahmen 34A sein, der z.B. aus Kupfer sein kann. Insbesondere kann der Leiterrahmen 34A über Lotschichten 6A an die Graphitschichten 16A gelötet werden. Die Lotschichten 6A können eine aktive Zinn-Silber-Lotlegierung enthalten. Zusätzlich können die Lotschichten 6A carbidausbildendes Titan und das Seltenerdmetall Cer enthalten. Die Titancarbidschichten 24A können zwischen den Lotschichten 6A und den Graphitschichten 16A aus dem Titan der Lotschichten 6A und Kohlenstoff der Graphitschichten 16A ausgebildet werden.
  • In 5F kann eine Metallkomponente 34B an der Rückseite 20 des Siliziumcarbidwafers 12 angebracht werden. In dem Beispiel der 5F kann die Metallkomponente ein Leiterrahmen 34B sein, der z.B. aus Kupfer sein kann. Ein Lötprozess, der in der 5F verwendet wird, kann dem Lötprozess der 5E ähnlich sein.
  • In 5G kann der Leiterrahmen 34A durch Anwenden eines Sägeprozesses, eines Nassätzprozesses oder eines Funkenerosionsprozesses strukturiert werden. Die Handlung der 5G kann der Handlung der 3H ähnlich sein.
  • In 5H kann der Siliziumcarbidwafer 12 in mehrere Siliziumcarbidvorrichtungen getrennt werden. Die Handlung der 5H kann der Handlung der 31 ähnlich sein.
  • In 51 kann der Die-Trennprozess der 5H beendet werden. Mehrere getrennte Siliziumcarbidvorrichtungen 500 können auf dem Leiterrahmen 34B angeordnet sein. In dem nicht einschränkenden Beispiel der 51 sind drei Siliziumcarbidvorrichtungen 500 dargestellt. In weiteren Beispielen kann die Anzahl der hergestellten Siliziumcarbidvorrichtungen 500 beliebig sein und sich von dem Beispiel der 5I unterscheiden.
  • 6 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung. Das Verfahren kann dem Verfahren der 2 ähnlich sein.
  • Bei 38 wird eine kohlenstoffumfassende Schicht auf einer Siliziumcarbidschicht ausgebildet. Bei 40 wird eine Lotschicht auf der kohlenstoffumfassenden Schicht ausgebildet, wobei die Lotschicht ein carbidausbildendes Metall enthält. Bei 42 wird eine Metallcarbidschicht zwischen der kohlenstoffumfassenden Schicht und der Lotschicht ausgebildet, wobei die Metallcarbidschicht aus dem carbidausbildenden Metall der Lotschicht und dem Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildet wird.
  • Wie in dieser Beschreibung verwendet, müssen die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ nicht unbedingt bedeuten, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischenelemente können zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Ferner kann das Wort „über“, verwendet in Bezug auf z.B. eine Materialschicht, die „über“ einer Oberfläche eines Gegenstands ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden, usw.) ist. Das Wort „über“ kann, verwendet in Bezug auf z.B. eine Materialschicht, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, hierin auch verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt auf“ der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden, usw.) ist, mit z.B. einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Oberfläche und der Materialschicht angeordnet sind.
  • In dem Umfang, in dem die Begriffe „haben“, „enthaltend“, „einschließlich“, „mit“ oder Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Ausdrücke in ähnlicher Weise wie der Begriff „umfassen“ einschließend sein. Das heißt, wie hierin verwendet, sind die Ausdrücke „haben“, „enthalten“, „einschließlich“, „mit“, „umfassen“ und dergleichen Begriffe mit offenem Ende, die das Vorhandensein von angegebenen Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Funktionen nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular umfassen, es sei denn, der Zusammenhang zeigt deutlich anderes an.
  • Darüber hinaus wird das Wort „beispielhaft“ hierin so verwendet, dass es als Beispiel, Instanz oder Illustration dient. Irgendein Aspekt oder Design, der hierin als „beispielhaft“ beschrieben wird, muss nicht notwendigerweise als vorteilhaft gegenüber anderen Aspekten oder Designs ausgelegt werden. Vielmehr soll die Verwendung des Wortes „beispielhaft“ Konzepte konkret darstellen. Wie in dieser Anmeldung verwendet, soll der Ausdruck „oder“ eher ein inklusives „oder“ als ein exklusives „oder“ bedeuten. Das heißt, wenn nicht anders angegeben oder aus dem Zusammenhang klar ist, soll „X verwendet A oder B“ irgendeine der natürlichen einschließenden Permutationen bedeuten. Das heißt, wenn X A verwendet; X B verwendet; oder X sowohl A als auch B verwendet, dann ist „X verwendet A oder B“ in jedem der vorstehenden Fälle erfüllt. Zusätzlich können die Artikel „ein“ und „eine“, wie sie in dieser Anmeldung und den angefügten Ansprüchen verwendet werden, allgemein als „eins oder mehr“ bezeichnet werden, sofern nicht anders angegeben oder aus dem Zusammenhang klar, um auf eine singuläre Form gerichtet zu sein. Außerdem bedeutet mindestens eines von A und B oder dergleichen allgemein A oder B oder sowohl A als auch B.
  • Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen sind hierin beschrieben. Kommentare, die im Zusammenhang mit einer beschriebenen Vorrichtung gemacht werden, können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn zum Beispiel eine spezifische Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung eine Handlung des Bereitstellens der Komponente in einer geeigneten Weise umfassen, selbst wenn eine solche Handlung nicht explizit beschrieben oder in den Figuren dargestellt ist. Zusätzlich können die Merkmale der verschiedenen beispielhaften Aspekte, die hierin beschrieben sind, miteinander kombiniert werden, sofern nicht speziell anders angegeben.
  • Obwohl die Offenbarung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden für andere Fachleute äquivalente Änderungen und Modifikationen zumindest teilweise basierend auf einem Lesen und Verstehen dieser Beschreibung und der beigefügten Zeichnungen auftreten. Die Offenbarung umfasst alle derartigen Modifikationen und Änderungen und ist nur durch das Konzept der folgenden Ansprüche begrenzt. Insbesondere hinsichtlich der verschiedenen Funktionen, die von den oben beschriebenen Komponenten (z. B. Elementen, Ressourcen usw.) ausgeführt werden, sollen die zur Beschreibung solcher Komponenten verwendeten Begriffe, sofern nicht anders angegeben, jeder Komponente entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente ausführt (die z.B. funktionell äquivalent ist), obwohl sie nicht strukturell äquivalent zu der offenbarten Struktur ist, welche die Funktion in den hier dargestellten beispielhaften Implementierungen der Offenbarung ausführt. Während ein bestimmtes Merkmal der Offenbarung in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal außerdem mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie dies für jede gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
  • Bezugszeichenliste
    • 2
    Siliziumcarbidschicht
    4
    Metallcarbidschicht
    6
    Lotschicht
    8
    kohlenstoffumfassende Schicht
    10
    carbidausbildendes Metall
    12
    Siliziumcarbidwafer
    14
    Wafervorderseite
    16
    Graphitschicht
    18
    Laser
    20
    Waferrückseite
    22
    Trägerfolie
    24
    Titancarbidschicht
    26
    Senkelektrode
    28
    Band & Rahmen
    30
    temporärer Träger
    32
    Siliziumcarbidchip
    34
    Leiterrahmen
    36
    Clip
    100
    Halbleitervorrichtung
    200
    Halbleitervorrichtung
    300
    Siliziumcarbidvorrichtung
    400
    Siliziumcarbidvorrichtung
    500
    Siliziumcarbidvorrichtung

Claims (20)

  1. Halbleitervorrichtung, umfassend: eine Siliziumcarbidschicht; eine Metallcarbidschicht, die auf der Siliziumcarbidschicht angeordnet ist; und eine Lotschicht, die direkt auf der Metallcarbidschicht angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine kohlenstoffumfassende Schicht, die zwischen der Siliziumcarbidschicht und der Metallcarbidschicht angeordnet ist, wobei die kohlenstoffumfassende Schicht in direktem Kontakt mit der Siliziumcarbidschicht und in direktem Kontakt mit der Metallcarbidschicht ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Metallcarbidschicht direkt auf der Siliziumcarbidschicht angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die kohlenstoffumfassende Schicht eine Graphitkristallstruktur oder eine graphitartige Kristallstruktur hat.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Metallcarbidschicht mindestens eines von Titancarbid, Nickelcarbid, Wolframcarbid, Vanadiumcarbid umfasst.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Lotschicht ein carbidausbildendes Metall umfasst, welches dem Metall der Metallcarbidschicht entspricht.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Metallcarbidschicht in einem Bereich von 50 Nanometer bis 1 Mikrometer liegt.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: ein ohmscher Kontakt, der zwischen der Siliziumcarbidschicht und der kohlenstoffumfassenden Schicht oder zwischen der Siliziumcarbidschicht und der Metallcarbidschicht ausgebildet ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Lötkontakt, der zwischen der Lotschicht und einer Metallkomponente ausgebildet ist, wobei die Metallkomponente mindestens eines von einem Leiterrahmen, einem Diepad, einem Anschlussleiter, einem Clip, einer Metallfolie umfasst.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung eine Siliziumcarbiddiode oder einen Siliziumcarbidtransistor umfasst.
  11. Verfahren, umfassend: Ausbilden einer kohlenstoffumfassenden Schicht auf einer Siliziumcarbidschicht; Ausbilden einer Lotschicht auf der kohlenstoffumfassenden Schicht, wobei die Lotschicht ein carbidausbildendes Metall umfasst; und Ausbilden einer Metallcarbidschicht zwischen der kohlenstoffumfassenden Schicht und der Lotschicht, wobei die Metallcarbidschicht aus dem carbidausbildenden Metall der Lotschicht und Kohlenstoff der kohlenstoffumfassenden Schicht ausgebildet wird.
  12. Verfahren nach Anspruch 11, ferner umfassend: Ausbilden eines Lötkontakts zwischen der Lotschicht und einer Metallkomponente.
  13. Verfahren nach Anspruch 12, wobei die Metallcarbidschicht zumindest teilweise durch Ausbilden des Lötkontakts ausgebildet wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die Metallcarbidschicht zumindest teilweise durch Ausbilden der Lotschicht auf der kohlenstoffumfassenden Schicht ausgebildet wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Ausbilden der kohlenstoffumfassenden Schicht umfasst: Anwenden eines Laserprozesses oder eines Funkenerosionsprozesses auf die Siliziumcarbidschicht.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Ausbilden der kohlenstoffumfassenden Schicht umfasst: Verdampfen von Siliziumatomen von der Siliziumcarbidschicht.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei die Lotschicht ein Seltenerdmetall umfasst, bevor die Metallcarbidschicht ausgebildet wird.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei die Lotschicht nach dem Ausbilden der Metallcarbidschicht Restanteile des carbidausbildenden Metalls umfasst.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei eine Dicke der kohlenstoffumfassenden Schicht vor dem Ausbilden der Metallcarbidschicht in einem Bereich von 1 Nanometer bis 10 Mikrometer liegt.
  20. Verfahren nach einem der Ansprüche 11 bis 19, wobei die Siliziumcarbidschicht Teil eines Siliziumcarbidwafers ist.
DE102018204376.0A 2018-03-22 2018-03-22 Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben Active DE102018204376B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018204376.0A DE102018204376B4 (de) 2018-03-22 2018-03-22 Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
JP2019052760A JP7297482B2 (ja) 2018-03-22 2019-03-20 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
US16/360,570 US11282805B2 (en) 2018-03-22 2019-03-21 Silicon carbide devices and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018204376.0A DE102018204376B4 (de) 2018-03-22 2018-03-22 Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE102018204376A1 true DE102018204376A1 (de) 2019-09-26
DE102018204376B4 DE102018204376B4 (de) 2022-07-07

Family

ID=67848119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018204376.0A Active DE102018204376B4 (de) 2018-03-22 2018-03-22 Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben

Country Status (3)

Country Link
US (1) US11282805B2 (de)
JP (1) JP7297482B2 (de)
DE (1) DE102018204376B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
DE10227854A1 (de) * 2001-10-18 2003-05-08 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4105596A1 (de) 1991-02-22 1992-08-27 Degussa Verfahren zur herstellung von hochtemperaturbestaendigen loetverbindungen
JPH08241942A (ja) * 1994-12-28 1996-09-17 Toyota Central Res & Dev Lab Inc 薄膜積層体
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
DE602005018194D1 (de) 2004-05-04 2010-01-21 Bond Technologies Llc S Unter verwendung von aktivem niedrigtemperatur-lötmetall mit indium, bismut und/oder kadmium hergestelltes elektronikgehäuse
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7359487B1 (en) * 2005-09-15 2008-04-15 Revera Incorporated Diamond anode
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP2010103206A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
JP6060476B2 (ja) * 2011-04-06 2017-01-18 富士電機株式会社 電極形成方法
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP6051573B2 (ja) * 2012-04-17 2016-12-27 富士電機株式会社 半導体装置の製造方法
US20130330571A1 (en) * 2012-06-06 2013-12-12 Northrop Grumman Systems Corporation Method and apparatus for providing improved backside metal contacts to silicon carbide
EP3010036B1 (de) * 2013-06-14 2019-10-23 Shindengen Electric Manufacturing Co., Ltd. Verfahren zur herstellung eines halbleiterbauelements
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015006381T5 (de) * 2015-03-27 2017-12-14 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung derselben
US10816702B2 (en) * 2016-03-18 2020-10-27 Corning Incorporated Reflective optical element with high stiffness substrate
JP2018157165A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
DE10227854A1 (de) * 2001-10-18 2003-05-08 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
JP7297482B2 (ja) 2023-06-26
JP2019169709A (ja) 2019-10-03
US11282805B2 (en) 2022-03-22
US20190295981A1 (en) 2019-09-26
DE102018204376B4 (de) 2022-07-07

Similar Documents

Publication Publication Date Title
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102006050360B4 (de) Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE4205584A1 (de) Lichtemittierendes galliumnitrid-halbleiter-bauelement und verfahren zu seiner herstellung
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102019005354A1 (de) Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung
DE1084381B (de) Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1794816A2 (de) Verfahren zur herstellung eines d]nnfilmhalbleiterchips
DE1093484B (de) Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE69710539T2 (de) Ohmsche Elektrode und Verfahren zu ihrer Herstellung
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE102014109870A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE112017005206T5 (de) Verfahren zur herstellung einer halbleitereinheit
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102018207651B4 (de) Halbleitervorrichtungen mit einer metallsilicidschicht und verfahren zu ihrer herstellung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative