DE10214210B4

DE10214210B4 - Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung

Info

Publication number: DE10214210B4
Application number: DE10214210A
Authority: DE
Inventors: Volker Dr. Härle; Dominik Dr. Eisert
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2002-03-28
Filing date: 2002-03-28
Publication date: 2011-02-10
Anticipated expiration: 2022-03-29
Also published as: DE10214210A1; JP2010074195A; JP2003303992A; US7663155B2; US20030213965A1; US6927425B2; JP5328636B2; US20050248032A1; JP4763226B2

Abstract

Lumineszenzdiodenchip zur Flip-Chip Montage auf einem lotbedeckten Träger, mit
– einem leitfähigen Substrat (12),
– einem Halbleiterkörper (14), der eine Photonen emittierende aktive Zone enthält, und der mit einer Unterseite mit dem Substrat (12) verbunden ist, und
– einem auf einer Oberseite des Halbleiterkörpers (14) angeordneten Kontakt (18) zur Herstellung einer elektrisch leitenden Verbindung mit dem Träger (30) bei der Flip-Chip-Montage des Chips,
– einem Isolationsmittel (40, 42, 44, 46, 48), zur elektrischen Isolierung freier Flächen des Halbleiterkörpers (14) und des Substrats (12) von dem Lot (32) bei der Flip-Chip-Montage des Chips, wobei das Isolationsmittel eine die freien Flächen des Halbleiterkörpers (14) bedeckende elektrische Passivierungsschicht (40) umfaßt,
dadurch gekennzeichnet, daß
das Isolationsmittel weiter eine dünne, isolierende Molekülschicht (46) umfaßt, die die gesamte freie Oberfläche des Substrats (12) überzieht und die Moleküle mit zwei funktionellen Gruppen, von denen eine an das Substrat (12) anheftet und...

Description

Die Erfindung betrifft einen Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger, mit einem leitfähigen Substrat, einem Halbleiterkörper, der eine Photonen emittierende aktive Zone enthält, und der mit einer Unterseite mit dem Substrat verbunden ist, sowie einem auf einer Oberseite des Halbleiterkörpers angeordneten Kontakt zur Herstellung einer elektrisch leitenden Verbindung mit dem lotbedeckten Träger bei der Flip-Chip-Montage des Chips. Die Erfindung betrifft auch ein Verfahren zu Herstellung eines derartigen Lumineszenzdiodenchips.
Lumineszenzdiodenchips der genannten Art weisen beispielsweise einen Halbleiterkörper auf Basis von Galliumnitrid (GaN) auf, der auf einem Siliziumkarbid (SiC) angeordnet ist. Solche Lumineszenzdioden sind grundsätzlich etwa aus Shuji Nakamura, Gerhard Fasol, The Blue Laser Diode, Springer Verlag Berlin Heidelberg 1997, bekannt.
Die Druckschrift US 5 345 092 A offenbart eine lichtemittierende Diode zur optischen Kommunikation.
In W. Nakwasi: Thermal Properties of the Burrus-Type Light Emitting Diode: Part I – The Model, IEEE Transactions an Electron. Devices, ISSN 0018-9383, Vol. ED 33, No 7, 1986, I. S. 889–907 ist eine theoretische Analyse des Wärmeverteilungsprozesses in Burrus-type lichtemittierenden Dioden beschrieben.
Die Druckschrift JP 11-068 153 A beschreibt eine lichtemittierende Diode mit einem Substrat, das auf der einer Mehrzahl von Verbindungshalbleiterschichten mit einer aktiven Schicht abgewandten Seite kugelförmig zur Lichtauskopplung ausgebildet ist.
In der Druckschrift US 5 579 573 A ist ein Verfahren offenbart zur Herstellung eines auf seiner Unterscheite beschichteten Chips, der auf einem Substrat elektrisch angeschlossen ist.
Die Druckschrift JP 61-222 136 A beschreibt ein Verfahren zur Herstellung eines ultradünnen isolierenden Films aus einem Polyester.
In der Druckschrift DE 689 15 873 T2 ist ein Verfahren zur Herstellung von monomolekularen Adsorptionsfilmen aus einem Material mit Diazethylenbindungen beschrieben.
In der Druckschrift JP 11-251 360 A ist ein Halbleiterbauelement beschrieben, das einen mit Gußmasse umformten Halbleiterchip aufweist. Dabei dient die Gußmasse als Maske zum galvanischen Abscheiden von Lot auf elektrische Kontaktflächen.
Die Druckschrift US 6 268 230 B1 offenbart eine Halbleiter-LED mit einer verbesserten Elektrodenstruktur.
Die Druckschrift JP 08-172 238 A offenbart ein Verfahren zur Herstellung eines Halbleiterlaserelements, das auf einem Submount montiert wird.
Die Druckschrift US 6 326 646 B1 beschreibt Verfahren zur Aufbringung von Halbleiter-Lichtemittern auf Wärmesenken.
Bei einer Flip-Chip Montage werden die Lumineszenzdiodenchips auf einen Träger, insbesondere einen Submount oder ein Leadframe eines Packages beispielsweise mittels Löten montiert. Dies hat den Vorteil eines sehr guten Strom- und Wärmetransports über das Lotmetall. Darüber hinaus läßt sich das Lot großflächig aufbringen, so daß der Strom- und Wärmetransport im wesentlichen über die gesamte Schichtfläche erfolgen kann.
Damit ist das Auflöten der Lumineszenzdiodenchips insbesondere bei Bauteilen mit hoher Leistung gegenüber anderen Verfahren, wie etwa Klebeverfahren oder einer Montage über Micro-Bumps und dergleichen grundsätzlich zu bevorzugen.
Allerdings tritt bei der Flip-Chip Montage der Chips mittels flüssiger Lotschmelzen das Problem auf, daß Lot nicht nur, wie beabsichtigt und erwünscht, an den Kontakten des Lumineszenzdiodenchips haftet, sondern daß sich oft auch ein direkter Kontakt vom Lot zum Substrat ergibt. Da das SiC-Substrat dotiert und leitfähig ist, entsteht dadurch ein parasitärer Kontakt, über den Storm an der aktiven Leuchtschicht im Halbleiterkörper vorbei fließt. Derartige Nebenschlüsse führen zu einem verspäteten Einsetzen der Lichterzeugung in der Lumineszenzdiode, d. h. die Diode ist bei gleichem Betriebsstrom dunkler als eine fehlerfreie Diode ohne Nebenschlüsse. Falls der Nebenschluß sehr ausgeprägt ist, kann er im Extremfall sogar zu einem völligen Ausfall des Bauelements führen.
Werden GaN-Lumineszenzdioden auf SiC-Substraten auf einen mit einer dünnen Lotschicht bedeckten Submount gesetzt und zusammen mit diesem ohne zusätzlichen Druck erhitzt, so ist bei einer typischen lateralen Ausdehnung des Lumineszenzdiodenchips von etwa 250 μm, einer typischen Höhe des GaN-Halbleiterkörpers von etwa 3 μm, und einer typischen Dicke des Lots von etwa 1–2 μm, ein Kontakt zwischen dem SiC-Substrat und dem Lot durch eine leichte Verkippung des Lumineszenzdiodenchips oder durch Unebenheiten nur schwer zu vermeiden. Die Ausbeute an funktionstüchtigen Lumineszenzdioden liegt bei diesem Verfahren unakzeptabel niedrig.
Das Problem kann zwar durch Verwendung von nichtleitenden Substraten, wie etwa Saphir-Substraten umgangen werden, diese Substrate weisen jedoch andere Nachteile auf.
Ein Ansatz, diesem Problem bei leitenden Substraten zu begegnen und eine akzeptable Ausbeute zu erreichen, besteht darin, eine dielektrische Passivierung über die Seitenflanken des Halbleiterkörpers zu ziehen. Durch die dielektrische Passivierung lassen sich die Chip-Flanken sowie ein Großteil der Substratoberfläche schützen.
Allerdings wird eine solche Passivierung vor dem Trennen der Lumineszenzdiodenchips aus dem Waferverbund aufgebracht. Um ein Abplatzen des spröden Passivierungsmaterials beim Trennen der Chips zu vermeiden, muß die Passivierung in einem gewissen Abstand vom Chiprand enden, so daß die Chipränder selbst nach dem Trennen nicht geschützt sind. Ebenso können die Seitenflächen des Substrats bei diesem Ansatz nicht geschützt werden. Um die genannte akzeptable Ausbeute zu erreichen, müssen daher enge Toleranzgrenzen bei der Lotdicke und der Oberflächengüte des Trägers eingehalten werden.
Erschwerend kommt bei Lumineszenzdioden hinzu, daß diese Bausteine, verglichen mit anderen Halbleiterbauelementen, die Flip-Chip-montiert werden, wie etwa Halbleiterlasern, relativ kleine Abmessungen aufweisen, wobei die aktive Fläche einen großen Teil der gesamten Chipfläche einnimmt und somit nur wenig Platz für eventuelle Abhilfemaßnahmen zur Verfügung steht. Darüber hinaus stellten die in Rede stehenden Lumineszenzdiodenchips Massenprodukte dar, die mit geringem Herstellungsaufwand verarbeiten werden sollen.
Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, einen Lumineszenzdiodenchip der eingangs genannten Art so weiterzuentwickeln, daß die Toleranzen bei der Flip-Chip Montage auf einen lotbedeckten Träger erweitert werden, insbesondere, soll eine Flip-Chip Montage der Lumineszenzdiodenchips ohne Auftreten von parasitären Strompfaden zwischen Lot und Substrat ermöglicht werden.
Diese Aufgabe wird durch den Lumineszenzdiodenchip nach Anspruch 1 und das Verfahren zum Herstellen eines Lumineszenzdiodenchips nach Anspruch 21 gelöst. Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.
Erfindungsgemäß ist bei einem gattungsgemäßen Lumineszenzdiodenchip auf dem Chip ein Isolationsmittel vorgesehen, das zur elektrischen Isolierung freier Flächen des Halbleiterkörpers und des Substrats von dem lotbedeckten Träger bei der Flip-Chip-Montage des Chips dient.
Bevorzugt ist dabei vorgesehen, daß das Isolationsmittel eine die freien Flächen des Halbleiterkörpers bedeckende Passivierungsschicht umfaßt.
Insbesondere ist es in diesem Zusammenhang zweckmäßig, wenn das Isolationsmittel eine einen Teil der freien Oberfläche des leitfähigen Substrats bedeckende Passivierungsschicht umfaßt. Die dielektrische Passivierung besteht beispielsweise aus Siliziumoxid oder Siliziumnitrid.
In einer bevorzugten Ausgestaltung des erfindungsgemäßen Lumineszenzdiodenchips ist vorgesehen, daß das Isolationsmittel weiter einen oberflächennahen Teilbereich des Substrats umfaßt, in dem die elektrische Leitfähigkeit des Substrats reduziert ist.
In einer vorteilhaften Ausgestaltung ist die elektrische Leitfähigkeit des oberflächennahen Teilbereichs des Substrats durch eine Ionenimplantation reduziert. Die Eindringtiefe von hochenergetischen Ionen kann dabei einige Mikrometer betragen, so daß nicht nur die Substratoberfläche, sondern auch die Substratflanken in einem gewissen Ausmaß elektrisch isoliert und damit gegen die Bildung parasitärer Strompfade geschützt werden. Die Ionenimplantation kann dabei noch vor dem Vereinzeln der Lumineszenzdiodenchips im Waferverbund erfolgen. Die Seitenflächen sind dann wegen der Eindringtiefe der Ionen auch nach dem Trennen noch über eine der Eindringtiefe entsprechende Strecke geschützt.
Dieses Vorgehen ist besonders gut für SiC-Substrate geeignet, da wegen der kleinen Ordnungszahlen der Konstituentenmaterialen Silizium und Kohlenstoff große Implantationsreichweiten erzielt werden. Auf der anderen Seite besteht die auf dem Halbleiterkörper aufgebrachte Kontaktschicht in der Regel aus einem Metall mit großer Ordnungszahl, wie etwa Gold. Da die Ionen in dieser Kontaktschicht somit eine geringe Reichweite haben, kann die Kontaktschicht zugleich als Implantationsmaske verwendet werden, so daß sich eine einfache und unkomplizierte Prozeßführung ergibt.
Bevorzugt ist insbesondere eine Implantation mit Wasserstoffionen wegen ihrer großen Reichweite und der damit einhergehenden wirkungsvollen Isolierung auch der Seitenflanken des Substrats. Ebenfalls bevorzugt ist eine Implantation mit Sauerstoffionen, da Sauerstoff mit Silizium Siliziumdioxid, einen ausgezeichneten Isolator bildet.
Alternativ kann in vorstehendem Zusammenhang die elektrische Leitfähigkeit des oberflächennahen Teilbereichs des Substrats durch Eindiffundieren von Sauerstoff in einem Oxidationsprozeß reduziert werden. Da ein solcher Sauerstoff-Diffusionsschritt vergleichsweise hohe Temperaturen erfordert, wird dieser Schritt allerdings zweckmäßig vor dem Aufbringen von niedrigschmelzenden Metallschichten durchgeführt.
Gemäß einer anderen bevorzugten Ausgestaltung weist das Isolationsmittel weiter eine auf der Passivierungsschicht und dem Substrat aufgebrachte isolierende Füllschicht auf, die zum Ausfüllen des Zwischenraums zwischen Substrat und lotbedecktem Träger bei der Flip-Chip-Montage des Chips dient.
Die isolierende Füllschicht wird dabei mit Vorteil vor der Trennung der Lumineszenzdiodenchips aus dem Waferverbund aufgebracht. Insbesondere kann die isolierende Füllschicht zweckmäßig durch Aufschleudern und Planarisieren eines elastischen Polymers aufgebracht werden, welches die Gräben zwischen den einzelnen Halbleiter-Mesen auffüllt. Da das Polymer elastisch ist, kann es mit den Chips ohne Ausbrüche getrennt werden. Nach dem Planarisierungsschritt weist das Polymer dieselbe Höhe wie der Halbleiterkörper auf, beispielsweise 3 μm, so daß die Polymerfüllschicht nach der Montage auf den Träger ein Einsinken der Substratränder in das Lot verhindert.
In einer besonders bevorzugten Ausgestaltung wird als elastisches Polymer Polyimid eingesetzt, da Polyimid Löttemperaturen von 300°C oder mehr ohne Zersetzung überstehen kann.
In einer weiteren bevorzugten Ausgestaltung der Erfindung umfaßt das Isolationsmittel neben der Passivierungsschicht eine dünne Schicht isolierender Moleküle, die im wesentlichen die gesamte freie Oberfläche des Substrats überzieht.
Die isolierende Molekülschicht umfaßt in diesem Zusammenhang mit Vorteil Moleküle mit zwei funktionellen Gruppen, von denen eine an das Substrat anheftet und die andere die Oberfläche abschirmt.
Ein bevorzugtes Beispiel einer solchen Molekülklasse mit zwei funktionellen Gruppen stellen die Alkylchlorosilane dar, deren Si-Cl-Bindung sehr reaktiv ist und sich leicht mit den Si-Atomen eines Siliziumkarbid-Substrats verbindet, während die Alkylgruppe die Benetzung der Oberfläche verhindert.
Darüber hinaus können die Alkylchlorosilane in einer besonders bevorzugten Ausgestaltung der Erfindung durch Fluorierung temperaturstabil gemacht werden.
Das Aufbringen der isolierenden Molekülschicht erfolgt gemäß einer bevorzugten Ausgestaltung durch Eintauchen bereits vereinzelter Lumineszenzdiodenchips in eine Lösung des Moleküls, so daß im wesentlichen das gesamte Substrat geschützt werden kann. Eine Belegung von Metallkontakten kann entweder durch die chemische Selektivität der Moleküle vermieden werden, oder eine eventuelle Belegung wird beim Aufschmelzen des Lots wieder zerstört und entfernt.
Zweckmäßig wird die isolierende Molekülschicht nur eine oder einige wenige Moleküllagen dick ausgeführt, um die optische Transparenz des Substrats praktisch unverändert zu belassen.
Entsprechend noch einer weiteren bevorzugten Ausgestaltung der Erfindung umfaßt das Isolationsmittel eine spezielle Anti-Benetzungsschicht, die von dem geschmolzenen Lot des Trägers nicht benetzt wird. Die Anti-Benetzungsschicht verhindert, daß der Lumineszenzdiodenchip zu tief in das flüssige Lot eintaucht, da bei einer Verkippung des Chips durch den Kontakt zwischen Anti-Benetzungsschicht und Lot eine rücktreibende Kraft entsteht, die den Chip wieder aufrichtet. Als Ergebnis ”schwimmt” der Chip auf dem Lot auf und die Wahrscheinlichkeit für einen parasitären Stromkontakt wird stark verringert.
Die Anti-Benetzungsschicht kann auf die erwähnt erste Passivierungsschicht aufgebracht werden. Sie kann aber auch selbst eine elektrische Passivierungsschicht darstellen, in welchen Fall auf eine zusätzliche Passivierungsschicht verzichtet werden kann.
Zusätzlich zu den genannten Maßnahmen zur elektrischen Isolierung kann es zweckmäßig sein, wenn zwischen den einzelnen Lumineszenzdiodenchips vor dem Trennen aus dem Waferverbund Trenngräben eingebracht werden, entlang derer die einzelnen Lumineszenzdiodenchips getrennt werden. Das Isolationsmittel wird dann bevorzugt so aufgebracht wird, daß es sich in den Trenngraben hinein erstreckt. Dadurch wird der Abstand nicht geschützter Teile des Substrats von dem Lot vergrößert. Die Strukturierung von Trenngräben kann mit jedem bekannten Verfahren, beispielsweise mit einem Trockenätzverfahren, einem Sägeverfahren oder mittels Laserablation erfolgen.
Bei dem erfindungsgemäßen Lumineszenzdiodenchip besteht das Substrat bevorzugt im wesentlichen aus SiC.
Die Erfindung ist auf Lumineszenzdioden mit Halbleiterkörpern aller Materialsysteme anwendbar, insbesondere auf Halbleiterkörper auf Basis von GaP, GaAsP, GaAs, GaAlAs, InGaAsP, GaN oder InGaN.
Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung der Ausführungsbeispiele und den Zeichnungen.
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen näher erläutert werden. Es sind jeweils nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt. Dabei zeigt
1 eine schematische Darstellung einer Schnittansicht eines Lumineszenzdiodenchips, montiert auf einen lotbedeckten Träger;
2 eine schematische Darstellung einer Schnittansicht eines auf einen lotbedeckten Träger montierten Lumineszenzdiodenchips;
3 eine schematische Darstellung einer Schnittansicht eines auf einen lotbedeckten Träger montierten Lumineszenzdiodenchips nach einem Ausführungsbeispiel der Erfindung;
4 eine schematische Darstellung einer Schnittansicht eines auf einen lotbedeckten Träger montierten Lumineszenzdiodenchips;
5a eine schematische Darstellung einer Schnittansicht mehrerer Lumineszenzdiodenchips, vor dem Trennen aus dem Waferverbund;
5b einen Lumineszenzdiodenchip aus dem Waferverbund von
5a nach seiner Vereinzelung und Flip-Chip-Montage auf einen lotbedeckten Träger; und
6 einen Graph, der die Abhängigkeit der Lichtleistung vom Betriebsstrom für eine Lumineszenzdiode mit Nebenschlüssen und eine Lumineszenzdiode nach der Erfindung vergleicht.
1 zeigt eine schematische Darstellung einer Schnittansicht eines allgemein mit 10 bezeichneten Lumineszenzdiodenchips. Der Lumineszenzdiodenchip 10 umfaßt ein transparentes, leitfähiges SiC-Substrat 12, auf dem ein GaN-basierter strahlungserzeugender Halbleiterkörper 14 aufgewachsen ist. Die Struktur eines derartigen strahlungserzeugenden Halbleiterkörpers 14 ist als solches bekannt und wird daher nicht näher beschrieben.
Auf der dem Substrat 12 abgewandten Oberfläche des Halbleiterkörpers 14 ist eine hochreflektierende Spiegelschicht 16 und eine Kontaktmetallschicht 18 aufgebracht. Strom wird in die strahlungserzeugende Schicht des Halbleiterkörpers 14 einerseits über einen Rückseitenkontakt 20 und andererseits über einen lotbedeckten Träger 30, 32 eingeprägt, auf dem der Lumineszenzdiodenchip 10 durch Flip-Chip-Montage angebracht ist.
Um zu verhindern, daß parasitäre Kontakte zwischen Lotmetall 32 und Substrat 12 auftreten, die den Anteil des durch die strahlungserzeugende Schicht fließenden Stroms verringern, sind im Ausführungsbeispiel der 1 zwei Isolierungsmaßnahmen vorgesehen. Zum einen ist eine dielektrische Passivierungsschicht 40 auf die freien Seitenflanken des Halbleiterkörpers 14 und auf einen Großteil der Oberfläche des Substrats 12 aufgebracht (die Darstellung der 1 ist nicht maßstäblich). Jedoch muß die Passivierung 40, um ein Abplatzen beim Trennen der Chips aus dem Waferverbund zu vermeiden, ein Stück weit vom Rand des Chips enden. In diesem Bereich ist im Ausführungsbeispiel als zweite Maßnahme eine Wasserstoffionen-Implantation durchgeführt, die den elektrischen Widerstand des Substrats in einem den Halbleiterkörper 14 umgebenden Bereich 42 signifikant erhöht. Die Gold-Kontaktschicht 18 kann dabei als Implantationsmaske dienen.
Wegen der großen Eindringtiefe der Wasserstoffionen in dem SiC-Substrat erstreckt sich der hochohmige Bereich 42 nach der Vereinzelung der Chips etliche Mikrometer entlang der Seitenflächen des Substrats. Dadurch bleibt sogar eine moderate Benetzung der Seitenflächen des Chips durch das Lot, wie durch das Bezugszeichen 34 auf der rechten Bildseite von 1 angedeutet, für den Lumineszenzdiodenchip unschädlich.
Ein anderes Ausführungsbeispiel ist in 2 illustriert. Gleiche Elemente sind mit denselben Bezugszeichen wie in 1 bezeichnet und werden nicht mehr gesondert erläutert. In dem Ausführungsbeispiel der 2 wurde nach Aufbringen der Passivierungsschicht 40 eine Polyimidschicht 44 auf die Lumineszenzdiodenchips des Waferverbunds aufgebracht und planarisiert, so daß die Polyimidschicht 44 die Zwischenräume zwischen den GaN-Mesen 14 bis zur Oberkante der Mesen auffüllt. Da die Polyimid-Schicht 44 elastisch ist, können die Lumineszenzdiodenchips mit der Polymerschicht ohne Ausbrüche getrennt werden. Nach der Flip-Chip Montage des Lumineszenzdiodenchips verhindert die Polyimidschicht 44 dann ein Einsinken der Substratkanten in das Lot 32.
3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Lumineszenzdiodenchips. Auch hier bezeichnen dieselben Bezugszeichen gleiche Elemente wie in 1. Wie in den vorhergehenden Ausführungsbeispielen wird im Ausführungsbeispiel der 3 im Waferverbund eine Passivierungsschicht 40 aufgebracht. Nach dem Vereinzeln der Chips wurden die Lumineszenzdiodenchips dann in eine Lösung aus Alkylchlorosilan eingetaucht, um eine im wesentlichen die gesamte Substratoberfläche überziehende isolierende Molekülschicht 46 zu bilden. Dabei führt die Si-Cl-Bindung des Alkylchlorosilans zu einer Anbindung der Moleküle an die Oberfläche des SiC-Substrats 12 und die Alkylgruppe verhindert eine Benetzung der Oberfläche. Die Belegung der Kontakte 18, 20 kann entweder durch die chemische Selektivität der Moleküle vermieden werden, oder sie wird beim Aufschmelzen des Lots zerstört. Da die Molekülschicht nur eine oder einige wenige Moleküllagen dick ist, wird die optische Transparenz des Substrats 12 nicht beeinträchtigt.
Ein weiteres Ausführungsbeispiel ist in 4 dargestellt. Dort ist eine spezielle Anti-Benetzungsschicht 48 auf der Passivierungsschicht 40 aufgebracht. Dabei kann es sich bei der Anti-Benetzungsschicht 48 etwa um eine Schicht aus den oben erwähnten Alkylchlorosilanen handeln, welche die Eigenschaft haben, vom geschmolzenen Lot 32 nicht benetzt zu werden. Bei einer Verkippung des Chips ersteht durch eine größere Kontaktfläche auf der Seite geringeren Abstands eine rücktreibende Kraft, die den Chip wieder aufrichtet. Als Ergebnis schwimmt der Chip gleichsam auf dem Lot 32 auf (Bezugszeichen 50).
Falls der Abstand der ungeschützten Substratkante von der Lotschicht 32 für eine sichere Isolierung noch weiter vergrößert werden soll, können noch vor der Vereinzelung auf dem Waferverbund zusätzlich Trenngräben 52 von einigen Mikrometern Tiefe zwischen die Lumineszenzdiodenchips 10, 10' strukturiert werden (5a). Die elektrische Passivierung 40, beziehungsweise der oben beschriebene Implantationsbereich 42, die Füllschicht 44, die isolierende Molekülschicht 46 oder die Antibenetzungsschicht 48 werden dann bis in diese Gräben 52 hinein gezogen. Wie in 5b dargestellt, verbleibt so nach dem Trennen der Lumineszenzdiodenchips ein zurückgesetzter Bereich 54 am Rand des Chips, der einen vergrößerten Abstand 56 zum Lot 32 aufweist, so daß die Wahrscheinlichkeit eines Kontakts am Chiprand verringert ist.
6 zeigt zur Illustration der Wirkung der Erfindung die Abhängigkeit der auf der Ordinate aufgetragenen Lichtleistung als Funktion des auf der Abszisse aufgetragenen eingeprägten Betriebsstroms für zwei Lumineszenzdioden. Die Lichtkurve 60 ist dabei die Lichtkurve einer Lumineszenzdiode mit Nebenschlüssen, bei der die Lichterzeugung erst verspätet bei einem Betriebsstrom I_N einsetzt. Dagegen zeigt die Lichtkurve 62 einer erfindungsgemäßen Lumineszenzdiode ohne Nebenschlüsse ein schnelles Einsetzen der Lichterzeugung und bei jedem Betriebsstrom eine höhere Ausgangsleistung, als die mit Nebenschlüssen belastete Lumineszenzdiode.
Es versteht sich, daß die in der Beschreibung, in den Zeichnungen sowie in den Ansprüchen offenbarten Merkmale sowohl einzeln als auch in jeder möglichen Kombination für die Verwirklichung der Erfindung wesentlich sein können.

Claims

Lumineszenzdiodenchip zur Flip-Chip Montage auf einem lotbedeckten Träger, mit – einem leitfähigen Substrat (12), – einem Halbleiterkörper (14), der eine Photonen emittierende aktive Zone enthält, und der mit einer Unterseite mit dem Substrat (12) verbunden ist, und – einem auf einer Oberseite des Halbleiterkörpers (14) angeordneten Kontakt (18) zur Herstellung einer elektrisch leitenden Verbindung mit dem Träger (30) bei der Flip-Chip-Montage des Chips, – einem Isolationsmittel (40, 42, 44, 46, 48), zur elektrischen Isolierung freier Flächen des Halbleiterkörpers (14) und des Substrats (12) von dem Lot (32) bei der Flip-Chip-Montage des Chips, wobei das Isolationsmittel eine die freien Flächen des Halbleiterkörpers (14) bedeckende elektrische Passivierungsschicht (40) umfaßt, dadurch gekennzeichnet, daß das Isolationsmittel weiter eine dünne, isolierende Molekülschicht (46) umfaßt, die die gesamte freie Oberfläche des Substrats (12) überzieht und die Moleküle mit zwei funktionellen Gruppen, von denen eine an das Substrat (12) anheftet und die andere die Oberfläche abschirmt, umfaßt.
Lumineszenzdiodenchip nach Anspruch 1, dadurch gekennzeichnet, daß die Molekülschicht (46) eine oder wenige Moleküllagen dick ist
Lumineszenzdiodenchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Molekülschicht Alkylchlorosilane oder fluorierte Alkylchlorosilane umfasst.
Lumineszenzdiodenchip nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Isolationsmittel eine freie Flächen des Halbleiterkörpers (14) bedeckende elektrische Passivierungsschicht (40) sowie eine Anti-Benetzungsschicht (48) umfaßt, die von dem geschmolzenen Lot (32) nicht benetzt wird.
Lumineszenzdiodenchip nach Anspruch 4, dadurch gekennzeichnet, daß die Anti-Benetzungsschicht (48) zugleich die elektrische Passivierungsschicht (40) darstellt.
Lumineszenzdiodenchip nach Anspruch 4, dadurch gekennzeichnet, daß die Anti-Benetzungsschicht auf die elektrische Passivierungsschicht (40) aufgebracht ist.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierungsschicht (40) einen Teil der freien Oberfläche des leitfähigen Substrats (12) bedeckt.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Isolationsmittel weiter einen oberflächennahen Teilbereich (42) des Substrats (12) umfaßt, in dem die elektrische Leitfähigkeit des Substrats (12) reduziert ist.
Lumineszenzdiodenchip nach Anspruch 8, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit des oberflächennahen Teilbereichs (42) des Substrats (12) durch Ionenimplantation reduziert ist.
Lumineszenzdiodenchip nach Anspruch 9, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit durch Ionenimplantation mit Wasserstoff- oder Sauerstoffionen reduziert ist.
Lumineszenzdiodenchip nach Anspruch 8, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit des oberflächennahen Teilbereichs (42) des Substrats (12) durch Eindiffundieren von Sauerstoff reduziert ist.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Isolationsmittel weiter eine auf der Passivierungsschicht (40) und dem Substrat (12) aufgebrachte isolierende Füllschicht (44) aufweist, zum Ausfüllen des Zwischenraums zwischen Substrat (12) und Träger (30) bei der Flip-Chip-Montage des Chips.
Lumineszenzdiodenchip nach Anspruch 12, dadurch gekennzeichnet, daß die isolierende Füllschicht (44) ein elastisches Polymer umfaßt.
Lumineszenzdiodenchip nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die isolierende Füllschicht (44) Polyimid umfaßt.
Lumineszenzdiodenchip nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die isolierende Füllschicht (44) planarisiert ist, um mit der Oberseite des Halbleiterkörpers (14) auf gleicher Höhe zu sein.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat entlang des Umfangs des Chips einen Trenngraben (52) aufweist, und daß das Isolationsmittel (40, 42, 44, 46, 48) sich in den Trenngraben (52) erstreckt.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (12) im wesentlichen aus SiC besteht.
Lumineszenzdiodenchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper (14) auf Basis von GaN gebildet ist.
Verfahren zum Herstellen eines Lumineszenzdiodenchips zur Flip-Chip-Montage auf einem lotbedeckten Träger, mit den Verfahrensschritten: – Bereitstellen eines leitfähigen Substrates mit einem Halbleiterkörper, der eine Photonen emittierende aktive Zone enthält, wobei der Halbleiterkörper mit einer Unterseite mit dem Substrat verbunden ist, und auf einer Oberseite einen Kontakt zur Herstellung einer elektrisch leitenden Verbindung mit dem Träger bei der Flip-Chip-Montage des Chips aufweist, und – Einbringen oder Aufbringen eines Isolationsmittels in den Chip bzw. auf den Chip, zur elektrischen Isolierung freier Flächen des Halbleiterkörpers und des Substrats von dem Lot (32) bei der Flip-Chip-Montage des Chips, wobei freie Flächen des Halbleiterkörpers mit einer Passivierungsschicht versehen werden, dadurch gekennzeichnet, daß die gesamte freie Oberfläche des Substrats (12) mit einer dünnen Schicht von Alkylchlorosilan oder von fluoriertem Alkylchlorosilan überzogen wird.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß zusätzlich ein Teil der freien Oberfläche des leitfähigen Substrats mit der Passivierungsschicht versehen wird.
Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die dünne Schicht von Alkylchlorosilan oder von fluoriertem Alkylchlorosilan durch Eintauchen vereinzelter Lumineszenzdiodenchips in eine Lösung des Moleküls aufgebracht wird.
Verfahren zum Herstellen eines Lumineszenzdiodenchips nach Anspruch 20, dadurch gekennzeichnet, daß auf freie Flächen des Halbleiterkörpers oder auf eine Passivierungsschicht und einen Teil der freien Oberfläche des Substrats eine Anti-Benetzungsschicht aufgebracht wird, die von dem geschmolzenen Lot nicht benetzt wird.
Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit des Substrats in einem oberflächennahen Teilbereich reduziert wird, insbesondere durch Ionenimplantantion oder durch Eindiffundieren von Sauerstoff in das Substrat.
Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit des Substrats durch Implantation von Wasserstoff- oder Sauerstoffionen reduziert wird.
Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß auf der Passivierungsschicht und dem Substrat eine isolierende Füllschicht aufgebracht wird, die bei der Flip-Chip-Montage des Chips den Zwischenraum zwischen Substrat und Träger (30) ausfüllt.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die isolierende Füllschicht vor der Trennung einzelner Lumineszenzdiodenchips aus dem Waferverbund aufgebracht wird.
Verfahren nach Anspruch 25 oder 26, dadurch gekennzeichnet, daß die isolierende Füllschicht durch Aufschleudern und Planarisieren eines elastischen Polymers, insbesondere von Polyimid aufgebracht wird.
Verfahren nach Anspruch 19 bis 21, dadurch gekennzeichnet, daß zwischen einzelne Lumineszenzdiodenchips vor dem Trennen aus dem Waferverbund Trenngräben eingebracht werden, entlang derer die einzelnen Lumineszenzdiodenchips getrennt werden, und daß das Isolationsmittel so aufgebracht wird, daß es sich in die Trenngräben erstreckt.