WO2018184842A1 - Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip - Google Patents

Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2018184842A1
WO2018184842A1 PCT/EP2018/057126 EP2018057126W WO2018184842A1 WO 2018184842 A1 WO2018184842 A1 WO 2018184842A1 EP 2018057126 W EP2018057126 W EP 2018057126W WO 2018184842 A1 WO2018184842 A1 WO 2018184842A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
recess
metallic reinforcing
semiconductor layer
Prior art date
Application number
PCT/EP2018/057126
Other languages
English (en)
French (fr)
Inventor
Isabel OTTO
Christian LEIRER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/491,483 priority Critical patent/US11107944B2/en
Priority to KR1020197032671A priority patent/KR102328383B1/ko
Priority to CN201880023704.7A priority patent/CN110494994A/zh
Publication of WO2018184842A1 publication Critical patent/WO2018184842A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • the present application relates to a method for
  • Semiconductor layer sequence can be transferred from a growth substrate to a replacement carrier.
  • a bonding process is used in which the replacement carrier and the semiconductor layer sequence are mechanically stable connected to one another.
  • One object is to provide a method with which
  • Optoelectronic semiconductor chips can be produced easily and reliably.
  • an optoelectronic semiconductor chip is to be specified, which is characterized by good
  • Substrate is, for example, a growth substrate for an epitaxial deposition of the semiconductor layers of
  • the semiconductor layer sequence comprises, for example, a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type, the active region between the first semiconductor layer and the second
  • the active area is thus in a pn junction.
  • the first semiconductor layer, the second semiconductor layer and the active region may each be single-layered or
  • the active area is for example for generating and / or for receiving
  • the method comprises a step in which a recess
  • the at least one recess extends through the second semiconductor layer and the active region.
  • the recess ends in the first semiconductor layer or completely penetrates the first semiconductor layer.
  • the method comprises a step in which a metallic
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • the metallic object is trained.
  • Abscheideraten distinguished as, for example, a method such as vapor deposition or sputtering. Furthermore, the at least one recess by means of a galvanic process
  • the metallic reinforcing layer is so thick that it is cantilevered.
  • the metallic one is so thick that it is cantilevered.
  • the reinforcing layer is so thick that it can at least carry its own weight and, for example, also the weight of the semiconductor layer sequence.
  • the vertical direction that is perpendicular to one
  • Main extension plane of the active area is a layer thickness of the metallic reinforcing layer to
  • Example at least 3 ym, at least 5 ym, at least 10 ym or at least 100 ym.
  • the metallic reinforcement layer completely covers the semiconductor layer sequence.
  • the metallic reinforcing layer thus becomes such
  • the metallic reinforcing layer in the lateral direction is therefore not required.
  • the metallic reinforcing layer at least partially fills the recess. Seen in the vertical direction, that is to say perpendicular to a main extension plane of the semiconductor layers of the semiconductor layer sequence, the metallic reinforcement layer thus extends at least partially into the semiconductor layer
  • the method comprises a step in which the substrate is removed.
  • the removal of the substrate takes place in particular after the formation of the metallic reinforcing layer.
  • a semiconductor layer sequence with an active region provided for generating or receiving radiation is provided on a substrate. At least one recess extending through the active area is formed. A metallic reinforcing layer is placed on the
  • the substrate is removed.
  • the metallic reinforcing layer can thus fulfill the function of a carrier which mechanically stabilizes the semiconductor layer sequence.
  • metallic reinforcing layer there is a wide choice in the material.
  • nickel, gold, copper, palladium, rhodium or silver is suitable for a galvanic deposition.
  • the metallic reinforcing layer itself can also be designed as a multilayer.
  • a strain of the metallic reinforcing layer is selectively adjustable. Mechanical stresses in the semiconductor chip, for example, due to different thermal
  • Semiconductor layer sequence and the carrier can be so
  • Electrodes for electrodeposition pH, added additives, speed, flow,
  • Amperage the time course of the current, for example in ramp form, or the temperature.
  • a galvanic deposition is characterized by a low material requirement, since only so much material
  • Germ layer formed For example, the germ layer becomes by vapor deposition or sputtering on the
  • the seed layer is in particular electrically conductive.
  • the seed layer becomes, for example, all over the semiconductor layer sequence
  • the seed layer is formed as a mirror layer that reflects the radiation to be generated or received by the active region.
  • a mirror layer may be applied to the seed layer
  • a reflectivity of the mirror layer for a peak wavelength of the radiation to be generated or received in the active region is, for example, at least 60%, preferably at least 80%.
  • Radiation components are reflected by the mirror layer.
  • Reinforcing layer at least 5 ym or at least 10 ym.
  • the vertical extent of the metallic reinforcing layer is at least as large as the vertical extent of the semiconductor layer sequence.
  • the vertical extent is at most 200ym or at most 150 ym.
  • the metallic reinforcement layer forms a support of the
  • Extension of the metallic reinforcement layer between 50 ym inclusive and 200 ym inclusive, in particular between 100 ym inclusive and 150 ym inclusive.
  • a carrier is fastened.
  • the carrier is electrically conductive, for example.
  • the carrier contains a metal or consists of a metal.
  • the carrier may contain a semiconductor material or may consist of a semiconductor material. The carrier causes so alone or at least in common with the
  • the carrier is connected to the device by means of a direct bond connection
  • a direct bond connection takes place, for example, by means of van der Waals bonds or hydrogen bond bonds.
  • a separate bonding layer such as an adhesive layer or a solder layer is not required for the formation of a direct bond.
  • the metallic reinforcing layer is applied to one of the
  • the metallic reinforcing layer is subjected to a chemomechanical polishing process. Unevenness of the metallic reinforcing layer, for example due to the recess to be filled, can thus be compensated. In particular, a leveling of the metallic
  • Reinforcing layer occur before the carrier by means of a direct bond to the metallic
  • Reinforcement layer is attached. The reliability of the direct bond connection is thus increased.
  • Semiconductor chip has a semiconductor body with a part of the semiconductor layer sequence.
  • the at least one recess is an inner recess that is completely in the lateral direction of material of the
  • a semiconductor body is surrounded.
  • a semiconductor body may have one or more such recesses.
  • At least one recess is a circumferential recess which rotates at least in places in the lateral direction of the semiconductor body.
  • Semiconductor chips form a separation trench, which separates the individual semiconductor body in a lateral direction from each other.
  • a separation trench which separates the individual semiconductor body in a lateral direction from each other.
  • Recesses only one circumferential recess or both one or more internal recesses and a circumferential recess can be formed.
  • inner recess and the circumferential recess can be formed in a common manufacturing step or in two different manufacturing steps.
  • the semiconductor body becomes after the formation of the metallic
  • Reinforcing layer and formed after the detachment of the substrate are formed after the detachment of the substrate.
  • the semiconductor layer sequence is removed in places from a side facing away from the metallic reinforcing layer to form a separating trench.
  • the metallic reinforcing layer in the circumferential recess is electrically insulated from the semiconductor body. In the area of the circumferential recess serves the metallic
  • Amplification layer so not the electrical contacting of the semiconductor body.
  • the metallic reinforcing layer contacts the
  • the metallic reinforcing layer or the seed layer adjoins the first semiconductor layer.
  • the metallic reinforcement layer thus forms a
  • An optoelectronic semiconductor chip has, in at least one embodiment, a semiconductor body with a semiconductor body
  • the semiconductor chip has at least one recess which extends through the active region.
  • Semiconductor chip comprises a metallic reinforcing layer which completely covers the semiconductor layer sequence and at least partially fills the recess.
  • the semiconductor chip is free of a growth substrate of the semiconductor layer sequence.
  • the metallic reinforcing layer forms a carrier of the semiconductor chip or on one of the
  • Reinforcing layer is arranged a carrier.
  • the method described above is particularly suitable for the production of the semiconductor chip. In the context of the method mentioned features can therefore also for the
  • FIGS. 1A to 1F show an exemplary embodiment of a
  • FIGS. 4A to 4C show an exemplary embodiment of FIG
  • FIGS. 1A to 1F show an exemplary embodiment of a method for producing a semiconductor chip, wherein in FIG
  • Semiconductor chip emerges. Typically, a plurality of optoelectronic semiconductor chips are produced simultaneously in a composite. In the singulation of the composite, the semiconductor chips, wherein for each individual semiconductor chip, a semiconductor body of the
  • Semiconductor layer sequence 2 is formed.
  • a semiconductor layer sequence 2 with an active region 20 provided for generating radiation or for receiving radiation is provided on a substrate 29 (FIG. 1A).
  • the substrate 29 is a
  • Semiconductor layer sequence 2 by means of an epitaxial process, such as MOCVD or MBE.
  • the active area 20 is between a first one
  • n-type for example, n-type
  • Conduction type for example p-type, arranged.
  • the active region 20, the first semiconductor layer 21, and the second semiconductor layer 22 may each be multilayered. Details of these layers are simplified
  • a recess 25 is formed which extends through the active region 20.
  • the recess 25 in particular penetrates the second
  • the recess is formed by a wet chemical or dry chemical etching process.
  • an opening is formed in the insulation layer 6 in the region of the recess 25, in which the first semiconductor layer 21 is exposed.
  • the insulation layer 6 can also be exposed to an anisotropic etch-back process, so that the insulation layer 6 on horizontal surfaces which are in the
  • Photolithographic process can be so the lateral
  • connection layer 4 is arranged on the semiconductor layer sequence 2.
  • the connection layer 4 is provided for electrical contacting of the second semiconductor layer 22. Furthermore, on the semiconductor layer sequence 2 a
  • Insulating layer 6 is arranged, which completely covers the connection layer 4 and also the side surfaces of Recesses 25 covered at least at the level of the active area 20.
  • a seed layer 31 is formed on the semiconductor layer sequence 2.
  • the seed layer 31 can be formed over the entire surface, so that a
  • the seed layer 31 adjoins the first
  • the seed layer 31 is
  • the seed layer 31 contains a material having a high reflectivity in FIG.
  • Spectral range such as silver, nickel, palladium, rhodium, chromium or gold.
  • the seed layer 31 can also be multilayered
  • a metallic reinforcing layer 3 is subsequently applied (FIG. 1C).
  • the metallic reinforcing layer is deposited in particular by means of a galvanic process.
  • the metallic reinforcing layer contains nickel, gold or copper or another metal.
  • Reinforcement layer 3 may also be formed in multiple layers, for example, with a semiconductor layer sequence facing gold layer and one on the
  • the thickness of the layer closest to the semiconductor layer sequence is at most 50% or at most 10% of the thickness of a subsequent one
  • Partial layer of the metallic reinforcing layer is Partial layer of the metallic reinforcing layer.
  • the metallic reinforcing layer 3 becomes so thick
  • the semiconductor layer sequence 2 can mechanically stabilize.
  • a thickness of the metallic reinforcing layer corresponds to between
  • the metallic reinforcing layer 3 can be formed so that stresses, for example due to different thermal expansion coefficients, for example, compared to the semiconductor layer sequence 2 are at least partially compensated. An adjustment of the tension can during the galvanic deposition of the metallic
  • Reinforcement layer 3 take place, for example via suitable parameters of the electrolyte, about its constituents, additives, the pH, the speed, the flow, the current, the time course of the electrolyte
  • Amperage approximately in ramp form, and / or over the
  • a first contact 51 is formed on the metallic reinforcing layer 3. Deviating from this, however, one of the
  • the substrate 29 is removed, for example by means of a laser lift-off method (LLO), by means of a mechanical method and / or by means of a chemical method.
  • LLO laser lift-off method
  • a semiconductor chip with the growth substrate removed is also referred to as a thin-film semiconductor chip.
  • a thin-film semiconductor chip such as a thin-film light-emitting diode chip, can continue to be used within the scope of the present invention
  • a support member for example the
  • Semiconductor layer sequence 2 comprising the active region 20, a mirror layer is applied or, as a Bragg mirror in the semiconductor layer sequence
  • the semiconductor layer sequence 2 has a thickness in the range of 20 microns or less, in particular in the range of 3 ym to 10 ym, about 5 ym; and or
  • the semiconductor layer sequence 2 contains at least one
  • Semiconductor layer having at least one surface which has a mixing structure which, in the ideal case, results in an approximately ergodic distribution of the light in the
  • Semiconductor layer sequence 2 forms a
  • this surface can be provided with a roughening 27, for instance by means of a wet-chemical etching process.
  • Semiconductor chip 1 each a semiconductor body 28 are formed from the semiconductor layer sequence 2.
  • FIG. 1 IE A finished semiconductor chip 1, which emerges by singulation from a wafer composite, is shown in FIG. 1 IE in a sectional view along the line ⁇ ⁇ of the top view of the semiconductor chip shown in FIG. 1F.
  • the individual semiconductor body 28 are thus after the
  • Semiconductor layer sequence 2 is formed.
  • the metallic one is formed.
  • Amplification layer 3 fulfills the function of a carrier for the semiconductor layer sequence of the semiconductor body 28. It is thus possible to dispense with a transposing process in which the semiconductor layer sequence 2 is transferred to a prefabricated carrier. Apart from the total thickness of the semiconductor layer sequence 2, which is typically only a few micrometers,
  • the vertical extent of the semiconductor chip 1 substantially corresponds to the vertical extent of the metallic one
  • the vertical Extension of the reinforcement layer at least 70% or at least 80% of the total vertical extent of the
  • the semiconductor chip 1 has a second contact 52, which is electrically conductively connected to the second semiconductor layer 22.
  • the second contact 52 is a layer deposited on an exposed portion of the terminal layer 4 or an exposed surface of the terminal layer 4.
  • the second contact 52 is laterally of
  • the radiation passage area 10 of the semiconductor body 28 is therefore free of an external electrical contact, which could cause shading.
  • the first contact 51 and the second contact 52 are
  • the semiconductor chip can be electrically contacted externally. Furthermore, the semiconductor body 28 on the
  • the semiconductor chip 1 is characterized by a particularly efficient heat dissipation of waste heat generated during operation. A high efficiency even at high operating currents can be achieved in a simplified manner. Furthermore, the metallic reinforcing layer 3, a particularly insensitive and efficient encapsulation of the semiconductor chip on the
  • FIGS. 2A to 2D A further exemplary embodiment is illustrated in a schematic sectional view with reference to FIGS. 2A to 2D. This embodiment corresponds essentially to the
  • the metallic reinforcing layer 3 After applying the metallic reinforcing layer 3, this is leveled by means of a material removal, such as by means of chemo-mechanical polishing. Unevennesses of the metallic reinforcing layer 3, for example due to the recess 25 to be filled, can thus be compensated so that the metallic reinforcing layer 3 is flat on the side facing away from the semiconductor layer sequence.
  • a carrier 8 is applied to the metallic reinforcing layer 3. This is done in particular by means of a material connection.
  • connection partners are held together by means of atomic and / or molecular forces.
  • a cohesive connection can be achieved, for example, by means of a joining layer, for example an adhesive layer or a solder layer.
  • a separation of the connection is accompanied by a destruction of the connection means and / or at least one of the connection partners.
  • a direct bond can be used.
  • a direct bond the
  • a joining layer such as a solder layer or an adhesive layer is not required for a direct bond.
  • the carrier 8 is expediently designed to be electrically conductive.
  • the carrier contains a metal or consists of a metal, such as copper, aluminum or molybdenum, or a particular doped semiconductor material, such as silicon or germanium.
  • a metal such as copper, aluminum or molybdenum, or a particular doped semiconductor material, such as silicon or germanium.
  • semiconductor layer sequence 2 facing away from the surface of the carrier 8 serves as a first contact 51.
  • a separate layer form the first contact.
  • the metallic reinforcing layer can therefore be thinner and, for example, have a layer thickness of at least 5 ⁇ m.
  • FIG. 3A a plurality of recesses 25 are formed from the side facing away from the substrate 28.
  • An inner recess 251 corresponds to the recess 25 shown in Figure 1A.
  • a circumferential recess 552 is formed, which also at least through the second
  • a seed layer 31 is formed over the whole area. Subsequently, a metallic reinforcing layer 3 is applied over the entire surface.
  • Metallic reinforcing layer fills the inner recess 251 and the circumferential recess 252.
  • the seed layer and the metallic reinforcing layer are electrically conductively connected to the first semiconductor layer 21.
  • these layers are by means of
  • Insulation layer 6 of the first semiconductor layer 21 electrically isolated.
  • the metallic reinforcing layer 3 extends at the height of the active region 20 at least
  • the further manufacturing steps are performed, in particular the removal of the substrate 29, the formation of the roughening 27 and the formation of a second contact 52nd
  • the circumferential recess 252 does not necessarily have to extend through the entire semiconductor layer sequence 2 in the intermediate step illustrated in FIG. 3A.
  • Recess 252 extends in the vertical direction only partially through the semiconductor layer sequence 2 and in the region of the circumferential recess material of
  • Semiconductor layer sequence 2 in forming the roughening 27 is removed.
  • the metallic reinforcing layer 3 forms a metallic encapsulation of the semiconductor body to be produced, wherein the metallic reinforcing layer the surface of the semiconductor layer sequence 2 facing away from the substrate and the
  • FIGS. 4A to 4C show a further exemplary embodiment of a method for producing a semiconductor chip. This embodiment corresponds to
  • the seed layer 31 is provided in addition to a mirror layer 7.
  • the mirror layer 7 is located between the seed layer 31 and the
  • the material for the seed layer in this case is independent of the reflectivity of the
  • the mirror layer 7 can itself as well be multi-layered and, for example, a metallic
  • Embodiments find application or omitted in the present embodiment.
  • the metallic reinforcing layer 3 and the seed layer 31 in the region of the circumferential recess 252 are electrically conductively connected to the first semiconductor layer 21.
  • the metallic reinforcing layer 3 thus forms at least in places along a circumference of the
  • Semiconductor body 28 extending electrical connection 35.
  • the semiconductor body 28 is electrically contacted frame-shaped along its circumference.
  • Deviating from the embodiment shown may, depending on the transverse conductivity of the first
  • Recesses 251 are omitted, so that the circumferential recess 252 is the only recess which is introduced from the side facing away from the substrate 28 of the semiconductor layer sequence 2 ago in this.
  • the invention is not limited by the description with reference to the embodiments. Rather, the includes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips angegeben, umfassend die Schritte: a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (20) auf einem Substrat (29); b) Ausbilden zumindest einer Ausnehmung (25), die sich durch den aktiven Bereich erstreckt; c) Ausbilden einer metallischen Verstärkungsschicht (3) auf der Halbleiterschichtenfolge mittels galvanischer Abscheidung, wobei die metallische Verstärkungsschicht die Halbleiterschichtenfolge vollständig bedeckt und die Ausnehmung zumindest teilweise füllt; und d) Entfernen des Substrats. Weiterhin wird ein optoelektronischer Halbleiterchip (1) angegeben.

Description

Beschreibung
VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHEN HALBLEITERCHIP UND OPTOELEKTRONISCHER HALBLEITERCHIP
Die vorliegende Anmeldung betrifft ein Verfahren zum
Herstellen eines optoelektronischen Halbleiterchips sowie einen optoelektronischen Halbleiterchip. Zur Herstellung von Dünnfilm-Halbleiterchips, beispielsweise Dünnfilm-Lumineszenzdiodenchips, kann die epitaktische
Halbleiterschichtenfolge von einem Aufwachssubstrat auf einen Ersatzträger übertragen werden. Hierfür findet typischerweise ein Bond-Prozess Anwendung, bei dem der Ersatzträger und die Halbleiterschichtenfolge miteinander mechanisch stabil verbunden werden.
Eine Aufgabe ist es, ein Verfahren anzugeben, mit dem
optoelektronische Halbleiterchips einfach und zuverlässig hergestellt werden können. Zudem soll ein optoelektronischer Halbleiterchip angegeben werden, der sich durch gute
optoelektronische Eigenschaften und eine hohe Lebensdauer aus zeichnet . Diese Aufgaben werden unter anderem durch ein Verfahren bzw. einen Halbleiterchip gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche. Es wird ein Verfahren zum Herstellen eines optoelektronisches Halbleiterchips angegeben. Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einem zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich
bereitgestellt, beispielsweise auf einem Substrat. Das
Substrat ist beispielsweise ein Aufwachssubstrat für eine epitaktische Abscheidung der Halbleiterschichten der
Halbleiterschichtenfolge oder ein vom Aufwachssubstrat verschiedener Hilfsträger, etwa mittels MOCVD oder MBE . Die Halbleiterschichtenfolge weist beispielsweise eine erste Halbleiterschicht eines ersten Leitungstyps und eine zweite Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps auf, wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordnet ist. Der aktive Bereich befindet sich also in einem pn-Übergang.
Die erste Halbleiterschicht, die zweite Halbleiterschicht und der aktive Bereich können jeweils einschichtig oder
mehrschichtig ausgebildet sein. Der aktive Bereich ist beispielsweise zur Erzeugung und/oder zum Empfangen von
Strahlung im ultravioletten, sichtbaren oder infraroten
Spektralbereich vorgesehen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Ausnehmung
ausgebildet wird, die sich durch den aktiven Bereich
erstreckt. Beim Ausbilden der Ausnehmung wird Material der Halbleiterschichtenfolge entfernt, etwa mittels
nasschemischen oder trockenchemischen Ätzens. Beispielsweise erstreckt sich die zumindest eine Ausnehmung durch die zweite Halbleiterschicht und den aktiven Bereich hindurch. Zum
Beispiel endet die Ausnehmung in der ersten Halbleiterschicht oder durchdringt die erste Halbleiterschicht vollständig. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine metallische
Verstärkungsschicht auf der Halbleiterschichtenfolge
ausgebildet wird. Beispielsweise wird die metallische
Verstärkungsschicht mittels galvanischer Abscheidung
ausgebildet. Eine galvanische Abscheidung eignet sich
insbesondere für vergleichsweise große Schichtdicken, da sich eine galvanische Abscheidung durch deutlich höhere
Abscheideraten auszeichnet als beispielsweise ein Verfahren wie Aufdampfen oder Sputtern. Weiterhin kann die zumindest eine Ausnehmung mittels eines galvanischen Verfahrens
zuverlässig befüllt werden.
Die metallische Verstärkungsschicht ist beispielsweise so dick, dass sie freitragend ist. Die metallische
Verstärkungsschicht ist insbesondere so dick, dass sie zumindest ihr Eigengewicht und beispielsweise zusätzlich auch das Gewicht der Halbleiterschichtenfolge tragen kann. In vertikaler Richtung, also senkrecht zu einer
Haupterstreckungsebene des aktiven Bereichs, beträgt eine Schichtdicke der metallischen Verstärkungsschicht zum
Beispiel mindestens 3 ym, mindestens 5 ym, mindestens 10 ym oder mindestens 100 ym.
Gemäß zumindest einer Ausführungsform bedeckt die metallische Verstärkungsschicht die Halbleiterschichtenfolge vollständig. Die metallische Verstärkungsschicht wird also derart
ausgebildet, dass die Halbleiterschichtenfolge vollflächig überdeckt wird. Eine Strukturierung der metallischen
Verstärkungsschicht in lateraler Richtung ist also nicht erforderlich . Gemäß zumindest einer Ausführungsform des Verfahrens füllt die metallische Verstärkungsschicht zumindest teilweise die Ausnehmung. In vertikaler Richtung gesehen, also senkrecht zu einer Haupterstreckungsebene der Halbleiterschichten der Halbleiterschichtenfolge, erstreckt sich die metallische Verstärkungsschicht also zumindest teilweise in die
Ausnehmung hinein. Insbesondere ist die Ausnehmung nach dem Ausbilden der metallischen Verstärkungsschicht vollständig mit fester Materie gefüllt.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem das Substrat entfernt wird. Das Entfernen des Substrats erfolgt insbesondere nach dem Ausbilden der metallischen Verstärkungsschicht. Mittels der metallischen Verstärkungsschicht kann die
Halbleiterschichtenfolge mechanisch stabilisiert werden, sodass das Substrat hierfür nicht mehr erforderlich ist und deshalb entfernt werden kann. In mindestens einer Ausführungsform des Verfahrens wird zum Herstellen eines optoelektronischen Halbleiterchips eine Halbleiterschichtenfolge mit einem zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich auf einem Substrat bereitgestellt. Zumindest eine Ausnehmung, die sich durch den aktiven Bereich erstreckt, wird ausgebildet. Eine metallische Verstärkungsschicht wird auf der
Halbleiterschichtenfolge mittels galvanischer Abscheidung ausgebildet, wobei die metallische Verstärkungsschicht die Halbleiterschichtenfolge vollständig bedeckt und die
Ausnehmung zumindest teilweise füllt. Das Substrat wird entfernt . Die metallische Verstärkungsschicht kann also die Funktion eines Trägers erfüllen, der die Halbleiterschichtenfolge mechanisch stabilisiert. Ein Umbonden der
Halbleiterschichtenfolge auf einen Ersatzträger ist also nicht erforderlich, kann jedoch zusätzlich erfolgen. Für die metallische Verstärkungsschicht besteht eine große Auswahl hinsichtlich des Materials. Beispielsweise eignet sich für eine galvanische Abscheidung Nickel, Gold, Kupfer, Palladium, Rhodium oder Silber. Die metallische Verstärkungsschicht selbst kann auch mehrschichtig ausgebildet sein.
Weiterhin hat sich gezeigt, dass bei einer galvanischen
Abscheidung mittels der Prozessparameter eine Verspannung der metallischen Verstärkungsschicht gezielt einstellbar ist. Mechanischen Verspannungen im Halbleiterchip, beispielsweise aufgrund unterschiedlicher thermischer
Ausdehnungskoeffizienten zwischen der
Halbleiterschichtenfolge und dem Träger, kann so
entgegengewirkt werden. Beispielsweise erfolgt die
Einstellung der Verspannung über die Bestandteile des
Elektrolyts für die galvanische Abscheidung, den pH-Wert, beigegebene Additive, die Drehzahl, den Fluss, die
Stromstärke, den zeitlichen Verlauf der Stromstärke, etwa in Rampenform, oder die Temperatur.
Ferner zeichnet sich eine galvanische Abscheidung durch einen geringen Materialbedarf aus, da nur so viel Material
abgeschieden werden muss, wie für die metallische
Verstärkungsschicht tatsächlich erforderlich ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Ausbilden der metallischen Verstärkungsschicht eine
Keimschicht ausgebildet. Beispielsweise wird die Keimschicht durch Aufdampfen oder Sputtern auf der
Halbleiterschichtenfolge ausgebildet. Die Keimschicht ist insbesondere elektrisch leitfähig. Die Keimschicht wird zum Beispiel vollflächig auf der Halbleiterschichtenfolge
ausgebildet.
Beispielsweise ist die Keimschicht als eine Spiegelschicht ausgebildet, die die vom aktiven Bereich zu erzeugende oder zu empfangende Strahlung reflektiert. Alternativ kann vor dem Ausbilden der Keimschicht eine Spiegelschicht auf die
Halbleiterschichtenfolge aufgebracht werden. In beiden Fällen beträgt eine Reflektivität der Spiegelschicht für eine Peak- Wellenlänge der im aktiven Bereich zu erzeugenden oder zu empfangenden Strahlung beispielsweise mindestens 60 %, vorzugsweise mindestens 80 %.
Mittels der Spiegelschicht können im Betrieb des
optoelektronischen Halbleiterchips in Richtung der
metallischen Verstärkungsschicht verlaufende
Strahlungsanteile von der Spiegelschicht reflektiert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens beträgt eine vertikale Ausdehnung der metallischen
Verstärkungsschicht mindestens 5 ym oder mindestens 10 ym. Beispielsweise ist die vertikale Ausdehnung der metallischen Verstärkungsschicht mindestens so groß wie die vertikale Ausdehnung der Halbleiterschichtenfolge. Beispielsweise beträgt die vertikale Ausdehnung höchstens 200ym oder höchstens 150 ym.
Gemäß zumindest einer Ausführungsform des Verfahrens bildet die metallische Verstärkungsschicht einen Träger des
Halbleiterchips, der die Halbleiterschichtenfolge mechanisch stabilisiert. Beispielsweise beträgt eine vertikale
Ausdehnung der metallischen Verstärkungsschicht zwischen einschließlich 50 ym und einschließlich 200 ym, insbesondere zwischen einschließlich 100 ym und einschließlich 150 ym.
Beispielsweise beträgt die vertikale Ausdehnung der
metallischen Verstärkungsschicht mindestens 60 % oder
mindestens 80 % der gesamten vertikalen Ausdehnung des
Halbleiterchips .
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Ausbilden der metallischen Verstärkungsschicht auf der der Halbleiterschichtenfolge abgewandten Seite der metallischen Verstärkungsschicht ein Träger befestigt. Der Träger ist beispielsweise elektrisch leitfähig. Zum Beispiel enthält der Träger ein Metall oder besteht aus einem Metall. Alternativ kann der Träger ein Halbleitermaterial enthalten oder aus einem Halbleitermaterial bestehen. Der Träger bewirkt also allein oder zumindest gemeinsam mit der
metallischen Verstärkungsschicht eine mechanische
Stabilisierung der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Träger mittels einer direkten Bondverbindung an der
metallischen Verstärkungsschicht befestigt. Bei einer
direkten Bondverbindung erfolgt die mechanisch stabile
Verbindung in der Regel durch Einwirken von Druck und/oder Wärme. Eine direkte Bondverbindung erfolgt beispielsweise mittels van-der-Waals-Bindungen oder Wasserstoffbrücken- Bindungen. Eine gesonderte Fügeschicht wie beispielsweise eine Klebeschicht oder eine Lotschicht ist für die Ausbildung einer direkten Bondverbindung nicht erforderlich. Gemäß zumindest einer Ausführungsform des Verfahrens wird die metallische Verstärkungsschicht auf einer der
Halbleiterschichtenfolge abgewandten Seite eingeebnet.
Beispielsweise wird die metallische Verstärkungsschicht einem chemomechanischen Polierverfahren ausgesetzt. Unebenheiten der metallischen Verstärkungsschicht, beispielsweise aufgrund der zu füllenden Ausnehmung, können so ausgeglichen werden. Insbesondere kann ein Einebnen der metallischen
Verstärkungsschicht erfolgen, bevor der Träger mittels einer direkten Bondverbindung an der metallischen
Verstärkungsschicht befestigt wird. Die Zuverlässigkeit der direkten Bondverbindung wird so erhöht.
Der durch das Herstellungsverfahren hergestellte
Halbleiterchip weist einen Halbleiterkörper mit einem Teil der Halbleiterschichtenfolge auf.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die zumindest eine Ausnehmung eine innenliegende Ausnehmung, die in lateraler Richtung vollständig von Material des
Halbleiterkörpers umgeben ist. Ein Halbleiterkörper kann eine oder mehrere solcher Ausnehmungen aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens ist zumindest eine Ausnehmung eine umlaufende Ausnehmung, die den Halbleiterkörper in lateraler Richtung zumindest stellenweise umläuft .
Bei der Herstellung des Halbleiterchips kann die umlaufende Ausnehmung zwischen zwei nebeneinander herzustellenden
Halbleiterchips einen Trenngraben bilden, der die einzelnen Halbleiterkörper in lateraler Richtung voneinander trennt. Mit dem beschriebenen Verfahren können für jeden Halbleiterkörper nur eine oder mehrere innenliegende
Ausnehmungen, nur eine umlaufende Ausnehmung oder sowohl eine oder mehrere innenliegenden Ausnehmungen und eine umlaufende Ausnehmung ausgebildet werden. Die zumindest eine
innenliegende Ausnehmung und die umlaufende Ausnehmung können in einem gemeinsamen Herstellungsschritt oder in zwei verschiedenen Herstellungsschritten gebildet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper nach dem Ausbilden der metallischen
Verstärkungsschicht und nach dem Ablösen des Substrats gebildet. Beispielsweise wird die Halbleiterschichtenfolge von einer der metallischen Verstärkungsschicht abgewandten Seite her zur Ausbildung eines Trenngrabens stellenweise entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die metallische Verstärkungsschicht in der umlaufenden Ausnehmung vom Halbleiterkörper elektrisch isoliert. Im Bereich der umlaufenden Ausnehmung dient die metallische
Verstärkungsschicht also nicht der elektrischen Kontaktierung des Halbleiterkörpers.
Gemäß zumindest einer Ausführungsform des Verfahrens
kontaktiert die metallische Verstärkungsschicht den
Halbleiterkörper in der umlaufenden Ausnehmung elektrisch. Beispielsweise grenzt die metallische Verstärkungsschicht oder die Keimschicht an die erste Halbleiterschicht an. Die metallische Verstärkungsschicht bildet also einen
rahmenförmig um den Halbleiterkörper laufenden elektrischen Anschluss zum Halbleiterkörper, insbesondere zur ersten
Halbleiterschicht. Eine elektrische Kontaktierung über innenliegende Ausnehmungen kann zusätzlich erfolgen, ist jedoch nicht zwingend erforderlich.
Ein optoelektronischer Halbleiterchip weist in zumindest einer Ausführungsform einen Halbleiterkörper mit einer
Halbleiterschichtenfolge auf, wobei die
Halbleiterschichtenfolge einen zum Erzeugen oder zum
Empfangen von Strahlung vorgesehenen aktiven Bereich
aufweist. Der Halbleiterchip weist zumindest eine Ausnehmung auf, die sich durch den aktiven Bereich erstreckt. Der
Halbleiterchip umfasst eine metallische Verstärkungsschicht, die die Halbleiterschichtenfolge vollständig bedeckt und die Ausnehmung zumindest teilweise füllt. Der Halbleiterchip ist frei von einem Aufwachssubstrat der Halbleiterschichtenfolge. Zum Beispiel bildet die metallische Verstärkungsschicht einen Träger des Halbleiterchips oder auf einer dem
Halbleiterkörper abgewandten Seite der metallischen
Verstärkungsschicht ist ein Träger angeordnet. Das vorstehend beschriebene Verfahren ist zur Herstellung des Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verfahren angeführte Merkmale können daher auch für den
Halbleiterchip herangezogen werden und umgekehrt. Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in
Verbindung mit den Figuren.
Es zeigen: die Figuren 1A bis 1F ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Halbleiterchips anhand von schematisch dargestellten Zwischenschritten in Schnittansicht (Figuren 1A bis IE) und in Draufsicht in Figur 1F; die Figuren 2A bis 2D ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Halbleiterchips anhand von schematisch in Schnittansicht dargestellten Zwischenschritten; die Figuren 3A bis 3C ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Halbleiterchips anhand von schematisch in Schnittansicht dargestellten Zwischenschritten; und die Figuren 4A bis 4C ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Halbleiterchips anhand von schematisch dargestellten
Zwischenschritten in Schnittansicht (Figuren 4A und 4B) sowie in Draufsicht (Figur 4C) . Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere
Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein .
In den Figuren 1A bis 1F ist ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterchips gezeigt, wobei in Figur IE ein Ausschnitt eines fertiggestellten
Halbleiterchips in einer Schnittansicht entlang der in Figur 1F abgebildeten Draufsicht gezeigten Linie ΑΑλ dargestellt ist .
Zur vereinfachten Darstellung ist in den Figuren lediglich ein Ausschnitt der Halbleiterschichtenfolge 2 gezeigt, aus der während des Verfahrens ein optoelektronischer
Halbleiterchip hervorgeht. Typischerweise wird eine Vielzahl von optoelektronischen Halbleiterchips gleichzeitig in einem Verbund hergestellt. Bei der Vereinzelung des Verbunds entstehen die Halbleiterchips, wobei für jeden vereinzelten Halbleiterchip ein Halbleiterkörper aus der
Halbleiterschichtenfolge 2 gebildet ist.
Eine Halbleiterschichtenfolge 2 mit einem zur Erzeugung von Strahlung oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich 20 wird auf einem Substrat 29 bereitgestellt (Figur 1A) . Beispielsweise ist das Substrat 29 ein
Aufwachssubstrat für die Herstellung der
Halbleiterschichtenfolge 2 mittels eines Epitaxie-Verfahrens, etwa mittels MOCVD oder MBE .
Der aktive Bereich 20 ist zwischen einer ersten
Halbleiterschicht 21 eines ersten Leitungstyps,
beispielsweise n-leitend, und einer zweiten Halbleiterschicht 22 mit einem vom ersten Leitungstyp verschiedenen zweiten
Leitungstyp, beispielsweise p-leitend, angeordnet. Der aktive Bereich 20, die erste Halbleiterschicht 21 und die zweite Halbleiterschicht 22 können jeweils mehrschichtig ausgebildet sein. Details dieser Schichten sind zur vereinfachten
Darstellung nicht gezeigt.
In der Halbleiterschichtenfolge 2 wird eine Ausnehmung 25 ausgebildet, die sich durch den aktiven Bereich 20 erstreckt. Die Ausnehmung 25 durchdringt insbesondere die zweite
Halbleiterschicht 22 und den aktiven Bereich 20 und endet in der ersten Halbleiterschicht 21. Beispielsweise wird die Ausnehmung durch ein nasschemisches oder trockenchemisches Ätzverfahren ausgebildet.
Zumindest die Seitenflächen der Ausnehmung 25 sind
stellenweise von einer Isolationsschicht 6, etwa einer dielektrischen Oxid-Schicht oder einer Nitrid-Schicht, bedeckt. Für die spätere elektrische Kontaktierung ist in der Isolationsschicht 6 im Bereich der Ausnehmung 25 eine Öffnung ausgebildet, in der die erste Halbleiterschicht 21 freiliegt.
Davon abweichend kann die Isolationsschicht 6 auch einem anisotropen Rückätz-Prozess ausgesetzt werden, sodass die Isolationsschicht 6 an horizontalen Flächen, die im
Wesentlichen parallel zu einer Haupterstreckungsebene der Halbleiterschichten der Halbleiterschichtenfolge verlaufen, entfernt wird, während vertikal oder im Wesentlichen vertikal verlaufende Flächen, wie Seitenflächen der Ausnehmungen 25, beschichtet bleiben. Insbesondere im Vergleich zur Ausbildung einer Öffnung in der Isolationsschicht mittels eines
photolithographischen Verfahrens kann so die laterale
Ausdehnung der Ausnehmung 25 und damit der Flächenverlust für den aktiven Bereich 20 minimiert werden.
Auf der Halbleiterschichtenfolge 2 ist eine Anschlussschicht 4 angeordnet. Die Anschlussschicht 4 ist zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 vorgesehen. Weiterhin ist auf der Halbleiterschichtenfolge 2 eine
Isolationsschicht 6 angeordnet, welche die Anschlussschicht 4 vollständig bedeckt und auch die Seitenflächen der Ausnehmungen 25 zumindest auf Höhe des aktiven Bereichs 20 bedeckt .
Wie in Figur 1B dargestellt, wird eine Keimschicht 31 auf der Halbleiterschichtenfolge 2 ausgebildet. Die Keimschicht 31 kann vollflächig ausgebildet werden, sodass eine
Strukturierung der Keimschicht oder ein strukturiertes
Aufbringen der Keimschicht nicht erforderlich ist. In der Ausnehmung 25 grenzt die Keimschicht 31 an die erste
Halbleiterschicht 21 an. Die Keimschicht 31 ist
beispielsweise als eine Spiegelschicht für die im aktiven Bereich 20 im Betrieb zu erzeugende oder zu empfangende
Strahlung ausgebildet. Beispielsweise enthält die Keimschicht 31 ein Material mit einer hohen Reflektivität im
ultravioletten, sichtbaren und/oder infraroten
Spektralbereich, etwa Silber, Nickel, Palladium, Rhodium, Chrom oder Gold.
Grundsätzlich eignet sich für die Keimschicht 31 jedoch auch ein anderes elektrisch leitfähiges Material, beispielsweise Kupfer. Die Keimschicht 31 kann auch mehrschichtig
ausgebildet sein.
Auf der unstrukturierten Keimschicht 31 wird nachfolgend eine metallische Verstärkungsschicht 3 aufgebracht (Figur IC) . Die metallische Verstärkungsschicht wird insbesondere mittels eines galvanischen Verfahrens abgeschieden. Beispielsweise enthält die metallische Verstärkungsschicht Nickel, Gold oder Kupfer oder ein anderes Metall. Die metallische
Verstärkungsschicht 3 kann auch mehrschichtig ausgebildet sein, beispielsweise mit einer der Halbleiterschichtenfolge zugewandten Gold-Schicht und einer auf der der
Halbleiterschichtenfolge 2 abgewandten Seite der Gold-Schicht angeordneten Nickel-Schicht. Bei einer mehrschichtigen
Ausbildung der metallischen Verstärkungsschicht beträgt beispielsweise eine Dicke der der Halbleiterschichtenfolge am nächsten liegenden Schicht, etwa der Gold-Schicht, höchstens 50 % oder höchstens 10 % der Dicke einer nachfolgenden
Teilschicht der metallischen Verstärkungsschicht.
Die metallische Verstärkungsschicht 3 wird so dick
ausgebildet, dass sie selbsttragend ist und auch in
Abwesenheit des Substrats 29 die Halbleiterschichtenfolge 2 mechanisch stabilisieren kann. Beispielsweise entspricht eine Dicke der metallischen Verstärkungsschicht zwischen
einschließlich 5 ym und einschließlich 200 ym, etwa zwischen einschließlich 100 ym und einschließlich 150 ym.
Die metallische Verstärkungsschicht 3 kann so ausgebildet werden, dass Verspannungen, beispielsweise aufgrund von unterschiedlichen thermischen Ausdehnungskoeffizienten, etwa gegenüber der Halbleiterschichtenfolge 2 zumindest teilweise kompensiert werden. Eine Einstellung der Verspannung kann während der galvanischen Abscheidung der metallischen
Verstärkungsschicht 3 erfolgen, beispielsweise über geeignete Parameter des Elektrolyts, etwa über dessen Bestandteile, über Additive, über den pH-Wert, über die Drehzahl, über den Fluss, die Stromstärke, den zeitlichen Verlauf der
Stromstärke, etwa in Rampenform, und/oder über die
Temperatur .
In dem in Figur IC dargestellten Ausführungsbeispiel wird auf die metallische Verstärkungsschicht 3 ein erster Kontakt 51 ausgebildet. Davon abweichend kann jedoch auch eine der
Halbleiterschichtenfolge 2 abgewandte Oberfläche der
metallischen Verstärkungsschicht 3 den ersten Kontakt bilden. Nachfolgend wird, wie in Figur 1D dargestellt, das Substrat 29 entfernt, etwa mittels eines Laserabhebeverfahrens (Laser Lift Off, LLO) , mittels eines mechanischen Verfahrens und/oder mittels eines chemischen Verfahrens.
Ein Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip bezeichnet.
Ein Dünnfilm-Halbleiterchip, etwa ein Dünnfilm-Leuchtdioden- Chip, kann sich weiterhin im Rahmen der vorliegenden
Anmeldung durch mindestens eines der folgenden
charakteristischen Merkmale auszeichnen:
an einer zu einem Trägerelement, zum Beispiel der
metallischen Verstärkungsschicht 3, hin gewandten ersten Hauptfläche des Halbleiterkörpers 28, der die
Halbleiterschichtenfolge 2 mit dem aktiven Bereich 20 umfasst, ist eine Spiegelschicht aufgebracht oder, etwa als Braggspiegel in der Halbleiterschichtenfolge
integriert, ausgebildet, die zumindest einen Teil der in der Halbleiterschichtenfolge erzeugten oder zu
detektierenden Strahlung in diese zurückreflektiert;
die Halbleiterschichtenfolge 2 weist eine Dicke im Bereich von 20ym oder weniger, insbesondere im Bereich von 3 ym bis 10 ym, etwa 5 ym auf; und/oder
- die Halbleiterschichtenfolge 2 enthält mindestens eine
Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der
Halbleiterschichtenfolge führt, d.h. sie weist ein
möglichst ergodisch stochastisches Streuverhalten auf.
Ein Grundprinzip eines Dünnfilm-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren
Offenbarungsgehalt insofern hiermit durch Rückbezug in die vorliegende Anmeldung aufgenommen wird. Die so freigelegte erste Halbleiterschicht 21 der
Halbleiterschichtenfolge 2 bildet eine
Strahlungsdurchtrittsflache 10 des herzustellenden
Halbleiterchips. Diese Fläche kann nach dem Entfernen des Substrats 29 mit einer Aufrauung 27 versehen werden, etwa mittels eines nasschemischen Ätzprozesses.
Nach dem Entfernen des Substrats 29 kann aus der
Halbleiterschichtenfolge 2 für jeden herzustellenden
Halbleiterchip 1 jeweils ein Halbleiterkörper 28 aus der Halbleiterschichtenfolge 2 ausgebildet werden.
Ein fertiggestellter Halbleiterchip 1, der durch Vereinzelung aus einem Waferverbund hervorgeht, ist in Figur IE in einer Schnittansicht entlang der in der Figur 1F gezeigten Linie ΑΑλ der Draufsicht des Halbleiterchips gezeigt.
Die einzelnen Halbleiterkörper 28 werden also nach dem
Aufbringen der metallischen Verstärkungsschicht aus der
Halbleiterschichtenfolge 2 ausgebildet. Die metallische
Verstärkungsschicht 3 erfüllt die Funktion eines Trägers für die Halbleiterschichtenfolge des Halbleiterkörpers 28. Auf einen Umbond-Prozess , bei dem die Halbleiterschichtenfolge 2 auf einen vorgefertigten Träger übertragen wird, kann also verzichtet werden. Abgesehen von der Gesamtdicke der Halbleiterschichtenfolge 2, welche typischerweise nur wenige Mikrometer beträgt,
entspricht die vertikale Ausdehnung des Halbleiterchips 1 im Wesentlichen der vertikalen Ausdehnung der metallischen
Verstärkungsschicht 3. Beispielsweise beträgt die vertikale Ausdehnung der Verstärkungsschicht mindestens 70 % oder mindestens 80 % der gesamten vertikalen Ausdehnung des
Halbleiterchips 1. Der Halbleiterchip 1 weist einen zweiten Kontakt 52 auf, der mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden ist. Zum Beispiel ist der zweite Kontakt 52 eine auf einen freigelegten Bereich der Anschlussschicht 4 abgeschiedene Schicht oder eine freigelegte Oberfläche der Anschlussschicht 4. Der zweite Kontakt 52 ist seitlich des
Halbleiterkörpers angeordnet. Die Strahlungsdurchtrittsfläche 10 des Halbleiterkörpers 28 ist also frei von einem externen elektrischen Kontakt, der eine Abschattung bewirken könnte. Der erste Kontakt 51 und der zweite Kontakt 52 sind
insbesondere auf gegenüberliegenden Seiten der metallischen Verstärkungsschicht 3 angeordnet. Über den ersten Kontakt 51 und den zweiten Kontakt 52 ist der Halbleiterchip extern elektrisch kontaktierbar . Weiterhin kann der Halbleiterkörper 28 auf der der
metallischen Verstärkungsschicht 3 abgewandten Seite mit einer Passivierungsschicht überdeckt werden (nicht explizit dargestellt) . Der Halbleiterchip 1 zeichnet sich durch eine besonders effiziente Wärmeabfuhr von im Betrieb erzeugter Verlustwärme aus. Eine hohe Effizienz auch bei großen Betriebsströmen ist so vereinfacht erzielbar. Weiterhin kann die metallische Verstärkungsschicht 3 eine besonders unempfindliche und effiziente Verkapselung des Halbleiterchips auf der der
Strahlungsdurchtrittsfläche 10 abgewandten Seite bewirken. Eine hohe Lebensdauer des Halbleiterchips wird gefördert. Ein weiteres Ausführungsbeispiel ist anhand der Figuren 2A bis 2D in schematischer Schnittansicht dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A bis 1F beschriebenen
Ausführungsbeispiel. Insbesondere können die
Halbleiterschichtenfolge 2 und die auf der
Halbleiterschichtenfolge 2 abgeschiedenen Schichten bei dem in Figur 2A dargestellten Zwischenstadium wie im Zusammenhang mit der Figur 1A beschrieben ausgebildet sein.
Nach dem Aufbringen der metallischen Verstärkungsschicht 3 wird diese mittels eines Materialabtrags eingeebnet, etwa mittels chemo-mechanischen Polierens. Unebenheiten der metallischen Verstärkungsschicht 3, beispielsweise aufgrund der zu befüllenden Ausnehmung 25, können so ausgeglichen werden, sodass die metallische Verstärkungsschicht 3 auf der der Halbleiterschichtenfolge abgewandten Seite eben ist.
Nachfolgend wird auf die metallische Verstärkungsschicht 3 ein Träger 8 aufgebracht. Dies erfolgt insbesondere mittels einer stoffschlüssigen Verbindung.
Bei einer stoffschlüssigen Verbindung werden die, bevorzugt vorgefertigten, Verbindungspartner mittels atomarer und/oder molekularer Kräfte zusammengehalten. Eine stoffschlüssige Verbindung kann beispielsweise mittels einer Fügeschicht, etwa einer Klebeschicht oder einer Lotschicht, erzielt werden. In der Regel geht eine Trennung der Verbindung mit einer Zerstörung des Verbindungsmittels und/oder zumindest eines der Verbindungspartner einher.
Insbesondere kann eine direkte Bondverbindung Anwendung finden. Bei einer direkten Bondverbindung erfolgt die
mechanische Verbindung insbesondere ausschließlich unter Einwirkung von Druck und/oder Hitze. Eine Fügeschicht wie eine Lotschicht oder eine Klebeschicht ist bei einer direkten Bondverbindung nicht erforderlich. Insbesondere kann eine direkte Bondverbindung über van-der-Waals-Kräfte oder
Wasserstoffbrücken-Bindungen erfolgen.
Der Träger 8 ist zweckmäßigerweise elektrisch leitfähig ausgebildet. Beispielsweise enthält der Träger ein Metall oder besteht aus einem Metall, etwa Kupfer, Aluminium oder Molybdän, oder ein insbesondere dotiertes Halbleitermaterial, etwa Silizium oder Germanium. Eine der
Halbleiterschichtenfolge 2 abgewandte Oberfläche des Trägers 8 dient als erster Kontakt 51. Alternativ kann jedoch, wie auch im ersten Ausführungsbeispiel, eine separate Schicht den ersten Kontakt bilden. Die nachfolgenden Schritte,
insbesondere das Entfernen des Substrats, das Ausbilden der Halbleiterkörper aus der Halbleiterschichtenfolge und das Ausbilden eines zweiten Kontakts können, wie im Zusammenhang mit den Figuren 1D bis 1F beschrieben, erfolgen.
In diesem Ausführungsbeispiel bildet die metallische
Verstärkungsschicht 3 zusammen mit dem Träger 8 das die
Halbleiterschichtenfolge des Halbleiterkörpers 28 mechanisch tragende Element. In diesem Ausführungsbeispiel kann die metallische Verstärkungsschicht daher dünner ausgebildet sein und beispielsweise eine Schichtdicke von mindestens 5 ym aufweisen .
Das in den Figuren 3A bis 3C gezeigte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit den
Figuren 1A bis 1F beschriebenen Ausführungsbeispiel. Im Unterschied hierzu wird, wie in Figur 3A dargestellt, von der dem Substrat 28 abgewandten Seite her eine Mehrzahl von Ausnehmungen 25 ausgebildet. Eine innenliegende Ausnehmung 251 entspricht der in Figur 1A dargestellten Ausnehmung 25. Zusätzlich ist eine umlaufende Ausnehmung 552 ausgebildet, welche sich ebenfalls zumindest durch die zweite
Halbleiterschicht 22 und den aktiven Bereich 20 hindurch erstreckt. Bei diesem Ausführungsbeispiel werden die
Halbleiterkörper 28 der herzustellenden Halbleiterchips also noch vor dem Ausbilden der metallischen Verstärkungsschicht 3 aus der Halbleiterschichtenfolge 2 ausgebildet.
Auf der Halbleiterschichtenfolge 2 wird vollflächig eine Keimschicht 31 ausgebildet. Nachfolgend wird eine metallische Verstärkungsschicht 3 vollflächig aufgebracht. Die
metallische Verstärkungsschicht befüllt die innenliegende Ausnehmung 251 und die umlaufende Ausnehmung 252. In der innenliegende Ausnehmung 251 sind die Keimschicht und die metallische Verstärkungsschicht elektrisch leitend mit der ersten Halbleiterschicht 21 verbunden. In der umlaufenden Ausnehmung 252 sind diese Schichten mittels der
Isolationsschicht 6 von der ersten Halbleiterschicht 21 elektrisch isoliert. Die metallische Verstärkungsschicht 3 verläuft auf Höhe des aktiven Bereichs 20 zumindest
stellenweise entlang des Umfangs des Halbleiterkörpers 28 eines herzustellenden Halbleiterchips.
Nach dem Ausbilden der metallischen Verstärkungsschicht 3 können, wie im Zusammenhang mit den Figuren 1D bis 1F
beschrieben, die weiteren Herstellungsschritte durchgeführt werden, insbesondere das Entfernen des Substrats 29, das Ausbilden der Aufrauung 27 und das Ausbilden eines zweiten Kontakts 52. Die umlaufende Ausnehmung 252 muss sich in dem in Figur 3A dargestellten Zwischenschritt nicht notwendigerweise durch die gesamte Halbleiterschichtenfolge 2 hindurch erstrecken. Alternativ ist auch denkbar, dass sich die umlaufende
Ausnehmung 252 in vertikaler Richtung nur teilweise durch die Halbleiterschichtenfolge 2 hindurch erstreckt und im Bereich der umlaufenden Ausnehmung Material der
Halbleiterschichtenfolge 2 beim Ausbilden der Aufrauung 27 entfernt wird.
Die metallische Verstärkungsschicht 3 bildet eine metallische Verkapselung des herzustellenden Halbleiterkörpers, wobei die metallische Verstärkungsschicht die dem Substrat abgewandte Oberfläche der Halbleiterschichtenfolge 2 und die
Seitenflächen des Halbleiterkörpers 28 vollständig oder zumindest auf Höhe des aktiven Bereichs 20, bedeckt.
Selbstverständlich kann auch bei dieser Variante des
Herstellungsverfahrens auf die metallische
Verstärkungsschicht 3 ein Träger 8 aufgebracht werden, insbesondere wie im Zusammenhang mit Figur 2C beschrieben.
In den Figuren 4A bis 4C ist ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterchips gezeigt. Dieses Ausführungsbeispiel entspricht im
Wesentlichen dem im Zusammenhang mit den Figuren 3A bis 3C beschriebenen Ausführungsbeispiel .
Im Unterschied hierzu ist die Keimschicht 31 zusätzlich zu einer Spiegelschicht 7 vorgesehen. Die Spiegelschicht 7 befindet sich zwischen der Keimschicht 31 und der
Halbleiterschichtenfolge 2. Das Material für die Keimschicht ist in diesem Fall unabhängig von der Reflektivität des
Materials wählbar. Die Spiegelschicht 7 kann selbst auch mehrschichtig sein und beispielsweise eine metallische
Schicht und eine ein TCO-Material enthaltende Schicht
aufweisen (TCO: transparentes leitfähiges Oxid, englisch Transparent Conductive Oxide) .
Selbstverständlich kann eine derartige zusätzliche
Spiegelschicht auch bei den vorangegangenen
Ausführungsbeispielen Anwendung finden oder im vorliegenden Ausführungsbeispiel weggelassen werden.
Weiterhin sind die metallische Verstärkungsschicht 3 und die Keimschicht 31 im Bereich der umlaufenden Ausnehmung 252 mit der ersten Halbleiterschicht 21 elektrisch leitend verbunden. Die metallische Verstärkungsschicht 3 bildet also einen zumindest stellenweise entlang eines Umfangs des
Halbleiterkörpers 28 verlaufenden elektrischen Anschluss 35. Mit anderen Worten ist der Halbleiterkörper 28 rahmenförmig entlang seines Umfangs elektrisch kontaktiert.
Von dem gezeigten Ausführungsbeispiel abweichend kann, abhängig von der Querleitfähigkeit der ersten
Halbleiterschicht 21 und der lateralen Ausdehnung des
Halbleiterkörpers 28, auch auf die innenliegenden
Ausnehmungen 251 verzichtet werden, sodass die umlaufende Ausnehmung 252 die einzige Ausnehmung ist, die von der dem Substrat 28 abgewandten Seite der Halbleiterschichtenfolge 2 her in diese eingebracht wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 107 198.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 Halbleiterchip
10 Strahlungsdurchtrittsflache
2 Halbleiterschichtenfolge
20 aktiver Bereich
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
25 Ausnehmung
251 innenliegende Ausnehmung
252 umlaufende Ausnehmung
27 Aufrauung
28 Halbleiterkörper
29 Substrat
3 metallische Verstärkungsschicht
31 Keimschicht
35 elektrischer Anschluss
4 Anschlussschicht
51 erster Kontakt
52 zweiter Kontakt
6 IsolationsSchicht
7 Spiegelschicht
8 Träger

Claims

Patentansprüche
1. Verfahren zum Herstellen eines optoelektronischen
Halbleiterchips mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (20) auf einem Substrat (29);
b) Ausbilden zumindest einer Ausnehmung (25) , die sich durch den aktiven Bereich erstreckt;
c) Ausbilden einer metallischen Verstärkungsschicht (3) auf der Halbleiterschichtenfolge mittels galvanischer
Abscheidung, wobei die metallische Verstärkungsschicht die Halbleiterschichtenfolge vollständig bedeckt und die
Ausnehmung zumindest teilweise füllt; und
d) Entfernen des Substrats.
2. Verfahren nach Anspruch 1,
wobei vor dem Ausbilden der metallischen Verstärkungsschicht eine Keimschicht (31) ausgebildet wird.
3. Verfahren nach Anspruch 2,
wobei die Keimschicht als eine Spiegelschicht ausgebildet wird oder vor dem Ausbilden der Keimschicht eine
Spiegelschicht (7) auf die Halbleiterschichtenfolge
aufgebracht wird.
4. Verfahren nach einem der vorherigen Ansprüche,
wobei die metallische Verstärkungsschicht einen Träger (8) des Halbleiterchips bildet, der die Halbleiterschichtenfolge mechanisch stabilisiert.
5. Verfahren nach einem der Ansprüche 1 bis 3,
wobei nach Schritt c) auf der der Halbleiterschichtenfolge abgewandten Seite der metallischen Verstärkungsschicht ein Träger (8) befestigt wird.
6. Verfahren nach Anspruch 5,
wobei der Träger mittels einer direkten Bondverbindung an der metallischen Verstärkungsschicht befestigt wird.
7. Verfahren nach einem der vorherigen Ansprüche,
wobei die metallische Verstärkungsschicht auf einer der
Halbleiterschichtenfolge abgewandten Seite eingeebnet wird.
8. Verfahren nach einem der vorherigen Ansprüche,
wobei der Halbleiterchip einen Halbleiterkörper (28) mit der Halbleiterschichtenfolge aufweist .
9. Verfahren nach Anspruch 8,
wobei die zumindest eine Ausnehmung eine innenliegende
Ausnehmung (251) ist, die in lateraler Richtung vollständig von Material des Halbleiterkörpers umgeben ist.
10. Verfahren nach Anspruch 8 oder 9,
wobei die zumindest eine Ausnehmung eine umlaufende
Ausnehmung (252) ist, die den Halbleiterkörper in lateraler Richtung zumindest stellenweise umläuft.
11. Verfahren nach Anspruch 10,
wobei die metallische Verstärkungsschicht in der umlaufenden Ausnehmung vom Halbleiterkörper elektrisch isoliert ist.
12. Verfahren nach Anspruch 10,
wobei die metallische Verstärkungsschicht den
Halbleiterkörper in der umlaufenden Ausnehmung elektrisch kontaktiert .
13. Verfahren nach einem der Ansprüche 8 bis 10,
wobei der Halbleiterkörper nach Schritt c) und nach Schritt d) aus der Halbleiterschichtenfolge gebildet wird.
14. Optoelektronischer Halbleiterchip umfassend:
- einen Halbleiterkörper (28) mit einer
Halbleiterschichtenfolge (2), die einen zum Erzeugen oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (20) aufweist ;
- zumindest eine Ausnehmung (25) , die sich durch den aktiven Bereich erstreckt;
- eine metallische Verstärkungsschicht (3) , die die
Halbleiterschichtenfolge vollständig bedeckt und die
Ausnehmung zumindest teilweise füllt;
wobei der Halbleiterchip frei von einem Aufwachssubstrat der Halbleiterschichtenfolge ist und wobei (i) die metallische Verstärkungsschicht einen Träger (8) des Halbleiterchips bildet oder (ii) auf einer dem Halbleiterkörper abgewandten Seite der metallischen Verstärkungsschicht ein Träger (8) angeordnet ist.
15. Optoelektronischer Halbleiterchip nach Anspruch 14, der nach einem der Ansprüche 1 bis 13 hergestellt ist.
PCT/EP2018/057126 2017-04-04 2018-03-21 Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip WO2018184842A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/491,483 US11107944B2 (en) 2017-04-04 2018-03-21 Method of manufacturing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR1020197032671A KR102328383B1 (ko) 2017-04-04 2018-03-21 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
CN201880023704.7A CN110494994A (zh) 2017-04-04 2018-03-21 用于制造光电子半导体芯片的方法和光电子半导体芯片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017107198.9A DE102017107198A1 (de) 2017-04-04 2017-04-04 Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102017107198.9 2017-04-04

Publications (1)

Publication Number Publication Date
WO2018184842A1 true WO2018184842A1 (de) 2018-10-11

Family

ID=61800499

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/057126 WO2018184842A1 (de) 2017-04-04 2018-03-21 Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip

Country Status (5)

Country Link
US (1) US11107944B2 (de)
KR (1) KR102328383B1 (de)
CN (1) CN110494994A (de)
DE (1) DE102017107198A1 (de)
WO (1) WO2018184842A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950370A (zh) * 2019-04-23 2019-06-28 广东省半导体产业技术研究院 超薄紫外发光器件及其制备方法
DE102021209250A1 (de) * 2021-08-24 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Schichtenstapel für einen Halbleiterchip, Halbleiterchip und Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050281303A1 (en) * 2004-06-18 2005-12-22 Naochika Horio Semiconductor light emitting device and manufacturing method thereof
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20130221398A1 (en) * 2012-02-24 2013-08-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and fabrication method thereof
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
KR101228428B1 (ko) * 2004-02-20 2013-01-31 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
US8802465B2 (en) * 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP2008205005A (ja) 2007-02-16 2008-09-04 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
DE102009044086A1 (de) * 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US8476649B2 (en) * 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
CN105895758A (zh) * 2014-10-23 2016-08-24 北京中科天顺信息技术有限公司 发光二极管、发光二极管模块及其制作方法
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016104965A1 (de) * 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050281303A1 (en) * 2004-06-18 2005-12-22 Naochika Horio Semiconductor light emitting device and manufacturing method thereof
DE102007022947A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20130221398A1 (en) * 2012-02-24 2013-08-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and fabrication method thereof
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176

Also Published As

Publication number Publication date
KR20190132686A (ko) 2019-11-28
KR102328383B1 (ko) 2021-11-18
US20200194612A1 (en) 2020-06-18
DE102017107198A1 (de) 2018-10-04
US11107944B2 (en) 2021-08-31
CN110494994A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102011015821B4 (de) Optoelektronischer Halbleiterchip
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE112012005360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
EP2612372B1 (de) Leuchtdiodenchip
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2606511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2012049023A1 (de) Leuchtdiodenchip
DE102014116935A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015111558B4 (de) Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
DE102010033137A1 (de) Leuchtdiodenchip
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE112014002623B4 (de) Optoelektronisches Bauteil und Herstellungsverfahren hierfür
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP2599123B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18713611

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197032671

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18713611

Country of ref document: EP

Kind code of ref document: A1