DE102015119413A1 - Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers - Google Patents

Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers Download PDF

Info

Publication number
DE102015119413A1
DE102015119413A1 DE102015119413.9A DE102015119413A DE102015119413A1 DE 102015119413 A1 DE102015119413 A1 DE 102015119413A1 DE 102015119413 A DE102015119413 A DE 102015119413A DE 102015119413 A1 DE102015119413 A1 DE 102015119413A1
Authority
DE
Germany
Prior art keywords
metal
chips
semiconductor substrate
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015119413.9A
Other languages
English (en)
Other versions
DE102015119413A8 (de
Inventor
Markus Heinrici
Joachim Hirschler
Martin Mischitz
Michael Roesner
Gudrun Stranzl
Martin Zgaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015119413A1 publication Critical patent/DE102015119413A1/de
Publication of DE102015119413A8 publication Critical patent/DE102015119413A8/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05847—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) zum Bearbeiten eines Halbleitersubstrats Folgendes enthalten: Bedecken von mehreren Chipbereichen des Halbleitersubstrats mit einem Metall (110); Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (120); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt (130).

Description

  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein Verfahren zum Bearbeiten eines Halbleitersubstrats und auf ein Verfahren zum Bearbeiten eines Halbleiterwafers.
  • Im Allgemeinen können Metalle in der Halbleiterverarbeitung zum elektrischen Kontaktieren eines Chips, eines Bausteins oder irgendeines anderen Halbleiterwerkstücks verwendet werden. Herkömmlicherweise kann eine Metallisierung auf Wafer-Ebene gebildet sein, z. B. kann eine Metallisierung über jeweiligen Chipbereichen oder Bausteinbereichen eines Wafers gebildet sein, und schließlich kann der Wafer in mehrere Chips oder Bausteine vereinzelt werden. Ein Baustein oder ein Chip kann eine vorderseitige Metallisierung enthalten, die typischerweise eine spezifische Verdrahtung enthält, die zum Betreiben des Chips oder Bausteins erforderlich sein kann. Ferner, z. B. im Fall von vertikal integrierten Halbleiterchips oder -bausteinen kann eine rückseitige Metallisierung oder eine rückseitige Kontaktstelle vorgesehen sein. Die rückseitige Metallisierung kann beispielsweise gebildet werden, nachdem der Wafer auf eine gewünschte Dicke, z. B. durch Abschleifen der Rückseite, dünner gemacht wurde.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Metall; Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (z. B. wobei eine Vorderseite und/oder eine Rückseite des jeweiligen Chips mit dem Metall bedeckt ist); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt.
  • Ferner kann das Tempern bei einer Temperatur größer als oder gleich etwa 220 °C, z. B. größer als oder gleich etwa 250 °C, ausgeführt werden. Ferner kann eine Temperdauer des Temperns größer als oder gleich etwa 15 Min. sein. Ferner kann das Tempern das Erwärmen des Metalls (und des wenigstens einen Chips) bei einer Temperatur größer als etwa 250 °C für mehr als 15 Min. enthalten. Ferner kann das Tempern in Anwesenheit von Ameisensäure ausgeführt werden.
  • Ferner kann jeder Bereich des Halbleitersubstrats eine integrierte Schaltungsstruktur enthalten. Ferner können die Chipbereiche des Halbleitersubstrats durch einen oder mehrere Zerteilungsbereiche (z. B. durch einen oder mehrere Schnittfugenbereiche) voneinander getrennt sein.
  • Ferner kann das Metall mehr als 50 % einer Vorderseite oder einer Rückseite des Halbleitersubstrats bedecken. Ferner kann das Metall mehr als 80 % einer Vorderseite oder einer Rückseite des jeweiligen Chips bedecken. Ferner können alle Chips, die aus dem Halbleitersubstrat gebildet sind, gemeinsam getempert werden, z. B. auf einem Hilfsträger befestigt.
  • Gemäß verschiedenen Ausführungsformen kann das Bedecken der mehreren Chipbereiche mit einem Metall das Bilden einer Metallschicht über dem Halbleitersubstrat und nachfolgend das Strukturieren der Metallschicht enthalten.
  • Ferner kann das Bilden der Metallschicht einen PVD- oder einen CVD-Prozess enthalten. Ferner kann das Bilden der Metallschicht Plattieren enthalten, z. B. stromloses Plattieren. Ferner kann das Bilden der Metallschicht stromloses Aufbringen enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bedecken der mehreren Chipbereiche mit einem Metall das Drucken einer Suspension (z. B. einer Tinte oder Paste), die das Metall (z. B. in Form von Partikeln) enthält, über die mehreren Chipbereiche des Halbleitersubstrats enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner Folgendes enthalten: Vortempern (Vorheilen) der Suspension (z. B. der Tinte oder der Taste) nach dem Drucken.
  • Ferner kann das Vortempern bei einer Temperatur kleiner als oder gleich etwa 220 °C, z. B. kleiner als oder gleich etwa 200 °C, ausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Drucken der Suspension Schablonendrucken enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Metall Kupfer enthalten oder sein.
  • Gemäß verschiedenen Ausführungsformen kann das Metall eine Kupferlegierung enthalten oder sein.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat ein Halbleiterwafer sein. Ferner kann das Halbleitersubstrat Silizium enthalten oder aus Silizium bestehen. Ferner kann der Halbleiterwafer ein Siliziumwafer sein. Ferner kann der Halbleiterwafer ein Recon-Wafer sein oder ihn enthalten. Ferner kann der Halbleiterwafer einen Durchmesser oder eine Breite von etwa 5 cm bis etwa 50 cm aufweisen. Ferner kann der Halbleiterwafer einen Durchmesser oder eine Breite größer als etwa 5 cm (z. B. größer als etwa 10 cm) und eine Dicke kleiner als etwa 100 µm, 50 µm, 40 µm, 30 µm, 20 µm, 15 µm, 10 µm oder 5 µm aufweisen. Ein hohes Seitenverhältnis des Halbleiterwafers kann die mechanische Stabilität des Halbleiterwafers reduzieren, so dass ein Einfluss des Metalls in der Verarbeitung berücksichtigt werden muss.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat eine Dicke kleiner als etwa 100 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Metall, das jeden Chip aus den mehreren Chips bedeckt, eine Dicke größer als etwa 3 µm aufweisen. Ferner kann das Metall, das jeden Chip aus den mehreren Chips bedeckt, eine Dicke größer als etwa 5 µm, z. B. größer als etwa 10µm oder 15 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Metall, das jeden Chip aus den mehreren Chips bedeckt, eine Dicke größer als oder gleich etwa 25 % einer Dicke des Halbleitersubstrats aufweisen. Das Verhältnis der Dicke des Metalls und des Halbleitersubstrats kann die Größe der Belastung beeinflussen, die in dem Halbleitersubstrat erzeugt oder in es übertragen wird, oder kann die Verformung des Halbleitersubstrats und des Metalls beeinflussen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der mehreren Chips aus dem Halbleitersubstrat Zerteilen enthalten. Ferner kann das Bilden der mehreren Chips aus dem Halbleitersubstrat wenigstens eines aus mechanischem Zerteilen unter Verwendung einer Zerteilungssäge, thermischem Zerteilen unter Verwendung eines Lasers oder chemisches Zerteilen durch Ätzen enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der mehreren Chips aus dem Halbleitersubstrat Plasmaschneiden enthalten, wobei das Metall, das die mehreren Chipbereiche des Halbleitersubstrats bedeckt, als Maske für das Plasmaschneiden verwendet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner Folgendes enthalten: Befestigen des Halbleitersubstrats auf einem Glasträger vor dem Zerteilen, so dass die Chips aus den mehreren Chips nach dem Zerteilen an dem Glasträger haften.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner Folgendes enthalten: Befestigen des wenigstens einen Chips aus den mehreren Chips mit dem Metall an einer Metallschicht vor dem Tempern.
  • Ferner kann die Metallschicht eine Metallfolie und/oder eine Leiterplatine enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner Folgendes enthalten: Anbringen des wenigstens einen Chips aus den mehreren Chips an einem Hilfsträger vor dem Tempern. Ferner können ein oder mehrere Chips über eine Übertragungsfolie auf einen Hilfsträger übertragen werden. Ferner kann der Hilfsträger (der z. B. Polyimid oder Kapton enthält) temperaturstabil sein, z. B. bis wenigstens etwa 400 °C. Ferner kann der wenigstens eine aus den mehreren Chips an dem Hilfsträger über einen temperaturstabilen Klebstoff (der z. B. Photo-Imid, z. B. rotationsbeschichtet oder sprühbeschichtetes Photo-Imid, enthält) befestigt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Drucken einer Schicht über einen Halbleiterwafer, wobei die Schicht Metallpartikel enthält (z. B. suspendiert in einem Lösungsmittel (auch als Tinte oder Paste bezeichnet)); Vortempern der Schicht (z. B. um wenigstens teilweise das Lösungsmittel auszutreiben); Zerteilen des Halbleiterwafers in mehrere Chips, wobei jeder Chip aus den mehreren Chips mit Metallpartikeln der vorgetemperten Schicht bedeckt sein kann (z. B. eine Vorderseite und/oder eine Rückseite jedes Chips aus den mehreren Chips kann bedeckt sein); und nachfolgend Sintern der Metallpartikel der vorgetemperten Schicht.
  • Gemäß verschiedenen Ausführungsformen kann das Zerteilen des Halbleiterwafers Plasmaschneiden enthalten.
  • Gemäß verschiedenen Ausführungsformen können die gesinterten Metallpartikel eine rückseitige Metallisierung des jeweiligen Chips bereitstellen.
  • Gemäß verschiedenen Ausführungsformen können die Metallpartikel Kupfer enthalten oder können Kupferpartikel sein. Ferner können die Metallpartikel Nanopartikel und/oder Mikropartikel enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Bilden von mehreren Chips aus einem Halbleiterwafer, wobei die mehreren Chips auf einem Hilfsträger angebracht werden können, und wobei jeder Chip aus den mehreren Chips eine Dicke kleiner als etwa 40 µm aufweisen kann; teilweises Bedecken jedes Chips aus den mehreren Chips mit einer Metallschicht, wobei die Metallschicht eine Dicke größer als etwa 10 µm aufweist; und nachfolgend Tempern der Metallschicht.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung (z. B. eine Halbleitervorrichtung oder eine vertikal integrierte Halbleitervorrichtung) Folgendes enthalten: einen plasmageschnittenen Halbleiterchip, wobei wenigstens eine Oberfläche des plasmageschnittenen Halbleiterchips mit einer gesinterten Metallschicht bedeckt ist; wobei die gesinterte Metallschicht eine Dicke größer als oder gleich etwa 25 % einer Dicke des Halbleiterchips aufweist.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Metall, das getempert werden soll; Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist, und nachfolgend Tempern des Metalls, das wenigstens eine einen Chip aus den mehreren Chips bedeckt.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Metall, wobei das Metall gemäß einer Chipstruktur strukturiert ist; Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (z. B. kann das Metall das Halbleitersubstrat gemäß dem gewünschten Chipabmessungen, die aus dem Halbleitersubstrat gebildet werden sollen, maskieren); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren Folgendes enthalten: Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Material, das Metall enthält; Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Material, das Metall enthält, bedeckt ist, und nachfolgend Tempern (z. B. Sintern) des Materials, das Metall enthält und das wenigstens eine einen Chip aus den mehreren Chips bedeckt. Das Material, das Metall enthält, kann ein Metall, z. B. eine reine Metallschicht oder eine Metalllegierungsschicht, oder ein Metall und wenigstens ein anderes Material als Metall, z. B. eine Tinte, die ein Metall enthält, oder eine Paste, die ein Metall enthält, enthalten.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile durchgehend durch die unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen wird im Allgemeinen das Darstellen der Prinzipien der Erfindung hervorgehoben. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
  • Die 1A und 1B jeweils einen Halbleiterwafer zeigen, der durch herkömmlicherweise verwendete Verfahren verarbeitet ist;
  • 2 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Halbleitersubstrats gemäß verschiedenen Ausführungsformen zeigt;
  • die 3A bis 3D ein Halbleitersubstrat jeweils in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens gemäß verschiedenen Ausführungsformen zeigen;
  • 4 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Halbleiterwafers gemäß verschiedenen Ausführungsformen zeigt;
  • 5 ein Halbleitersubstrat in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens gemäß verschiedenen Ausführungsformen zeigt;
  • 6A ein Halbleitersubstrat in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens gemäß verschiedenen Ausführungsformen zeigt;
  • 6B ein Halbleitersubstrat in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens gemäß verschiedenen Ausführungsformen zeigt;
  • 7A ein Bild eines plasmageschnittenen Halbleiterchips gemäß verschiedenen Ausführungsformen zeigt;
  • 7B eine Abbildung eines durch Sägen geschnittenen Halbleiterchips zeigt;
  • 8A eine Abbildung eines gesinterten Metalls, das über einem Halbleiterchip gebildet ist, gemäß verschiedenen Ausführungsformen zeigt;
  • 8B eine Abbildung eines mit plattiertem Metall bedeckten Halbleiter-Chips zeigt;
  • die 9A und 9B eine elektronische Vorrichtung jeweils in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen; und
  • 10 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Halbleiterwafers gemäß verschiedenen Ausführungsformen zeigt.
  • Die folgende ausführliche Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann.
  • Das Wort "beispielhaft" ist hier so verwendet, dass es " als ein Beispiel, eine Instanz oder Darstellung dienend " bedeutet. Jede Ausführungsform oder Konstruktion, die hier als "beispielhaft" beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Konstruktionen zu deuten.
  • Das Wort "über", das in Bezug auf ein aufgebrachtes Material, das "über" einer Seite oder Oberfläche gebildet ist, verwendet ist, kann hier verwendet sein, so dass es bedeutet, dass das aufgebrachte Material "direkt auf", z. B. in direktem Kontakt mit, der besagten Seite oder Oberfläche gebildet sein kann. Das Wort "über", das in Bezug auf ein aufgebrachtes Material, das "über" einer Seite oder Oberfläche gebildet ist, verwendet ist, kann hier verwendet sein, so dass es bedeutet, dass das aufgebrachte Material "indirekt auf" der besagten Seite oder Oberfläche aufgebracht ist, wobei eine oder mehrere zusätzliche Schichten zwischen der besagten Seite oder Oberfläche und dem aufgebrachten Material angeordnet sind.
  • Der Begriff "Porosität", der in Bezug auf ein poröses Material, eine poröse Schicht oder eine poröse Metallschicht verwendet ist, kann hier verwendet sein, so dass er ein Maß der Lücken (auch als Hohlräume, Leerräume oder Poren bezeichnet) in einem Material zwischen 0 und 1 (was auch als Prozentwert zwischen 0 und 100 % ausgedrückt sein kann) bedeutet, wobei die Porosität ein Anteil des Volumens von Lücken über das Gesamtvolumen ist. Ein Material mit einer Porosität von 0 kann die größte materialspezifische Dichte aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Begriff "Metall", der in Bezug auf eine Metallschicht, einen Metallpartikel, einen Metallnanopartikel, einen Metallmikropartikel verwendet ist, hier verwendet sein, so dass er ein Metall, z. B. Kupfer, Silber, Nickel, Aluminium, Gold oder Ähnliches, und außerdem eine Metalllegierung, z. B. eine Legierung aus zwei oder mehr als zwei Metallen, z. B. eine Kupfer/Aluminium-Legierung, und außerdem eine Legierung aus wenigstens einem Metall und einem Halbmetall, z. B. eine Kupfer/Silizium-Legierung, eine Aluminium/Silizium-Legierung oder eine Kupfer/Aluminium/Silizium-Legierung, bedeutet. Anschaulich kann ein Metall jedes Material enthalten, das die typischen Eigenschaften von Metallen aufweist, z. B. können Metalle lichtundurchlässig, glänzend sein und eine hohe elektrische und thermische Leitfähigkeit aufweisen. Ferner können Metalle dehnbar und formbar sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Träger (z. B. ein Substrat, ein Wafer oder ein Werkstück) aus Halbleitermaterialien verschiedener Typen hergestellt sein oder sie enthalten, die beispielsweise Silizium, Germanium, Gruppe III bis Gruppe V oder anderer Typen, die beispielsweise Polymere enthalten, enthalten, obwohl in einer weiteren Ausführungsform andere geeignete Materialien ebenfalls verwendet sein können. In einer Ausführungsform ist der Träger aus Silizium hergestellt (dotiert oder undotiert), in einer alternativen Ausführungsform ist der Träger ein Silizium-auf-Isolator-Wafer (SOI-Wafer). Als eine Alternative kann irgendein anderes geeignetes Material für den Träger verwendet sein, beispielsweise ein Halbleiterverbundmaterial wie z. B. Galliumarsenid (GaAs), Indiumphosphid (InP), aber auch jedes geeignete ternäre Halbleiterverbundmaterial oder quartäre Halbleiterverbundmaterial wie z. B. Indiumgalliumarsenid (InGaAs). Gemäß verschiedenen Ausführungsformen kann der Träger ein dünnes oder ultradünnes Substrat oder Wafer sein, z. B. mit einer Dicke im Bereich von etwa einigen Mikrometern bis etwa einigen zehn Mikrometern, z. B. im Bereich von etwa 3 µm bis etwa 50 µm, z. B. mit einer Dicke weniger als etwa 100 µm oder weniger als etwa 50 µm. Gemäß verschiedenen Ausführungsformen kann ein Träger SiC (Siliziumcarbid) enthalten oder kann ein Siliziumcarbid-Träger, ein Siliziumcarbid-Substrat, ein Siliziumcarbid-Wafer oder ein Siliziumcarbid-Werkstück sein.
  • Im Allgemeinen kann es erwünscht sein, ein Halbleitermaterial oder ein elektrisch leitfähiges Metalloxid, ein Metallnitrid oder ein Metalloxinitrid mit einem Metall elektrisch zu kontaktieren, z. B. mit einem reinen Metall, wobei das Metall beispielsweise in direktem Kontakt mit dem Halbleitermaterial oder mit dem elektrisch leitfähigen Metalloxid, dem Metallnitrid oder dem Metalloxinitrid sein kann. Das Metall kann jedoch typischerweise einen größeren Wärmeausdehnungskoeffizienten (CTE) als das Halbleitermaterial oder das elektrisch leitfähige Metalloxid, das Metallnitrid oder das Metalloxinitrid aufweisen (z. B. gemessen bei 20°C). Beispielsweise kann Silizium einen CTE (z. B. als der linearer CTE bezeichnet) von etwa 2,6 ppm/K aufweisen, Galliumarsenid kann einen CTE von etwa 6,9 ppm/K aufweisen, Siliziumnitrid kann einen CTE von etwa 3,2 ppm/K aufweisen, Siliziumcarbid kann einen CTE von etwa 3 ppm/K aufweisen, Aluminiumnitrid kann einen CTE von etwa 4 ppm/K aufweisen, Aluminiumoxid kann einen CTE von etwa 7 ppm/K aufweisen, während Aluminium einen CTE von etwa 23 ppm/K aufweisen kann, Kupfer einen CTE von etwa 17 ppm/K aufweisen kann, Gold einen CTE von etwa 14 ppm/K aufweisen kann und Silber einen CTE von etwa 18 ppm/K aufweisen kann.
  • Deshalb kann eine Metallschicht, die beispielsweise an einer Oberfläche eines Halbleitersubstrats gebildet ist, mechanische Belastung oder Spannung in dem Halbleitersubstrat verursachen, wenn sich die Temperatur ändert. Metalle, die beispielsweise einen niedrigen CTE aufweisen, können andere Nachteile aufweisen, beispielsweise eine niedrige Wärmeleitfähigkeit (z. B. gemessen bei 20°C) oder ungeeignete mechanische Eigenschaften und/oder elektrische Eigenschaften, z. B. Wolfram mit einem CTE von etwa 4,5 ppm/K kann eine Wärmeleitfähigkeit von weniger als 180 W/mK aufweisen, während Kupfer eine Wärmeleitfähigkeit von etwa 400 W/mK aufweisen kann und Silber eine Wärmeleitfähigkeit von etwa 430 W/mK aufweisen kann. Deshalb kann gemäß verschiedenen Ausführungsformen Kupfer zum elektrischen Kontaktieren eines Halbleiterträgers, z. B. eines Halbleitersubstrats oder eines Halbleiterwafers, verwendet werden.
  • Aktuell verfügbare Verfahren zum Drucken einer rückseitigen Metallisierung enthalten beispielsweise Kupferpaste als Metallmaterial. Ein Sinterprozess zum Sintern der Kupferpaste auf dem Wafer kann erhöhte Temperatur (oder mit anderen Worten ein Tempern oder eine Wärmebehandlung) erfordern. Der Wafer kann beispielsweise auf eine Temperatur von etwa 400°C erwärmt werden, was zu einer enormen mechanischen Belastung aufgrund der Diskrepanz der Wärmeausdehnungskoeffizienten in Kombination mit spezifischen Kompressionsmoduln führt. Falls im Wesentlichen der gesamte Wafer mit der Kupfermetallpaste bedeckt ist, kann der gesamte Wafer mechanischer Belastung während des Sinterns ausgesetzt sein; und das kann eine starke Verformung des Wafers oder sogar ein Brechen des Wafers verursachen. 1A zeigt ein Siliziumwafer in einer Seitenansicht, und 1B zeigt ein Siliziumwafer in einer Vorderansicht nach dem Aufbringen einer Kupferpaste über den Wafer und nach dem Sintern der Kupferpaste durch aktuell verfügbare Verfahren. Herkömmlicherweise kann die Kupferpaste gesintert werden, bevor der Wafer zerteilt wird, und deshalb kann die mechanische Belastung den Wafer beeinträchtigen. Beispielsweise falls der Wafer ein dünner Wafer oder ein ultradünner Wafer ist, z. B. mit einer Dicke von weniger als etwa 100 µm oder weniger als etwa 50 µm, kann der Wafer der Belastung, die durch die Metallschicht verursacht wird, die über dem Wafer gebildet ist, nicht standhalten. Als ein Ergebnis kann der Wafer verformt werden, z. B. während einer Wärmebehandlung, wobei die Verformung (und die Möglichkeit des Brechens) für eine dickere Metallschicht und einen dünneren Wafer zunimmt.
  • Ferner kann der aktuell verwendete thermoelastische Klebstoff eine niedrige Viskosität aufweisen. Deshalb kann der Klebstoff bei erhöhten Temperaturen über den Wafer auf unkontrollierte Weise verteilt werden. Das trägt zu weiterer mechanischer Belastung oder zur ungeeigneten Position des Klebstoffs bei. Es kann schwierig sein, herkömmlicherweise verwendete Prozesse zum Bilden einer rückseitigen Metallisierung unter Verwendung von auf dem Wafer gesintertem Material für Zwecke der Massenproduktion zu implementieren. Es wurde erkannt, dass die Belastung, die auf die Wafer während des Sinterprozesses ausgeübt wird, reduziert werden muss. Ferner kann ein alternativer Klebstoff während des Sinterprozesses verwendet werden.
  • Gemäß verschiedenen Ausführungsformen ist ein Prozessablauf zum Bearbeiten eines Trägers (z. B. eines Substrats oder eines Wafers) oder mit anderen Worten zum Bilden einer rückseitigen Metallisierung auf mehreren Chips, die von einem Träger abgeteilt sind, vorgeschlagen. Zur Reduktion der Wafer-Belastung kann ein Sinterprozess nach der Chip-Trennung (z. B. nach dem Plasmaschneiden) ausgeführt werden.
  • 2 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 100 zum Bearbeiten eines Halbleiterträgers (z. B. eines Halbleitersubstrats) gemäß verschiedenen Ausführungsformen. Das Verfahren 100 kann Folgendes enthalten: in 110 Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Metall; in 120 Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist; und nachfolgend in 130 Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt.
  • Gemäß verschiedenen Ausführungsformen kann das Tempern ausgeführt werden, um das Metall zu sintern, z. B. falls das Metall in Form von Partikeln bereitgestellt ist, und/oder um das Metall zu tempern (auszuheilen), z. B. falls das Metall durch physikalische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD) aufgebracht wird oder falls das Metall plattiert (z. B. stromlos plattiert) wird. Gemäß verschiedenen Ausführungsformen kann das Tempern des Metalls beispielsweise die Dichte des Metalls erhöhen oder mit anderen Worten die Porosität des Metalls reduzieren. Ferner kann während des Temperns die Mikrostruktur des Metalls beeinflusst werden, und deshalb können die elektrische Leitfähigkeit und/oder die Wärmeleitfähigkeit des Metalls erhöht werden. Gemäß verschiedenen Ausführungsformen kann die Tempertemperatur, die zum Tempern eines Metalls verwendet wird, auf den Schmelzpunkt des Metalls beziehen, wobei für ein Metall mit einem höheren Schmelzpunkt auch eine höhere Tempertemperatur erforderlich sein kann. Gemäß verschiedenen Ausführungsformen können Kupferpartikel bei einer Temperatur von etwa 400 °C gesintert werden. Gemäß verschiedenen Ausführungsformen kann sich die Temperdauer, die zum Tempern eines Metalls verwendet wird, ebenfalls auf den Schmelzpunkt des Metalls beziehen, wobei für ein Metall mit einem höheren Schmelzpunkt auch eine längere Temperdauer erforderlich sein kann. Gemäß verschiedenen Ausführungsformen kann die Temperdauer, die zum Tempern von Kupferpartikeln verwendet wird, in dem Bereich von etwa 15 Min. bis etwa 60 Min. sein.
  • Gemäß verschiedenen Ausführungsformen kann das Tempern bei einer Temperatur größer als oder gleich etwa 200 °C, etwa 250 °C, etwa 300 °C oder etwa 350 °C ausgeführt werden, z. B. bei einer Temperatur im Bereich von etwa 200 °C bis etwa 500°C oder sogar bei einer Temperatur größer als etwa 500 °C. Die Temperdauer kann größer als oder gleich etwa 10 Min., 20 Min., 30 Min., 40 Min., 50 Min. oder 60 Min. sein. Zum Beispiel in dem Bereich von etwa 10 Min, bis etwa 1 h, oder sogar länger als etwa 1 h.
  • Gemäß verschiedenen Ausführungsformen kann sich die Temperdauer auf die Tempertemperatur beziehen, wobei die erforderliche Temperdauer zum Tempern des Metalls für höhere Tempertemperaturen abnehmen kann. Gemäß verschiedenen Ausführungsformen kann das Tempern das Erwärmen des Metalls auf eine Temperatur höher als etwa 250 °C für mehr als 15 Min. beziehen. Gemäß verschiedenen Ausführungsformen kann für Kupfer das Tempern das Erwärmen des Metalls auf eine Temperatur höher als etwa 350 °C für mehr als 10 Min. beziehen.
  • Gemäß verschiedenen Ausführungsformen kann das Tempern in einer Gasatmosphäre ausgeführt werden, z. B. in Formiergas (eine Mischung aus Wasserstoff und Stickstoff) oder in einem Reduktionsgas, das z. B. Ameisensäure enthält oder daraus besteht.
  • 3A stellt ein Halbleitersubstrat 102 in einer schematischen Querschnittsansicht an einer initialen Verarbeitungsstufe dar, z. B. bevor der Prozess 110 von Verfahren 100 ausgeführt wird. Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 vollständig in jeder geeigneten Halbleitertechnologie verarbeitet werden.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 ein Halbleiterwafer sein, der beispielsweise eine Breite (z. B. Durchmesser) in dem Bereich von etwa 5 cm bis 50 cm, z. B. in dem Bereich von etwa 10 cm bis etwa 50 cm, oder eine Breite größer als etwa 10 cm, 20 cm oder 30 cm aufweist.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 ein Siliziumwafer 102 sein oder kann wenigstens eine Siliziumschicht enthalten. Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 ein Recon-Wafer oder irgendein anderer geeigneter Wafer sein, der in der Halbleiterverarbeitung zum Handhaben von mehreren Chips auf Waferebene verwendet wird.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 eine Dicke weniger als etwa 100 µm, 90 µm, 80 µm, 70 µm, 60 µm, 50 µm, 40 µm, 30 µm, 20 µm, 10 µm oder 5 µm aufweisen. Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102, z. B. durch Schleifen und/oder Ätzen, auf eine Dicke weniger als etwa 100 µm, 90 µm, 80 µm, 70 µm, 60 µm, 50 µm, 40 µm, 30 µm, 20 µm, 10 µm oder 5 µm dünner gemacht werden, anders ausgedrückt gedünnt werden, bevor das Verfahren 100 ausgeführt wird, z. B. vor dem Zerteilen und/oder vor dem Tempern. Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 auf einem Glasträger zum Dünnen des Halbleitersubstrats 102 befestigt werden. Deshalb können die Chips, die von einem Halbleitersubstrat 102 vereinzelt werden, nach dem Zerteilen an dem Glasträger anhaften.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 eine oder mehrere integrierte Schaltungen oder eine oder mehrere integrierte Schaltungsstrukturen enthalten. Gemäß verschiedenen Ausführungsformen kann jeder Chipbereich des Halbleitersubstrats wenigstens eine integrierte Schaltung oder wenigstens eine integrierte Schaltungsstruktur enthalten.
  • Die integrierte Schaltungsstruktur kann wenigstens eines aus dem Folgenden enthalten: einen integrierten Transistor, einen integrierten Kondensator, eine integrierte Spule, einen integrierten Widerstand oder irgendeine andere integrierte Schaltungsstruktur, die in der Halbleitertechnologie verwendet wird, eine integrierte Batterie. Gemäß verschiedenen Ausführungsformen kann die integrierte Schaltungsstruktur über und/oder in einem Halbleiterkörper gebildet sein. Gemäß verschiedenen Ausführungsformen kann die integrierte Schaltung oder die integrierte Schaltungsstruktur, die jeweils in den Chipbereichen 102d des Halbleitersubstrats 102 bereitgestellt ist, wenigstens eine aus den folgenden Halbleitervorrichtungen enthalten: eine zweipolige Vorrichtung, z. B. eine Diode (z. B. eine PIN-Diode oder eine Schottky-Diode, z. B. eine SiC-Schottky-Diode), und/oder eine dreipolige Vorrichtung, z. B. einen MOSFET (Metalloxidhalbleiterfeldeffekttransitor), einen JFET (Sperrschichtfeldeffekttransistor), z. B. einen SiC-JFET, einen Thyristor (z. B. in der Metalloxidhalbleiter-Technologie (MOS-Technologie)), einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode), oder Ähnliches. Gemäß verschiedenen Ausführungsformen können die integrierte Schaltung oder die integrierte Schaltungsstruktur, die jeweils in den Chipbereichen 102d des Halbleitersubstrats 102 bereitgestellt sind, eine vollständig verarbeitete integrierte Schaltung oder integrierte Schaltungsstruktur in jeder Technologie, z. B. in MOS-Technologie oder in CMOS-Technologie (Komplementärmetalloxidhalbleiter-Technologie) enthalten.
  • Gemäß verschiedenen Ausführungsformen kann wenigstens ein Chip, der von dem Halbleiterträger 102 vereinzelt ist, wenigstens eines aus dem Folgenden sein oder enthalten: eine vollständig verarbeitete integrierte Schaltung, eine integrierte CMOS-Schaltung (integrierte Komplementärmetalloxidhalbleiter-Schaltung), einen Bipolartransistor, einen IGBT und/oder ein mikroelektromechanisches System (MEMS), oder eine weitere Komponente oder eine weitere Struktur, wie beispielsweise einen Baustein, einen Speicherbaustein, einen Chip, einen Mikroprozessor, eine Mikrosteuereinheit, eine Speicherstruktur, einen Ladungsspeicherungs-Speicher, einen Direktzugriffsspeicher, einen dynamischer Direktzugriffsspeicher, eine Logikschaltung, einen Sensor, einen Nano-Sensor, einen integrierten Sender/Empfänger, eine mikromechanische Vorrichtung, eine mikroelektronische Vorrichtung, eine nanoelektronische Vorrichtung, eine elektrische Schaltung, eine digitale Schaltung, eine analoge Schaltung und irgendeine andere elektronische Vorrichtung, die auf Halbleitertechnologie basiert.
  • Ferner kann wenigstens ein Chip, der von dem Halbleiterträger 102 vereinzelt ist, eine Halbleiterleistungsvorrichtung sein oder enthalten, die z. B. eine integrierte Leistungsschaltung (z. B. einen Leistungstransistor, einen Leistungsschalter, eine Leistungsdiode, einen Leistungs-Sender/Empfänger, einen Leistungsverstärker oder Ähnliches) enthält. Gemäß verschiedenen Ausführungsformen kann eine Halbleiterleistungsvorrichtung so konfiguriert sein, dass sie an hohen elektrischen Spannungen und hohen elektrischen Strömen betrieben wird, z. B. an einer Spannung größer als 30 V und/oder mit einem Strom größer als 2 A, z. B. an einer Spannung größer als 100 V und/oder mit einem Strom größer als 10 A. Gemäß verschiedenen Ausführungsformen kann eine Halbleiterleistungsvorrichtung wie z. B. eine Leistungsdiode, ein Leistungs-Bipolartransistor, ein Leistungs-Bipolartransistor mit isoliertem Gate oder ein Leistungs-Metalloxidhalbleiterfeldeffekttransistor (Leistungs-MOSFET) an einer Spannung bis zu 1000 V oder bis zu 5000 V und mit einem hohen Strom von bis zu 100 A oder bis zu 5000 A betrieben werden. Eine Halbleiterleistungsvorrichtung oder eine integrierte Leistungsschaltungsstruktur, wie hier auf sie Bezug genommen wird, kann wenigstens eines aus dem Folgenden sein oder enthalten: eine zweipolige Leistungsvorrichtung, z. B. eine Leistungsdiode, und/oder eine dreipolige Vorrichtung, z. B. einen Leistungs-MOSFET (auch als Smart-FET, Smart-MOSFET oder intelligenter Leistungs-MOSFET bezeichnet), einen Leistungs-JFET, einen Leistungsthyristor, einen Leistungs-IGBT oder Ähnliches. Ferner kann eine Halbleiterleistungsvorrichtung irgendeine andere geeignete mehrpolige Vorrichtung sein oder enthalten, z. B. mit vier oder mehr als vier Anschlüssen, z. B. eine Leistungssendervorrichtung, eine Leistungsempfängervorrichtung, eine Leistung-Sender/Empfänger-Vorrichtung, einen Leistungs-RF-Schalter (Leistungs-Hochfrequenz-Schalter), oder Ähnliches.
  • Gemäß verschiedenen Ausführungsformen kann die integrierte Schaltung oder integrierte Schaltungsstruktur als vertikal integrierte Schaltungsstruktur konfiguriert sein. Gemäß verschiedenen Ausführungsformen kann jeder Chipbereich 102d des Halbleitersubstrats eine vertikal integrierte Schaltungsstruktur enthalten, z. B. können die Chips, die von dem Halbleitersubstrat 102 vereinzelt sind, eine Vorderseite und eine Rückseite (vgl. beispielsweise 3C) enthalten und können konfiguriert sein, einen elektrischen Stromfluss von der Vorderseite zu der Rückseite bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen können die Bereiche 102d des Halbleitersubstrats 102 seitlich durch einen oder mehrere Zerteilungsbereiche 102k (auch als Schnittfuge 102k bezeichnet) voneinander getrennt sein. Anschaulich kann ein Bereich 102k, um die Chips von dem Halbleitersubstrat 102 zu vereinzeln, in dem Halbleitersubstrat 102 zwischen jeweiligen benachbarten Chipbereichen 102d vorgesehen sein (vgl. beispielsweise 3C).
  • 3B stellt das Halbleitersubstrat 102 in einer schematischen Querschnittsansicht an einer weiteren Verarbeitungsstufe dar, z. B. nachdem der Prozess 110 des Verfahrens 100 ausgeführt worden ist. Gemäß verschiedenen Ausführungsformen können die Chipbereiche 102d des Halbleitersubstrats 102 wenigstens teilweise mit dem Metall 104 bedeckt sein. Anschaulich kann die Rückseite 102b des Halbleitersubstrats 102 (die auch die Rückseite 102b der Chips, die von dem Halbleitersubstrat 102 vereinzelt sind, definieren kann) teilweise oder vollständig mit dem Metall 104 bedeckt sein. Alternativ kann die Vorderseite 102f des Halbleitersubstrats 102 (die auch die Vorderseite 102f der Chips, die von dem Halbleitersubstrat 102 vereinzelt sind, definieren kann) teilweise oder vollständig mit dem Metall 104 bedeckt sein. Alternativ können die Vorderseite 102f und die Rückseite 102b des Halbleitersubstrats 102 teilweise oder vollständig mit dem Metall 104 bedeckt sein.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104, das die Chipbereiche 102d des Halbleitersubstrats 102 wenigstens teilweise bedeckt, durch Bilden (oder Aufbringen oder Drucken) einer Metallschicht über der Vorderseite 102f und/oder der Rückseite 102b des Halbleitersubstrats und Strukturieren der Metallschicht bereitgestellt sein. Alternativ kann das Metall 104, das die Chipbereiche 102d des Halbleitersubstrats 102 wenigstens teilweise bedeckt, durch Bilden einer strukturierten Schicht (z. B. durch Schablonendruck) über der Vorderseite 102f und der Rückseite 102b des Halbleitersubstrats bereitgestellt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Aufbringen der Metallschicht einen PVD-Prozess oder einen CVD-Prozess enthalten. Ferner kann das Bilden der Metallschicht Plattieren enthalten, z. B. stromloses Plattieren. Ferner kann das Bilden der Metallschicht stromloses Aufbringen enthalten. Plattieren der Metallschicht kann das Aufbringen einer Maskenschicht (z. B. einer harten Maske oder einer weichen Maske) und Ätzen der Metallschicht durch die Maskenschicht enthalten. Ferner kann das Strukturieren der Metallschicht wenigstens einen photolithographischen Prozess enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104, das die Chipbereiche 102d des Halbleitersubstrats 102 wenigstens teilweise bedeckt, durch Drucken einer Suspension (z. B. einer Tinte oder einer Paste) über die Bereiche 102d des Halbleitersubstrats 102 und Vortempern (mit anderen Worten Vorheilen) der Suspension nach dem Drucken bereitgestellt werden. Gemäß verschiedenen Ausführungsformen kann die Suspension das Metall, z. B. in Form von Partikeln (z. B. Mikropartikeln und/oder Nanopartikeln), enthalten. Gemäß verschiedenen Ausführungsformen kann die Suspension Kupfer, z. B. in Form von Kupferpartikeln (z. B. Kupfermikropartikeln und/oder Kupfernanopartikeln), enthalten. Gemäß verschiedenen Ausführungsformen kann die Suspension während des Vortemperns getrocknet werden, z. B. kann das Lösungsmittel wenigstens teilweise ausgetrieben werden. Gemäß verschiedenen Ausführungsformen kann das Vortempern bei einer Temperatur kleiner als oder gleich etwa 200 °C ausgeführt werden. Gemäß verschiedenen Ausführungsformen kann das Vortempern bei einer niedrigeren Temperatur als das Tempern ausgeführt werden, wie hier beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann eine Partikelsuspension durch Einführen eines Metallpulvers, das Metallpartikel enthält, in ein flüssiges Lösungsmittel (z. B. in eine organische Flüssigkeit) gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die Suspension zum Bereitstellen des Metalls 104 über dem Halbleitersubstrat 102 durch Schablonendruck aufgebracht werden. Deshalb kann die Suspension schon mit der gewünschten Struktur aufgebracht werden, so dass die Zerteilungsbereiche 102k beispielsweise frei von der Suspension oder wenigstens teilweise frei von der Suspension und deshalb ebenfalls frei von dem Metall 104 oder wenigstens teilweise frei von dem Metall 104 sein können.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104, das die Chipbereiche 102d des Halbleitersubstrats 102 bedeckt, eine Dicke aufweisen, die größer als etwa 3 µm ist, z. B. eine Dicke von etwa 5 µm oder größer als etwa 5 µm. Ferner kann das Metall 104, das die Chipbereiche 102d des Halbleitersubstrats 102 bedeckt, eine Dicke größer als oder gleich etwa 25 % einer Dicke des Halbleitersubstrats 102 aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann, nachdem der Prozess 110 des Verfahrens 100 ausgeführt ist, das Metall 104 mehr als 50 % (oder z. B. mehr als 60%, 70%, 80% oder 90%) der Vorderseite 102f und/oder der Rückseite 102b des Halbleitersubstrats 102 bedecken. Gemäß verschiedenen Ausführungsformen können die Vorderseite 102f und/oder die Rückseite 102b des Halbleitersubstrats 102 vollständig mit dem Metall 104 bedeckt sein. In diesem Fall kann das Zerteilen des Halbleitersubstrats 102 Sägen enthalten, z. B. vertikal durch das Metall 104 und das Halbleitersubstrat 102.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104 strukturiert sein, um wenigstens teilweise den einen oder die mehreren Zerteilungsbereiche 102k (die Schnittfuge 102k) freizulegen. Das kann beispielsweise Plasmaschneiden (z. B. durch tiefes reaktives Ionenätzen) unter Verwendung des strukturierten Metalls 104 als Maske ermöglichen.
  • 3C stellt das Halbleitersubstrat 102 in einer schematischen Querschnittsansicht an einer weiteren Verarbeitungsstufe dar, z. B. nachdem die Prozesse 110 und 120 des Verfahrens 100 ausgeführt worden sind. Gemäß verschiedenen Ausführungsformen kann das Bilden der mehreren Chips 300d aus dem Halbleitersubstrat 102 Zerteilen, z. B. mechanisches Zerteilen unter Verwendung einer Teilungssäge, thermisches Zerteilen unter Verwendung beispielsweise eines Lasers oder chemisches Zerteilen unter Verwendung beispielsweise eines Ätzprozesses enthalten.
  • Wie bereits beschrieben kann das Bilden der mehreren Chips 300d aus dem Halbleitersubstrat 102 Plasmaschneiden, z. B. tiefes reaktives Ionenätzen, enthalten, wobei das Metall 104, das die mehreren Chipbereiche 102d des Halbleitersubstrats 102 bedeckt, als Maske für das Plasmaschneiden verwendet werden kann, wie beispielsweise in den 3B und 3C dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann, nachdem die Prozesse 110 und 120 des Verfahrens 100 ausgeführt worden sind, das Metall 104 mehr als 80 % (oder z. B. mehr als 90 %) der Vorderseite 102f und/oder der Rückseite 102b des jeweiligen Chips 300d, der aus dem Halbleitersubstrat 102 vereinzelt worden ist, bedecken. Gemäß verschiedenen Ausführungsformen können die Seiten 102s (Seitenwände 102s) der vereinzelten Chips 300d, die durch den Zerteilungsprozess erzeugt werden, frei von dem Metall 104 sein.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104, das den jeweiligen Chip 300d, der aus dem Halbleitersubstrat 102 vereinzelt worden ist, bedeckt, eine Dicke größer als etwa 3 µm oder eine Dicke größer als oder gleich etwa 3 µm aufweisen. Ferner kann das Metall 104, das die den jeweiligen Chip 300d, der aus dem Halbleitersubstrats 102 vereinzelt worden ist, bedeckt, eine Dicke größer als oder gleich etwa 25 % einer Dicke des Halbleitersubstrats 102 aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 eine aufgebrachte Dünnschicht, die beispielsweise Silizium enthält, sein oder enthalten. Ferner kann gemäß verschiedenen Ausführungsformen das Halbleitersubstrat 102 chemisch dünner gemacht werden, z. B. durch Einführen einer Ätzstoppschicht, z. B. durch Ionenimplantation, und Nassätzen.
  • Ferner kann gemäß verschiedenen Ausführungsformen wenigstens ein Chip 300d, der aus dem Halbleitersubstrat 102 vereinzelt worden ist, z. B. alle Chips 300d, die aus dem Halbleitersubstrat 102 vereinzelt worden sind, dem Tempern 130 unterzogen werden, wie beispielsweise in 3D dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann das Metall 104, das den jeweiligen getemperten Chip 300d bedeckt, eine Dicke 103 größer als etwa 3 µm aufweisen. Ferner kann das Metall 104, das den jeweiligen getemperten Chip 300d bedeckt, eine Dicke 103 aufweisen, die größer als oder gleich etwa 25 % einer Dicke 101 des Halbleitersubstrats 102 ist.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 100 ferner das Befestigen des wenigstens einen Chips 300d, der von dem Halbleitersubstrat 102 vereinzelt worden ist, mit dem Metall 104 an einer Metallschicht, bevor das Tempern 130 ausgeführt wird, enthalten. Die Metallschicht kann eine Metallfolie und/oder eine Leiterplatine und/oder irgendeine andere geeignete Metallstruktur enthalten oder sein (vgl. beispielsweise 6A und 6B).
  • Alternativ kann das Verfahren 100 ferner das Befestigen des wenigstens einen Chips 300d, der von dem Halbleitersubstrat 102 vereinzelt worden ist, an einen Hilfsträger, bevor das Tempern 130 ausgeführt wird, enthalten. Gemäß verschiedenen Ausführungsformen können einer oder mehrere der Chips 300d, die von dem Halbleitersubstrat 102 vereinzelt worden sind, auf den Hilfsträger über eine Transferfolie übertragen werden (vgl. beispielsweise 5).
  • Anschaulich kann das Halbleitersubstrat 102 auf einem Glasträger dünner gemacht werden, wobei der Glasträger dem Tempern 130 nicht standhalten kann. Deshalb können die Chips 300d auf einen temperaturstabilen Hilfsträger übertragen werden, der z. B. Polyimid (z. B. Kapton) enthält oder daraus hergestellt ist, so dass die Chips 300d bei einer Temperatur von beispielsweise bis zu 400°C getempert werden können. Ferner können die Chips 300d an dem Hilfsträger über einen temperaturstabilen Klebstoff befestigt werden, z. B. über Photoimid (z. B. durch Rotationsbeschichtung oder Sprühbeschichtung aufgebracht), so dass die Chips 300d bei einer Temperatur von beispielsweise bis zu 400 °C getempert werden können.
  • Verschiedene Modifikationen und/oder Konfigurationen der Verarbeitung des Halbleiterträgers sind im Folgenden beschrieben, wobei die Merkmale und/oder Funktionalitäten, die mit Bezug auf 2 und die 3A bis 3D beschrieben sind, auf analoge Weise enthalten sein können. Ferner können die Merkmale und/oder Funktionalitäten, die im Folgenden beschrieben sind, in dem Verfahren 100 enthalten sein, oder sie können mit dem Verfahren 100 kombiniert sein, wie vorstehend mit Bezug auf 2 und die 3A bis 3D beschrieben ist.
  • 4 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 400 zum Bearbeiten eines Halbleiterträgers (z. B. eines Halbleiterwafers) gemäß verschiedenen Ausführungsformen. Das Verfahren 400 kann Folgendes enthalten: in 410 Drucken einer Schicht über einen Halbleiterwafer, wobei die Schicht Metallpartikel enthält (z. B. suspendiert in einem Lösungsmittel (auch als Tinte oder Paste bezeichnet)); in 420 Vortempern der Schicht (um z. B. wenigstens teilweise das Lösungsmittel aus der Schicht auszutreiben); in 430 Zerteilen des Halbleiterwafers in mehrere Chips, wobei jeder Chip aus den mehreren Chips mit Metallpartikeln der vorgetemperten Schicht bedeckt ist (z. B. an der Vorderseite und/oder der Rückseite des jeweiligen Chips); und nachfolgend in 440 Sintern der Metallpartikel der vorgetemperten Schicht.
  • Gemäß verschiedenen Ausführungsformen kann das Zerteilen des Halbleiterwafers Plasmaschneiden enthalten. Ferner können gemäß verschiedenen Ausführungsformen die gesinterten Metallpartikel eine rückseitige Metallisierung an der Rückseite des jeweiligen Chips, der von dem Halbleiterwafer vereinzelt worden ist, bereitstellen. Gemäß verschiedenen Ausführungsformen können die Metallpartikel Kupferpartikel, z. B. Kupfernanopartikel und/oder Kupfermikropartikel, enthalten.
  • Der hier beschriebene Prozessablauf gemäß verschiedenen Ausführungsformen kann eine Chiptrennung (z. B. durch Plasmaschneiden) vor dem letzten Metallsintern enthalten, um die Wärmeausdehnung des Halbleiterträgers (z. B. des Halbleitersubstrats oder des Halbleiterwafers) zu begrenzen. Ferner kann ein temperaturstabiler Basisfilm (z. B. ein Polyimid-Film) als robustes Trägersystem während des letzten Metallsinterns verwendet werden.
  • Alternativ kann eine zusätzliche dünne Metallschicht, z. B. eine Folie, auf die rückseitige Metallisierung der Chips während des Sinterprozesses aufgebracht werden. Die zusätzliche dünne Metallschicht kann eine Dicke von weniger als etwa 1 mm, z. B. weniger als etwa 500 µm, z. B. weniger als etwa 100 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 oder der Halbleiterwafer 102 dünner als das Metall 104 sein. Das Metall 104 kann beispielsweise die Chips stabilisieren, so dass die Chips immer noch von der Zerteilungsfolie in der Back-End-Verarbeitung unter Verwendung beispielsweise eines herkömmlichen Chip-Bonders abgenommen werden können.
  • Gemäß verschiedenen Ausführungsformen kann Schablonendrucken einer Metallpaste, z. B. einer Kupferpaste, in Kombination mit Chiptrennung (z. B. Plasmaschneiden) und mit unterschiedlichen Maßnahmen, um die Träger (z. B. den Wafer) zu stabilisieren, während des Metallsinterprozesses verwendet werden.
  • 5 zeigt einen Halbleiterträger 102 (z. B. Halbleiterwafer 102) in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens und einen entsprechenden Prozessablauf gemäß verschiedenen Ausführungsformen. Der Prozessablauf kann verwendet werden, um eine gedruckte rückseitige Metallisierung für Chips, die von dem Halbleiterträger 102 vereinzelt worden sind, zu bilden. Der dargestellte Prozessablauf kann auf jede Chip-Geometrie angepasst werden.
  • Der in 5 dargestellte Prozessablauf kann beispielsweise wenigstens eines aus dem Folgenden enthalten: in 510 Schablonendrucken einer Metallpaste 504, z. B. einer Kupferpaste 504, z. B. auf der Rückseite 102b des Halbleiterträgers 102 (der Halbleiterträger 102 kann beispielsweise an einem Glasträger 502 mit einem Klebstoff 512 befestigt sein); in 520 Vorheilen (auch als Vortempern bezeichnet), um z. B. die Metallpaste zu stabilisieren (z. B. bei einer Temperatur von etwa 200°C); in 530 Plasmaschneiden des Halbleiterträgers 102, z. B. zusätzlich eine Klebstoffreduktion; in 540 Aufbringen einer Übertragungsfolie 542 (mit anderen Worten Anbringen einer Schneidefolie 542 auf die vorgeheilte Metallpaste der getrennten Chips 300d); in 550 Entfernen des Glasträgers 502 und des Klebstoffs 512 von den getrennten Chips 300d; in 560 Aufbringen eines temperaturstabilen Basisfilms 562 (mit anderen Worten Anbringen der getrennten Chips 300d mit der Vorderseite 102f auf den temperaturstabilen Basisfilm 562); in 570 Entfernen der Übertragungsfolie 542; und in 580 Ausführen eines Sinterprozesses (z. B. ein Ameisensäuren-Kupfersintern, als FCS bezeichnet, bei einer Temperatur von etwa 400 °C für 15 Min. bis 60 Min. für eine Kupferpaste 504). Die vorgeheilte Metallpaste kann hier auch als das Metall 104 bezeichnet sein. Der temperaturstabile Basisfilm 562 kann hier auch als Hilfsträger bezeichnet sein.
  • Anschaulich können die Chips 300d vor dem Sintern 580 von dem Glasträger 502 auf den temperaturstabilen Basisfilm 562 übertragen werden (z. B. auf ein Kapton-Band, das eine temperaturstabile Klebstoffschicht 512 enthält, z. B. rotations-/sprühbeschichtetes Photoimid), wie bereits beschrieben.
  • Wie in 5 dargestellt können die Chips 300d eine vorderseitige Metallisierung an der Vorderseite 102f des jeweiligen Chips 300d enthalten. Ferner kann die Metallpaste 504 (z. B. die Kupferpaste 504) mit einer Schablonenmaske 514 gedruckt sein. Diese Schablonenmaske 514 kann eine Struktur in der Metallpaste 504 definieren, die später als Maske 524 für den Chiptrennungsprozess 530 (z. B. für den Plasmaschneideprozess) dient. Die Metallpaste 504 kann durch einen ersten Temperaturprozess stabilisiert/ausgeheilt werden, z. B. für eine Kupferpaste 504 typischerweise nahe 200 °C. Dieser erste Temperaturprozess kann verwendet werden, um flüchtige Lösungsmittel loszuwerden, um den Chiptrennungsprozess 530 (z. B. das Plasmaschneiden) zu ermöglichen. Die Chiptrennung 530 (z. B. Plasmaschneiden) kann nach dem Ausheilen 520 ausgeführt werden, z. B. durch Verwenden der Metallmaske 524, gefolgt durch einer Rücknahme des Klebstoffs 512. Die Rücknahme des Klebstoffs 512 kann zur Partikelreduktion verwendet werden, um saubere Chipseitenwände zu erhalten und eine Entfernung der Klebstoffschicht zu definieren. Nach dem Aufbringen der Übertragungsfolie 542 können der Glasträger 502 und der Klebstoff 512 entfernt werden. Der temperaturstabile Basisfilm 562, z. B. das Kapton-Band (Polyimid-Band) 562 kann durch Verwenden einer weiteren dünnen Klebstoffschicht aufgebracht werden, z. B. durch Verwenden von rotationsbeschichtetem, sprühbeschichtetem oder tintenstrahlgedrucktem Photoimid. Der Sinterprozess 580 kann nach dem Entfernen der Übertragungsfolie 542 ausgeführt werden.
  • Der Sinterprozess 580 kann aufgrund des Chiptrennungsprozesses 530 ausdehnungskompensiert sein (z. B. aufgrund des Plasmaschneidens). Jeder Chip 300d (oder Baustein 300d), jetzt getrennt, kann sich mit viel mehr Freiheit ausdehnen, verglichen mit dem vollständigen Halbleiterträger 102 (z. B. dem Wafer 102). Zusätzlich können die Chips 300d auf der temperaturstabilen Basisfolie 562 fixiert sein. Das kann zu einem reproduzierbaren und zuverlässigen rückseitigen Metall-Sinterprozess führen, z. B. in Front-End-Verarbeitung oder Back-End-Verarbeitung.
  • 6A zeigt ein Halbleitersubstrat in einer schematischen Querschnittsansicht an verschiedenen Stufen während des Bearbeitens und einen entsprechenden Prozessablauf gemäß verschiedenen Ausführungsformen. Der Prozessablauf kann auf dem Prozessablauf, wie er beispielsweise in 5 dargestellt ist, basieren.
  • Der in 6A dargestellte Prozessablauf kann beispielsweise wenigstens eines aus dem Folgenden enthalten: in 510 Schablonendrucken wie bereits beschrieben; in 520 Vorheilen wie bereits beschrieben; in 530 Plasmaschneiden, wie bereits beschrieben; und ferner in 640 Aufbringen einer Metallfolie 642 auf das vorgeheilte Metall 104 (mit anderen Worten Anbringen der Metallfolie 642 an der vorgeheilte Metallpaste 104 (z. B. Kupferpaste 104) der getrennten Chips 300d); in 550 Entfernen des Glasträgers 502 und des Klebstoffs 512 von den getrennten Chips 300d, wie bereits beschrieben; und in 580 Ausführen eines Sinterprozesses, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann der Sinterprozess in Front-End-Verarbeitung enthalten sein. Gemäß verschiedenen Ausführungsformen können die Chips 300d (die Bausteine 300d) getrennt werden 690, z. B. durch Zerteilen der Metallfolie 642 zwischen den Chips 300d, z. B. durch mechanisches Zerteilen unter Verwendung eines Metallrads, durch Mikrofunkenschneiden oder durch Laserschneiden, oder Ähnliches.
  • Gemäß verschiedenen Ausführungsformen kann die Metallfolie 642 Kupfer enthalten oder daraus bestehen. Ferner kann das Anhaften der Metallfolie 642 durch Druck oder durch Verwenden einer Adhäsionsverstärkersubstanz, wie beispielsweise zusätzlicher Kupfernanopartikel, erreicht werden.
  • Alternativ, wie in dem Prozessablauf in 6B dargestellt, kann der Sinterprozess 580 in Back-End-Verarbeitung enthalten sein. Die Chips 300d können beispielsweise auf einer Leiterplatine 682 gesintert werden, nachdem die Chips getrennt worden sind 690.
  • Gemäß verschiedenen Ausführungsformen kann das Sintern 580 während des Chipanbringungsaufschmelzens in der Back-End-Verarbeitung erreicht werden (z. B. durch In-Situ-Sintern während des Aufschmelzens; SDR). Das kann zu einem billigen, reproduzierbaren und zuverlässigen rückseitigen Metallsinterprozess in der Back-End-Verarbeitung führen.
  • 7A zeigt ein Rasterelektronenmikroskopbild (SEM-Bild) eines plasmageschnittenen Halbleiterchips 700 gemäß verschiedenen Ausführungsformen. Ein plasmageschnittener Halbleiterchip 700 kann typische Wellungen an den Seitenwänden 700s des Halbleiterchips 700 enthalten. Der plasmageschnittene Halbleiterchip 700 kann im Wesentlichen unbeschädigte Ränder 700e aufweisen.
  • Im Gegensatz dazu kann mechanisches Zerteilen (z. B. durch Sägen) zu einem charakteristischen Metallgrat 770 führen, wie in 7B in einem SEM-Bild eines mechanisch zerteilten Halbleiterchips 710 dargestellt ist.
  • 8A zeigt ein SEM-Bild eines gesinterten Metalls 804a, z. B. von gesintertem Kupfer, gebildet beispielsweise über einem Halbleiterchip, gemäß verschiedenen Ausführungsformen, während 8B ein SEM-Bild eines Halbleiterchips 300d, der mit plattiertem Metall 804b, z. B. plattiertem Kupfer, bedeckt ist, zeigt. Das gesinterte Metall 804a kann porös sein, z. B. mit einer Porosität größer als etwa 5 %, während das plattierte Metall 804b dicht sein kann. Ferner kann das plattierte Metall 804b große Metallkristalle aufweisen, die während des Beschichtungsprozesses gewachsen sind.
  • Gemäß verschiedenen Ausführungsformen kann, wie in 9A und 9B in einer schematischen Querschnittsansicht dargestellt ist, beispielsweise in Analogie zu 3D, eine elektronische Vorrichtung 900 Folgendes enthalten: einen plasmageschnittenen Halbleiterchip 300d (der z. B. eine integrierte Schaltungsstruktur enthält oder als integrierte Schaltungsstruktur konfiguriert ist, wie bereits beschrieben), wobei wenigstens eine Oberfläche (z. B. eine Vorderseite 102f und/oder eine Rückseite 102b) des plasmageschnittenen Halbleiterchips 300d mit einer gesinterten Metallschicht 104 bedeckt ist, wobei die gesinterte Metallschicht 104 eine Dicke 103 aufweist, die größer als oder gleich 25 % einer Dicke 101 des plasmageschnittenen Halbleiterchips 300d ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine gesinterte Metallschicht 104 gesintertes Kupfer 104 enthalten oder daraus bestehen. Ferner kann die wenigstens eine gesinterte Metallschicht 104 die Vorderseite 102f und/oder die Rückseite 102b des plasmageschnittenen Halbleiterchips 300d vollständig bedecken, z. B. da die wenigstens eine gesinterte Metallschicht 104 als Maske während des Plasmaschneidens, um den Halbleiterchip 300d von einem Halbleiterträger 102 zu trennen, verwendet worden ist, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die gesinterte Metallschicht 104 an der Vorderseite 102f oder an der Rückseite 102b des plasmageschnittenen Halbleiterchips 300d angeordnet sein. Ferner kann eine erste gesinterte Metallschicht 104 an der Vorderseite 102f des plasmageschnittenen Halbleiterchips 300d angeordnet sein, und eine zweite gesinterte Metallschicht 104 kann an der Rückseite 102b des plasmageschnittenen Halbleiterchips 300d angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine gesinterte Metallschicht 104 eine Dicke 103 von etwa 10 µm aufweisen, wobei der plasmageschnittene Halbleiterchip 300d eine Dicke 101 von etwa 35 µm aufweist. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine gesinterte Metallschicht 104 eine Dicke 103 von etwa 20 µm aufweisen, wobei der plasmageschnittene Halbleiterchip 300d eine Dicke 101 von etwa 10 µm aufweist. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine gesinterte Metallschicht 104 eine Dicke 103 im Bereich von etwa 15 µm bis etwa 25 µm aufweisen, wobei der plasmageschnittene Halbleiterchip 300d eine Dicke 101 in dem Bereich von etwa 3 µm bis etwa 15 µm aufweist.
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung 900 eine vertikal integrierte Halbleitervorrichtung sein, z. B. ein vertikaler Smart-FET.
  • 10 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 1000 zum Bearbeiten eines Halbleiterwafers gemäß verschiedenen Ausführungsformen. Das Verfahren 1000 kann Folgendes enthalten: in 1010 Bilden mehrerer Chips aus einem Halbleiterwafer (z. B. durch Zerteilen des Halbleiterwafers), wobei die Chips aus den mehreren Chips auf einem Hilfsträger angebracht sind und wobei jeder Chip aus den mehreren Chips eine Dicke kleiner als etwa 40 µm aufweist; in 1020 teilweises Bedecken jedes Chips aus den mehreren Chips mit einer Metallschicht (z. B. Bedecken einer Seite des Chips, die von dem Hilfsträger weg weist, z. B. eine Rückseite des Chips, mit der Metallschicht), wobei die Metallschicht eine Dicke größer als 10 µm aufweist; und nachfolgend in 1030 Tempern der Metallschicht.
  • Gemäß verschiedenen Ausführungsformen können die Chips auf Wafer-Ebene gehandhabt werden (z. B. können die Chips miteinander verbunden sein, z. B. nebeneinander, um einen Träger in Wafer-Form zu bilden), während das Verfahren 1000 ausgeführt wird. Der Hilfsträger kann temperaturstabil sein, wie hier bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen, als eine Alternative zum Schablonendrucken, wie beispielsweise mit Bezug auf 5 und die 6A und 6B beschrieben ist, kann ein Imid-Gitter über dem Halbleiterträger 102 gebildet sein, nachfolgend kann die Metallpaste aufgebracht werden, so dass das Imid-Gitter die Struktur der Metallpaste definiert, anstelle des Verwendens der Schablonenmaske 514. Ferner kann, gemäß verschiedenen Ausführungsformen, das Verwenden des Glasträgers 502 ein genaues Dünnen des Halbleiterträgers 102 über rückseitiges Schleifen ermöglichen. Jedoch können Glasträger 502 und/oder der verwendet Klebstoff 512, um die Halbleiterträger 102 an dem Glasträger 502 zu fixieren, zum Vortempern verwendet werden, jedoch nicht zum Tempern, da der Glasträger 502 und/oder der verwendete Klebstoff 512 beispielsweise nur bis zu etwa 200 °C temperaturstabil sein können. Deshalb können die Chips auf einen temperaturstabilen Hilfsträger übertragen werden, bevor das Tempern ausgeführt wird.
  • Gemäß verschiedenen Ausführungsformen kann das Tempern (und optional das Vortempern) durch direktes Erwärmen ausgeführt werden, z. B. durch Verwenden einer Heizplatte, oder durch Strahlungserwärmung, z. B. unter Verwendung eines Lasers oder einer Lampe.
  • Obwohl die Erfindung insbesondere mit Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, ist durch Fachleute zu verstehen, dass verschiedene Änderungen in Form und Einzelheiten daran vorgenommen werden können, ohne von dem Geist und dem Schutzbereich der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen deshalb eingeschlossen sein.

Claims (18)

  1. Verfahren (100), das Folgendes umfasst: Bedecken von mehreren Chipbereichen eines Halbleitersubstrats mit einem Metall, das getempert werden soll (110); Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (120); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt (130).
  2. Verfahren (100) nach Anspruch 1, wobei das Bedecken (110) der mehreren Chipbereiche mit einem Metall das Bilden einer Metallschicht über dem Halbleitersubstrat und das Strukturieren der Metallschicht umfasst.
  3. Verfahren (100) nach Anspruch 1 oder 2, wobei das Bedecken (110) der mehreren Chipbereiche mit einem Metall das Drucken einer Suspension, die das Metall enthält, über die mehreren Chipbereiche des Halbleitersubstrats umfasst; wobei optional das Verfahren (100) ferner ein Vortempern der Suspension nach dem Drucken umfasst.
  4. Verfahren (100) nach Anspruch 3, wobei das Drucken der Suspension Schablonendrucken umfasst.
  5. Verfahren (100) nach einem der Ansprüche 1 bis 4, wobei das Metall Kupfer umfasst.
  6. Verfahren (100) nach einem der Ansprüche 1 bis 5, wobei das Halbleitersubstrat ein Halbleiterwafer ist.
  7. Verfahren (100) nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat eine Dicke kleiner als 100 µm aufweist.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, wobei das Metall, das jeden Chip aus den mehreren Chips bedeckt, eine Dicke größer als oder gleich 25 % einer Dicke des Halbleitersubstrats aufweist.
  9. Verfahren (100) nach einem der Ansprüche 1 bis 8, wobei das Bilden (120) der mehreren Chips aus dem Halbleitersubstrat Zerteilen umfasst.
  10. Verfahren (100) nach einem der Ansprüche 1 bis 9, wobei das Bilden (120) der mehreren Chips aus dem Halbleitersubstrat Plasmaschneiden umfasst und wobei das Metall, das die mehreren Chipbereiche des Halbleitersubstrats bedeckt, als Maske für das Plasmaschneiden verwendet wird; wobei optional das Verfahren (100) ferner ein Befestigen des Halbleitersubstrats auf einem Glasträger vor dem Zerteilen, so dass die Chips aus den mehreren Chips nach dem Zerteilen an dem Glasträger haften, umfasst.
  11. Verfahren (100) nach einem der Ansprüche 1 bis 10, das ferner Folgendes umfasst: Anbringen des wenigstens einen Chips aus den mehreren Chips mit dem Metall an einer Metallschicht vor dem Tempern.
  12. Verfahren (100) nach einem der Ansprüche 1 bis 11, das ferner Folgendes umfasst: Anbringen des wenigstens einen Chips aus den mehreren Chips an einem Hilfsträger vor dem Tempern.
  13. Verfahren (100) nach einem der Ansprüche 1 bis 12, wobei das Metall, das die mehreren Chipbereiche des Halbleitersubstrats bedeckt, eine rückseitige Metallisierung bildet.
  14. Verfahren, das Folgendes umfasst: Drucken einer Schicht über einem Halbleiterwafer, wobei die Schicht Metallpartikel umfasst; Vortempern der Schicht; Aufteilen des Halbleiterwafers in mehrere Chips, wobei jeder Chip aus den mehreren Chips mit Metallpartikeln der vorgetemperten Schicht bedeckt ist; und nachfolgend Sintern der Metallpartikel der vorgetemperten Schicht.
  15. Verfahren nach Anspruch 14, wobei das Aufteilen des Halbleiterwafers Plasmaschneiden umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei die gesinterten Metallpartikel eine rückseitige Metallisierung bereitstellen.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die Metallpartikel Kupferpartikel umfassen.
  18. Verfahren, das Folgendes umfasst: Bilden mehrerer Chips aus einem Halbleiterwafer, wobei die Chips aus den mehreren Chips an einem Hilfsträger angebracht werden und wobei jeder Chip aus den mehreren Chips eine Dicke kleiner als 40 µm aufweist; teilweises Bedecken jedes Chips aus den mehreren Chips mit einer Metallschicht, wobei die Metallschicht eine Dicke größer als 5 µm aufweist; und nachfolgend Tempern der Metallschicht.
DE102015119413.9A 2014-11-14 2015-11-11 Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers Pending DE102015119413A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/541,239 US9673096B2 (en) 2014-11-14 2014-11-14 Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
US14/541,239 2014-11-14

Publications (2)

Publication Number Publication Date
DE102015119413A1 true DE102015119413A1 (de) 2016-05-19
DE102015119413A8 DE102015119413A8 (de) 2016-07-21

Family

ID=55855584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119413.9A Pending DE102015119413A1 (de) 2014-11-14 2015-11-11 Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers

Country Status (3)

Country Link
US (1) US9673096B2 (de)
CN (1) CN105609410B (de)
DE (1) DE102015119413A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US9793239B2 (en) * 2015-09-25 2017-10-17 Advanced Micro Devices, Inc. Semiconductor workpiece with selective backside metallization
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US9859494B1 (en) 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
WO2019017226A1 (ja) * 2017-07-20 2019-01-24 三井化学東セロ株式会社 電子装置の製造方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
JP7130445B2 (ja) * 2018-06-05 2022-09-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1259103B1 (de) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5144634B2 (ja) * 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5883563B2 (ja) * 2011-01-31 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8877561B2 (en) * 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung
DE102018128748A8 (de) * 2018-11-15 2020-07-16 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einer pastenschicht und halbleitervorrichtung
US11329021B2 (en) 2018-11-15 2022-05-10 Infineon Technologies Ag Method for fabricating a semiconductor device comprising a paste layer and semiconductor device

Also Published As

Publication number Publication date
DE102015119413A8 (de) 2016-07-21
US9673096B2 (en) 2017-06-06
CN105609410B (zh) 2019-03-19
US20160141208A1 (en) 2016-05-19
CN105609410A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
DE102015119413A1 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102018132447B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015100665A1 (de) Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
WO2011032647A1 (de) Verfahren zum bonden von chips auf wafer
DE102016122973A1 (de) Eine Vorrichtung und ein Verfahren zur Herstellung einer Schichtstruktur
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
DE102013108354A1 (de) Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102017100332A1 (de) Verfahren zum verarbeiten eines substrats und elektronische vorrichtung
EP2104138A1 (de) Verfahren zum Bonden von Chips auf Wafer
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
AT525618B1 (de) Verfahren zum Beschichten und Bonden von Substraten
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102015119059A1 (de) Halbleitervorrichtung und elektronische vorrichtung
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication