DE102017112644B4 - Plasma-zerteilen von siliziumcarbid - Google Patents

Plasma-zerteilen von siliziumcarbid Download PDF

Info

Publication number
DE102017112644B4
DE102017112644B4 DE102017112644.9A DE102017112644A DE102017112644B4 DE 102017112644 B4 DE102017112644 B4 DE 102017112644B4 DE 102017112644 A DE102017112644 A DE 102017112644A DE 102017112644 B4 DE102017112644 B4 DE 102017112644B4
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide substrate
etch stop
stop layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017112644.9A
Other languages
English (en)
Other versions
DE102017112644A1 (de
Inventor
Michael Rösner
Manfred Engelhardt
Gudrun Stranzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017112644A1 publication Critical patent/DE102017112644A1/de
Application granted granted Critical
Publication of DE102017112644B4 publication Critical patent/DE102017112644B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren umfasst:Ausbilden eines aktiven Gebiets (20) in einer ersten Seite eines Siliziumcarbidsubstrats (15), wobei das Siliziumcarbidsubstrat (15) eine zweite, der ersten Seite gegenüberliegende Seite aufweist;Ausbilden eines Kontaktpads (36, 37) an der ersten Seite des Siliziumcarbidsubstrats (15), wobei das Kontaktpad (36, 37) mit dem aktiven Gebiet (20) gekoppelt ist;Ausbilden einer Ätzstoppschicht (40) über dem Kontaktpad (36, 37);Plasma-Zerteilen des Siliziumcarbidsubstrats (15) von der zweiten Seite aus, wobei das Plasma-Zerteilen durch das Siliziumcarbidsubstrat (15) ätzt und auf der Ätzstoppschicht (40) stoppt, wobei das zerteilte Siliziumcarbidsubstrat (15) durch die Ätzstoppschicht (40) zusammengehalten wird;Anbringen des zerteilten Siliziumcarbidsubstrats (15) auf einem Träger;Ausbilden einer Kontaktöffnung in der Ätzstoppschicht (40), wobei die Ätzstoppschicht (40) das an der ersten Seite des Siliziumcarbidsubstrats (15) ausgebildete Kontaktpad (36, 37) freilegt, undTrennen des zerteilten Siliziumcarbidsubstrats (15) in Siliziumcarbid-Dies (1) durch Spalten der Ätzstoppschicht (40).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiterverarbeitung und in besonderen Ausführungsformen auf ein Plasma-Dicing bzw. Plasma-Zerteilen von Siliziumcarbid.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in vielen elektronischen und anderen Anwendungen genutzt. Halbleitervorrichtungen können integrierte Schaltungen aufweisen, die auf Halbleiterwafern ausgebildet sind. Alternativ dazu können Halbleitervorrichtungen als monolithische Vorrichtungen, z.B. diskrete Vorrichtungen, ausgebildet sein. Halbleitervorrichtungen werden auf Halbleiterwafern gebildet, indem über den Halbleiterwafern viele Arten von dünnen Materialfilmen abgeschieden werden, die dünnen Materialfilme strukturiert werden, ausgewählte Gebiete der Halbleiterwafer dotiert werden, etc.
  • Jeder Halbleiterwafer wird so hergestellt, dass er eine Vielzahl von Dies umfasst. Nach einer Fertigung der Halbleitervorrichtungen auf dem Halbleiterwafer werden einzelne Halbleiterdies gebildet, indem der Wafer in zahlreiche Dies geteilt wird. Das Teilen, worauf auch als Vereinzelung oder Dicing bzw. Zerteilen verwiesen wird, wird am Ende der Fertigung typischerweise unter Verwendung eines Sägeprozesses durchgeführt.
  • Beispielsweise beschreibt die Druckschrift US 2015 / 0 147 850 A1 ein Plasmaätzen zum Zerteilen eines Halbleiterwafers. Auf der Wafervorderseite wird eine Ätzstoppschicht aus Siliziumoxid, Siliziumnitrid, Kohlenstoff, einem Lack, einem Metall oder einer Polymerfolie aufgebracht. Auf die Ätzstoppschicht wird ein Hilfsträger geklebt. Mit dem Hilfsträger auf der Wafervorderseite wird der Halbleiterwafer auf der Waferrückseite gedünnt und weiter bearbeitet. Ein Plasmaätzprozess treibt von der Rückseite aus einen gitterförmigen Kerfgraben durch den Halbleiterwafer bis zur Ätzstoppschicht. Ein weiterer Ätzprozess entfernt die durch den Plasmaätzprozess freigelegten Abschnitte der Ätzstoppschicht. Auf der Waferrückseite wird eine Trägerfolie aufgebracht. Der Hilfsträger auf der Wafervorderseite wird entfernt. Die verbliebenen Abschnitte der Ätzstoppschicht werden entfernt.
  • Aus der Druckschrift US 2009 / 0 101 936 A1 ist ein lichtemittierendes Halbleiterelement bekannt, das eine Verbesserung der Lichtextraktionseffizienz ermöglicht, ohne die Anzahl der Herstellungsschritte zu erhöhen. In einem lichtemittierenden Halbleiterelement, das durch Laminieren einer Verbindungshalbleiterschicht auf ein Einkristallsubstrat und Teilen des Einkristallsubstrats in Stücke gebildet wird, werden die Seitenflächen jedes der Substratstücke als geteiltes Einkristallsubstrat gebildet, so dass die Seitenfläche, die als Referenz des Substratstücks dient, einen Winkel von 15° in Bezug auf die (1-100) -Ebene bildet, und dass die Seitenflächen aus Ebenen gebildet sind, die sich von den Spaltungsebenen einer kristallinen Struktur im Einkristallsubstrat unterscheiden.
  • Die Druckschrift US 2007 / 0 196 999 A1 beschreibt eine über einem Substrat gebildete Trennschicht. Mindestens einer von integrierten Dünnfilmschaltkreisen wird über der Trennschicht gebildet. Ein Film wird über jedem der mindestens einen integrierten Dünnfilmschaltkreise gebildet und die Trennschicht wird unter Verwendung eines Ätzmittels entfernt. Somit wird mindestens einer der integrierten Dünnschichtschaltkreise vom Substrat abgezogen. Eine Halbleitervorrichtung wird durch Versiegeln der abgelösten integrierten Dünnfilmschaltung durch Laminieren oder dergleichen gebildet.
  • Eine Aufgabe besteht darin, ein verbessertes Verfahren zum Bilden einer Halbleitervorrichtung zu schaffen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen Bezug genommen, die in Verbindung mit den beiliegenden Zeichnungen vorgenommen werden, worin:
    • 1A eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung ist und
    • 1B eine entsprechende Schnittansicht der Halbleitervorrichtung von oben ist;
    • 1C eine Querschnittsansicht einer Halbleitervorrichtung nach einer Montage gemäß einer Ausführungsform der vorliegenden Erfindung umfasst;
    • 2A eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2B eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Ausbilden einer Ätzstoppschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2C eine Querschnittsansicht der Halbleitervorrichtung nach einem Montieren der Vorrichtung auf einem Träger gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2D eine Querschnittsansicht der Halbleitervorrichtung während eines Abdünnens gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2E eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Abscheiden einer rückseitigen Metallisierungsschicht nach einem Abdünnen des Siliziumcarbidsubstrats gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2F eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Ausbilden einer strukturierten Hartmaskenschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2G eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung in einem Plasmagerät während eines Plasma-Dicing- bzw. -Zerteilungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2H eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Entfernen einer etwaigen restlichen Hartmaskenschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2I eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Anbringen eines Bands und Rahmens gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2J eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Entfernen vom Träger gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2K eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Abschluss des Zerteilungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 3 eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung unter Verwendung einer alternativen Methode zum Teilen des abgedünnten Siliziumcarbidsubstrats gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 4A - 4E Schnittansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen;
    • 5A - 5B eine Querschnittsansicht einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen;
    • 6A - 6D Querschnittsansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung während eines Ausbildens einer strukturierten Ätzstoppschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen; und
    • 7A - 7B Querschnittsansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung veranschaulichen und eine Ausbildung von Kontakten durch lokales Laserbohren einzelner Dies gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • DETAILBESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
  • Siliziumcarbid ist aufgrund der breiteren Bandlücke relativ zu Silizium eine attraktive Wahl für Leistungshalbleitervorrichtungen. Siliziumcarbidvorrichtungen haben viele Anwendungen, insbesondere bei einer Leistungsumwandlung, aufgrund der höheren Durchbruchfeldstärke und thermischen Leitfähigkeit. Zum Beispiel kann die breitere Bandlücke eine größere Spannung in einer Vorrichtung mit geringerer Größe unterstützen. Während die theoretischen Vorteile einer Verwendung von Siliziumcarbid gegenüber Silizium als das Basishalbleitermaterial gut begründet sind, ist die Übernahme dieser Technologie aufgrund praktischer Erwägungen in Bezug auf eine Herstellung von Vorrichtungen in Siliziumcarbidsubstraten beschränkt.
  • Ferner werden moderne Halbleiterchips bei reduzierter Dicke hergestellt, um eine Leistung zum Beispiel durch Reduzieren thermischer Effekte und Reduzieren eines Substratwiderstands zu verbessern. Dünne Siliziumcarbidchips wären für Anwendungen mit hoher Leistung vorteilhaft. Jedoch erfordern sehr dünne Siliziumcarbidchips eine Verarbeitung dünner Siliziumcarbidwafer, welche dünner als 60 um sein können. Ferner erfordern Leistungsvorrichtungen eine dicke Metallisierung, die, wenn sie mit diesen dünnen Siliziumcarbidwafern kombiniert wird, Zuverlässigkeitsprobleme zur Folge haben kann. Beispielsweise sind herkömmliche Sägetechniken ungeeignet, um Siliziumcarbidwafer zu zerteilen. Ein Zerteilen eines Siliziumcarbidwafers nach einer Verarbeitung unter Verwendung eines herkömmlichen Sägeprozesses führt viele Defekte ein. Dies gilt, da Siliziumcarbid extrem hart (um ein Vielfaches härter als Silizium) ist. In der Tat ist Siliziumcarbid in einer der härtesten Materialklassen von Materialien nach Diamant, Bornitrid und Borcarbid. Zum Beispiel hat Diamant eine Mohs-Härte von 10, während Bornitrid eine Mohs-Härte von 9,5 - 10 aufweist und Siliziumcarbid eine Mohs-Härte zwischen 9 und 9,5 hat. Dies steht im scharfen Gegensatz zu Silizium, das um 6 - 7 liegt. Daher erfordert ein Sägen von Siliziumcarbid die Verwendung sehr harter Schneiden, z.B. mit einer Diamant/Bornitridspitze. Trotz Verwendung solch extrem harter Materialien verschleißen Sägeblätter sehr leicht und brechen gar während des Zerteilungsschritts. Ein Werkzeugausfall kann teure Stillstandszeiten zur Folge haben. Selbst dann kann der Chip, der gerade hergestellt wird, auch einen signifikanten Schaden erleiden. Zum Beispiel kann ein Sägen auch nicht sauber sein, was unebene Seitenwände zur Folge hat, die ein Absplittern eines Die-Rands, ein Risswachstum und/oder eine Ablösung verschiedener Schichten auslösen können. Ferner ist der Sägeprozess sehr langsam und erzeugt signifikante Wärme, die schädliche Nebeneffekte zur Folge haben kann. Folglich werden kostengünstige und schnelle Dicing- bzw. Zerteilungstechniken eine Massenfertigung von Siliziumcarbid-Dies erleichtern.
  • Ausführungsformen der vorliegenden Erfindung beschreiben einen Prozess mit hoher Rate (schnell) und geringen Kosten zum Zerteilen von Siliziumcarbidwafern. Eine strukturelle Ausführungsform wird unter Verwendung der 1A - 1C beschrieben. Verschiedene Verfahren zum Herstellen dieser Vorrichtungen werden unter Verwendung der 2 - 7 beschrieben.
  • 1A ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. 1B ist eine entsprechende Schnittansicht der Halbleitervorrichtung von oben.
  • Bezug nehmend auf 1A ist ein Halbleiterdie 1 veranschaulicht. Das Halbleiterdie 1 umfasst ein abgedünntes Siliziumcarbidsubstrat 15 mit einem Vorrichtungsgebiet 20 und einer Metallisierungsschicht 30. Das Vorrichtungsgebiet 20 umfasst aktive Vorrichtungsgebiete (z.B. ein Kanalgebiet eines Feldeffekttransistors, ein Basisgebiet eines Bipolartransistors, einen p/n-Übergang einer Diode) des Halbleiterdie 1.
  • Das Halbleiterdie 1 weist in einer Ausführungsform eine Leistungsvorrichtung auf. Das Halbleiterdie 1 umfasst in einer Ausführungsform einen vertikalen Leistungs-MOSFET. Alternativ dazu umfasst die Halbleitervorrichtung 1 eine laterale Vorrichtung. In verschiedenen Ausführungsformen umfasst das Halbleiterdie 1 eine Zener-Diode, eine Schottky-Diode, eine PIN-Diode, ein JFET, einen n-Kanal-MOSFET, einen p-Kanal-MOSFET, einen NPN-Transistor, einen PNP-Transistor, einen IGBT, einen Thyristor, Kombinationen davon und andere Vorrichtungen. In einer Ausführungsform ist das Halbleiterdie 1 eine diskrete Leistungshalbleitervorrichtung. In einer alternativen Ausführungsform ist das Halbleiterdie 1 eine integrierte Schaltung.
  • Das abgedünnte Siliziumcarbidsubstrat 15 hat in einer Ausführungsform eine hexagonale Kristallstruktur. In alternativen Ausführungsformen weist das abgedünnte Siliziumcarbidsubstrat 15 eine kubische oder eine rhomboedrische Kristallstruktur auf. Das abgedünnte Siliziumcarbidsubstrat 15 umfasst in verschiedenen Ausführungsformen 2H-SiC, 4H-SiC, 6H-SiC, 3C-SiC sowie eine andere polymorphe Kristallstruktur.
  • Das Halbleiterdie 1 umfasst ferner eine Ätzstoppschicht 40, die über dem abgedünnten Siliziumcarbidsubstrat 15 angeordnet ist. Die Ätzstoppschicht 40 erstreckt sich über die Seitenwände des abgedünnten Siliziumcarbidsubstrats 15 hinaus. In einer oder mehreren Ausführungsformen weist die Ätzstoppschicht 40 eine gespaltene Oberfläche auf. In einer oder mehreren Ausführungsformen ist die Ätzstoppschicht 40 eine keramische Schicht. In verschiedenen Ausführungsformen kann die Ätzstoppschicht 40 z.B. Aluminiumoxid, Yttriumoxid, Aluminiumnitrid, Aluminium(III)oxid, Yttriumnitrid, Yttrium(III)oxid aufweisen.
  • Die Ätzstoppschicht 40 enthält Öffnungen für die ersten und die zweiten Kontaktpads 36 und 37. In einer Ausführungsform ist das erste Kontaktpad 36 durch die Metallisierungsschicht 30 mit einer Source oder einem Drain einer Leistungs-MOSFET-Vorrichtung verbunden, während das zweite Kontaktpad 37 durch die Metallisierungsschicht 30 mit einem Gate oder einem Steuerknoten des Leistungs-MOSFET verbunden ist.
  • Wie aus 1B deutlich ist, ist die Grundfläche der Ätzstoppschicht 40 größer als das abgedünnte Siliziumcarbidsubstrat 15. Die Ätzstoppschicht 40 kann in einer Ausführungsform dicker als das abgedünnte Siliziumcarbidsubstrat 15 sein. In verschiedenen Ausführungsformen kann die Ätzstoppschicht 40 dabei helfen, während eines Plasma-Zerteilungsprozesses als ein Ätzstopp zu dienen, und auch dabei helfen, die zerteilten Halbleiterdies nach einem Plasma-Zerteilen mechanisch zu tragen. Die verschiedenen Ausführungsformen des Verfahrens, die im Folgenden beschrieben werden, können weiter dabei helfen, diese Aspekte besser zu verstehen.
  • Eine rückseitige Metallisierungsschicht 21 kann auf der Rückseite des Siliziumcarbidsubstrats 15 angeordnet sein. Die rückseitige Metallisierungsschicht 21 kann eine dicke Kupferschicht umfassen und kann ferner eine Lotschicht aufweisen. Die rückseitige Metallisierungsschicht 21 kann in einer Ausführungsform dicker als das abgedünnte Siliziumcarbidsubstrat 15 sein.
  • 1C weist eine Querschnittsansicht einer Halbleitervorrichtung nach einer Montage gemäß einer Ausführungsform der vorliegenden Erfindung auf.
  • 1C veranschaulicht eine Halbleiterbaugruppe bzw. ein Halbleitergehäuse 5, das unter Verwendung des Halbleiterdie 1 gebildet wurde. Das in verschiedenen Ausführungsformen der vorliegenden Erfindung hergestellte Halbleiterdie 1 kann in einem geeigneten Gehäuseformfaktor montiert werden. Ein Leiterrahmengehäuse ist nur als ein Beispiel veranschaulicht. Das Leiterrahmengehäuse umfasst einen Chipträger (engl. die paddle) 2, auf welchem das Halbleiterdie 1 angebracht ist. Die Rückseite des Halbleiterdie 1 ist zum Beispiel unter Verwendung einer Diffusionslotschicht 9 am Chipträger 2 angebracht. Die Diffusionslotschicht 9 kann intermetallische Verbindungen mit Kupfer-Zinn aufweisen. Die Kontaktpads an der Vorderseite des Halbleiterdie 1 sind zum Beispiel durch Verschaltungen bzw. Verdrahtungen mit den Zuleitungen 3 verbunden. Die Verschaltungen können Drähte sein, die an die Zuleitungen 3 drahtgebondet sind, oder können andere Arten von Verschaltungen sein.
  • Wie oben beschrieben wurde, ist eine Ätzstoppschicht 40 mit einem keramischen Material Teil des Halbleiterdie 1. Die Öffnungen in der Ätzstoppschicht 40 werden genutzt, um die ersten und zweiten Kontaktpads 36 und 37 auf der Vorderseite des Halbleiterdie 1 zu kontaktieren. Das Halbleiterdie 1 kann innerhalb einer Einkapselung 6 eingekapselt sein.
  • 2A veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 2A ist ein Siliziumcarbidsubstrat 10 nach dem Abschluss einer Front-End-Verarbeitung und Back-End-Verarbeitung veranschaulicht. Das Siliziumcarbidsubstrat 10 weist eine Vielzahl von darin ausgebildeten Halbleitervorrichtungen, d.h. Halbleiterdies 1, auf. Jedes der Halbleiterdies 1 kann ein beliebiger Chiptyp sein.
  • In verschiedenen Ausführungsformen kann das Halbleiterdie 1 eine Leistungshalbleitervorrichtung aufweisen, welche eine diskrete Vorrichtung in einer Ausführungsform sein kann. In einer Ausführungsform ist das Halbleiterdie 1 eine Vorrichtung mit zwei Anschlüssen wie etwa eine PIN-Diode, Schottky-Diode oder ein Schottky-Gleichrichter mit Junction-Sperrschicht. In einer oder mehreren Ausführungsformen ist das Halbleiterdie 1 eine Vorrichtung mit drei Anschlüssen wie etwa ein Leistungshalbleiter-Feldeffekttransistor mit Metallisolator (MISFET oder MOSFET), ein Junction-Feldeffekttransistor (JFET), ein Bipolar-Junction-Transistor (BJT), ein Bipolartransistor mit isoliertem Gate (IGBT) oder ein Thyristor. In zusätzlichen Beispielen kann jeder der Halbleiterchips 1 ein logischer Chip, ein Speicherchip, ein analoger Chip, ein Hochleistungsschalter und andere Arten von Chips sein. Jeder der Halbleiterchips 1 kann eine Vielzahl von Vorrichtungen wie etwa Transistoren oder Dioden aufweisen, die eine integrierte Schaltung bilden, oder kann eine diskrete Vorrichtung wie etwa ein einzelner Transistor oder eine einzelne Diode sein.
  • Als eine Veranschaulichung kann das Siliziumcarbidsubstrat 10 ein 100 mm, 150 mm, 200 mm oder 300 mm Siliziumcarbidwafer sein. In einer Veranschaulichung kann das Siliziumcarbidsubstrat 10 ein 200 mm Siliziumcarbidwafer sein, welcher eine Dicke von 350 µm bis 750 µm aufweisen kann, während in einer anderen Ausführungsform das Siliziumcarbidsubstrat 10 ein 150 mm Siliziumcarbidwafer mit einer Dicke von 350 µm bis 500 um sein kann. In weiteren Ausführungsformen kann das Siliziumcarbidsubstrat 10 eine monokristalline epitaktische Schicht aus SiC sein, die auf einem Substrat gezüchtet wurde.
  • Das Siliziumcarbidsubstrat 10 kann ein monokristallines Material mit einer hexagonalen Kristallstruktur sein. Die Kristallstruktur des Siliziumcarbidsubstrats 10 kann 4H-SiC, 6H-SiC oder 3C-SiC sein. In einer Ausführungsform ist das Siliziumcarbidsubstrat 10 ein 4H-SiC-Substrat. Das Siliziumcarbidsubstrat 10 kann in verschiedenen Ausführungsformen mit einem Dotierstoff vom n-Typ wie etwa Stickstoff oder Phosphor dotiert werden oder kann mit einem Dotierstoff vom p-Typ wie etwa Aluminium dotiert werden. Die Oberfläche des Siliziumcarbidsubstrats 10 kann eine {0001}-Oberflächenebene aufweisen. In anderen Ausführungsformen kann jedoch die Oberfläche außeraxial bzw. außer außerhalb der Achse gelegen oder in Richtung der <11-20>-Richtung geneigt sein. In einer Ausführungsform kann die Oberfläche des Siliziumcarbidsubstrats 10 außeraxial und 4° oder 8° in Richtung der <11-20>-Richtung orientiert sein. Die Oberfläche des Siliziumcarbidsubstrats 10 kann als eine weitere Veranschaulichung ein 6H-SiC sein, das unter einem Winkel zur Achse von 3° bis 4° in Richtung der <11-20>-Richtung orientiert ist. In anderen Ausführungsformen kann die Oberfläche bezüglich dieser Ebene außerhalb der Achse liegen. Das Siliziumcarbidsubstrat 10 kann eine oder mehrere epitaktische Schichten umfassen.
  • Bezug nehmend auf 2A sind Vorrichtungsgebiete 20 innerhalb des Siliziumcarbidsubstrats 10 angeordnet. Die Vorrichtungsgebiete 20 können dotierte Gebiete mit verschiedenen Ausführungsformen enthalten. Ferner kann ein gewisser Bereich der Vorrichtungsgebiete 20 über dem Siliziumcarbidsubstrat 10 ausgebildet sein. Die Vorrichtungsgebiete 20 können aktive Gebiete wie etwa Kanalgebiete von Transistoren enthalten.
  • Das Siliziumcarbidsubstrat 10 weist in dieser Verarbeitungsphase eine obere Oberfläche 11 und eine gegenüberliegende untere Oberfläche 12 auf. In verschiedenen Ausführungsformen werden die Vorrichtungsgebiete 20 näher zu der oberen Oberfläche 11 des Siliziumcarbidsubstrats 10 als der unteren Oberfläche 12 ausgebildet. Aktive Vorrichtungen können in Vorrichtungsgebieten 20 des Siliziumcarbidsubstrats 10 gebildet werden. Vorrichtungsgebiete 20 erstrecken sich über eine Tiefe, welche je nach der Vorrichtung von Submikrometer bis etwa 50 µm von der oberen Oberfläche 11 reicht und in einer Ausführungsform etwa 10 µm beträgt. Ferner wird eine Endtiefe des Halbleiterdie 1 nach einem Abdünnen bestimmt, wie anschließend beschrieben werden wird.
  • In verschiedenen Ausführungsformen werden alle notwendigen Verschaltungen, Verbindungen, Pads etc. zum Koppeln zwischen Vorrichtungen der Vorrichtungsgebiete 20 über dem Siliziumcarbidsubstrat 10 gebildet. Wie später beschrieben werden wird, werden in einer späteren Phase in einigen Ausführungsformen Kontaktpads zum Koppeln mit einer externen Schaltung gebildet. Dementsprechend wird eine Metallisierungsschicht 30 über dem Siliziumcarbidsubstrat 10 gebildet. Die Metallisierungsschicht 30 kann eine oder mehrere Niveaus einer Metallisierung umfassen. Jedes Metallisierungsniveau kann Metallleitungen oder Durchkontaktierungen aufweisen, die innerhalb einer isolierenden Schicht eingebettet sind. Die Metallisierungsschicht 30 kann Metallleitungen und Durchkontaktierungen aufweisen, um die Vorrichtungsgebiete 20 zu kontaktieren und auch verschiedene Vorrichtungen innerhalb jedes Halbleiterdie 1 zu koppeln.
  • Strukturierte Kontaktpads werden an der oberen Oberfläche 11 gebildet, gefolgt von der Abscheidung einer Schutzschicht. Die strukturierten Kontaktpads 31 können gebildet werden, indem eine dicke Schicht Kupfer unter Verwendung eines Plattierungsprozesses abgeschieden wird. Eine Imidschicht 32 kann über der dicken Kupferschicht abgeschieden und geöffnet werden, um die strukturierten Kupferpads 31 freizulegen.
  • Typischerweise wird vor einer weiteren Verarbeitung eine Passivierungsschicht oder Schutzschicht abgeschieden. Die Schutzschicht ist dafür ausgelegt, dabei zu helfen, die Metallisierungsschicht 30 sowie die Vorrichtungsgebiete 20 während einer anschließenden Verarbeitung zu schützen. In einer oder mehreren Ausführungsformen kann jedoch die Schutzschicht weggelassen werden, da diese Funktion vorteilhafterweise unter Ausnutzung der Ätzstoppschicht erfüllt werden kann.
  • 2B veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Ausbilden einer Ätzstoppschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 2B wird eine Ätzstoppschicht 40 über der oberen Oberfläche 11 des Siliziumcarbidsubstrats 10 abgeschieden. In verschiedenen Ausführungsformen wird die Ätzstoppschicht 40 so ausgewählt, dass sie ein Ätzstopp zu Siliziumcarbid ist. In einer oder mehreren Ausführungsformen umfasst die Ätzstoppschicht 40 ein Material, das schlecht ätzt, wenn es einem Plasma ausgesetzt ist, welches das Siliziumcarbidsubstrat 10 sehr schnell ätzt. Beispielsweise kann das Siliziumcarbidsubstrat 10 mit einer Rate von 5 bis 50 Mikrometer/Min ätzen, während die Ätzstoppschicht bei einer Rate von weniger als 0,1 Mikrometer/Min ätzen kann, wenn sie der gleichen Chemie ausgesetzt ist. In einer Ausführungsform weist die Ätzstoppschicht 40 ein keramisches Material auf, welches Aluminiumoxid, Yttriumoxid, Aluminiumnitrid, Aluminium(III)oxid, Yttriumnitrid, Yttrium(III)oxid umfassen kann.
  • In verschiedenen Ausführungsformen wird die Ätzstoppschicht 40 unter Verwendung einer Dampf- bzw. Gasphasenabscheidung, eines Druckens oder eines Beschichtungsprozesses abgeschieden. In einer oder mehreren Ausführungsformen wird eine Keramikpaste über der oberen Oberfläche 11 des Siliziumcarbidsubstrats 10 abgeschieden. In verschiedenen Ausführungsformen wird die Keramikpaste unter Verwendung eines Druckprozesses als eine Flüssigkeit abgeschieden, gefolgt von einem Trocknen und Sintern. In einer alternativen Ausführungsform wird ein Beschichtungsprozess genutzt, um die Keramikpaste abzuscheiden. In anderen Ausführungsformen kann die Keramikpaste unter Verwendung von Prozessen wie etwa eines Spin-on-Prozesses abgeschieden bzw. abgesetzt werden, beispielsweise währenddessen ein Spin-on-Dielektrikum abgeschieden wird. In anderen Ausführungsformen können andere Abscheidungsprozesse genutzt werden, um die Paste abzuscheiden. In einer oder mehreren Ausführungsformen können zusätzlich zu keramischen Materialien Pasten aus z.B. Aluminiumoxid, Magnesiumoxid, Titanoxid oder ähnlichen Materialien gedruckt und gesintert werden, um stabile Oxide wie Keramikpasten oder Beton zu bilden. In verschiedenen Ausführungsformen kann die Keramikpaste ein Gemisch auf Wasserbasis sein und kann eine Selbsthärtung wie Beton zeigen. In verschiedenen Ausführungsformen hat die Keramikpaste eine schlammartige Viskosität, was verhindert, dass sie vom Siliziumcarbidsubstrat 10 weg fließt. Die Keramikpaste kann in einigen Ausführungsformen durch eine Mischung von zwei Komponenten gebildet werden, die sich absetzen, um ein festes Material zu bilden. Zusätzlich können in einigen Ausführungsformen Verbundmaterialien, die auf thermisch stabilen, mit organischen Verbindungen gefüllten Polymeren basieren, ebenfalls verwendet werden. Weitere Ausführungsformen können Pulvermaterialien (einschließlich Keramiken und Oxide) nutzen, die unter Verwendung von Laser-Sintern verfestigt und/oder strukturiert werden.
  • Die Keramikpaste wird gesintert (erhitzt), um ein festes Material zu bilden. Beispielsweise kann das Sintern in einer oder mehreren Ausführungsformen bei 380°C bis etwa 450°C durchgeführt werden. In einer anderen Ausführungsform wird ein Sintern bei 350°C bis etwa 450°C durchgeführt. In einer weiteren Ausführungsform wird ein Sintern bei 400°C bis etwa 450°C durchgeführt. Der Sinterprozess kann in weiteren Ausführungsformen bei einer niedrigeren Temperatur durchgeführt werden. Nach einer Verfestigung kann die Ätzstoppschicht auch zusätzlich eine mechanische Unterstützung und elektrische Isolierung schaffen.
  • In verschiedenen Ausführungsformen bildet die verfestigte Keramikpaste eine Ätzstoppschicht 40 mit einer oberen Oberfläche 41, nachdem sie einem Aushärtungsprozess und einem Polierprozess unterzogen wurde. Nach dem Aushärten kann die verfestigte Keramikpaste wegen der Oberflächenspannung der abgeschiedenen Keramikpaste und/oder der folgenden, während eines Sinterns entwickelten Spannung eine gekrümmte Oberfläche aufweisen. Ein Polierprozess kann durchgeführt werden, um wie veranschaulicht eine planare Oberfläche zu bilden. In einer oder mehreren Ausführungsformen kann das Polieren unter Verwendung eines chemisch-mechanischen Prozesses, Schleifens, Nassätzens, Plasmaätzens und anderer durchgeführt werden.
  • In verschiedenen Ausführungsformen hat die Ätzstoppschicht 40 einen thermischen Ausdehnungskoeffizienten ähnlich demjenigen von Siliziumcarbid, zum Beispiel 4×10-6 bis 5×10-6/K. In einer oder mehreren Ausführungsformen beträgt die Dicke der Ätzstoppschicht 40 zumindest 1 um. In anderen Ausführungsformen kann jedoch die Ätzstoppschicht 40 dicker sein, um eine mechanische Stabilisierung und Unterlage zu schaffen, und kann daher in verschiedenen Ausführungsformen etwa 10 um bis etwa 100 µm betragen. In einer oder mehreren Ausführungsformen beträgt die Dicke der Ätzstoppschicht 40 zumindest 20 % bis 70 % der Dicke der endgültigen Dicke des Siliziumcarbidsubstrats 10 (oder 20 % bis 70 % des Vorrichtungsgebiets 20).
  • In verschiedenen Ausführungsformen kann die Ätzstoppschicht 40 mehrere Schichten umfassen. In einer oder mehreren Ausführungsformen kann die Ätzstoppschicht 40 eine dünne metallische Schicht wie etwa Eisen, Nickel und Kupfer aufweisen, die gegen ein Ätzen durch die Plasmaätz-Chemie beständig sind. In verschiedenen Ausführungsformen besteht jedoch die Ätzstoppschicht 40 nicht bloß aus Metall. Dies gilt, da die Metallatome während des anschließenden Plasmaätzens zerstäuben würden und letztendlich eine Reinigung oder einen Austausch der Wand der Plasmakammer erfordern würden.
  • 2C veranschaulicht eine Querschnittsansicht der Halbleitervorrichtung nach Montieren der Vorrichtung auf einem Träger gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 2C kann die Halbleitervorrichtung für eine weitere Verarbeitung auf einem Keramikträger 50 montiert werden. In einigen Ausführungsformen kann, falls die Ätzstoppschicht 40 ausreichend dick ist, um während einer anschließenden Verarbeitung auch eine mechanische Abstützung vorzusehen, der Keramikträger 50 weggelassen werden. Wie in 2C veranschaulicht ist, hat das Siliziumcarbidsubstrat 10 in dieser Phase einer Verarbeitung eine erste Dicke t1, welche zum Verbessern der Vorrichtungsleistung reduziert werden wird.
  • 2D veranschaulicht eine Querschnittsansicht der Halbleitervorrichtung während eines Abdünnens gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Verwendung des Keramikträgers 50 als mechanische Abstützung wird das Siliziumcarbidsubstrat 10 von der Rückseite, d.h. von einer vorherigen unteren Oberfläche 12 aus, abgedünnt. In verschiedenen Ausführungsformen kann das Abdünnen unter Verwendung eines mechanischen Schleifens, chemischen Ätzens oder einer Kombination von beidem durchgeführt werden. Die endgültige Tiefe des Die 1, das im Siliziumcarbidsubstrat 10 gebildet wird, wird nach dem Abdünnen bestimmt. Ein Abdünnwerkzeug, welches in einer Ausführungsform ein Schleifwerkzeug sein kann, reduziert die Dicke des Siliziumcarbidsubstrats 10. In einer anderen Ausführungsform kann das Abdünnwerkzeug ein chemischer Prozess wie etwa Nassätzen oder Plasmaätzen sein, um das Siliziumcarbidsubstrat 10 abzudünnen. In einer oder mehreren Ausführungsformen kann das Siliziumcarbidsubstrat 10 ohne Montieren auf ein Band abgedünnt werden.
  • In verschiedenen Ausführungsformen kann ein Abdünnen global über die gesamte Rückseite des Wafers durchgeführt werden. In einer oder mehreren Ausführungsformen kann eine zweite Dicke t2 des Siliziumcarbidsubstrats 10 nach dem Abdünnen (d.h. des abgedünnten Siliziumcarbidsubstrats 15) 1 µm bis etwa 500 µm betragen. Das Abdünnen legt eine neue rückseitige Oberfläche 111 des abgedünnten Siliziumcarbidsubstrats 15 frei.
  • 2E veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Abscheiden einer rückseitigen Metallisierungsschicht nach Abdünnen des Siliziumcarbidsubstrats gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Eine rückseitige Metallisierungsschicht 16 kann auf der freigelegten rückseitigen Oberfläche 111 des abgedünnten Siliziumcarbidsubstrats 15 gebildet werden. In verschiedenen Ausführungsformen kann die rückseitige Metallisierungsschicht 16 mehr als eine Metallschicht aufweisen. In einer oder mehr Ausführungsformen kann die rückseitige Metallisierungsschicht 16 unter Verwendung eines physikalischen Gasphasenabscheidungsprozesses abgeschieden werden. In alternativen Ausführungsformen kann die rückseitige Metallisierungsschicht 16 unter Verwendung anderer Gasphasenabscheidungsprozesse einschließlich einer chemischen Gasphasenabscheidung, Atomlagenabscheidung, elektrochemischen Abscheidung, stromlosen Abscheidung, eines Druckens und anderen abgelagert bzw. abgeschieden werden.
  • In einer oder mehreren Ausführungsformen weist die rückseitige Metallisierungsschicht 16 Aluminium auf. In einer alternativen Ausführungsform weist die rückseitige Metallisierungsschicht 16 Kupfer auf. In einer weiteren alternativen Ausführungsform weist die rückseitige Metallisierungsschicht 16 ein lotkompatibles Material auf und kann zum Beispiel ein Element oder mehrere von Silber, Zinn, Gold, Platin, Zinn, Blei, Indium, Kadmium, Wismut aufweisen. Spezifische Beispiele schließen eine Aluminiumschicht, eine Titanschicht, eine Nickel-Vanadium-Schicht, Silber, Gold-Zinn und andere ein, um eine physikalische Gasphasenabscheidung von heißem Aluminium zum Ausbilden niederohmiger Kontakte an der Rückseite des abgedünnten Siliziumcarbidsubstrats 15 zu ermöglichen. In noch weiteren Ausführungsformen weist die rückseitige Metallisierungsschicht 16 ein Metallsilizid auf. In einer anderen Ausführungsform weist die rückseitige Metallisierungsschicht 16 ein Metallnitrid wie etwa Titannitrid, Wolframnitrid, Tantalnitrid auf. Die rückseitige Metallisierungsschicht 16 kann in verschiedenen Ausführungsformen gebildet werden, indem Titan oder Wolfram abgeschieden wird, gefolgt von einer Abscheidung von Aluminium.
  • Die rückseitige Metallisierungsschicht 16 kann auch eine Lotschicht für eine Bildung von Kontakten enthalten. Beispiele der Lotschicht umfassen Au, Ag, Sn, Au-Legierungen, Ag-Legierungen, Sn-Legierungen und Kombinationen davon. In einer Ausführungsform umfasst die Lotschicht eine Silber-Zinn-Legierung. In verschiedenen Ausführungsformen kann die Lotschicht mehrere Schichten umfassen, die eine Lotschicht bilden, und kann auch die darunterliegenden Metalle vor der Umgebung schützen. In einigen Ausführungsformen kann als die Lotschicht Kupfer verwendet werden.
  • 2F veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach Ausbilden einer strukturierten Hartmaskenschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Eine strukturierte Hartmaskenschicht 70 wird wie in 2F veranschaulicht gebildet. In einer Ausführungsform wird eine Deckschicht einer Hartmaske abgeschieden und strukturiert. Die Hartmaske kann mehrere Schichten wie etwa z.B. Ni, Al, Kohlenstoff, Siliziumoxid, Siliziumnitrid, Titannitrid und andere enthalten.
  • In verschiedenen Ausführungsformen wird das Material der Hartmaskenschicht 70 so ausgewählt, dass es langsamer als das abgedünnte Siliziumcarbidsubstrat 15 ätzt. Insbesondere wird die Dicke der Hartmaskenschicht 70 für eine gegebene Ätzrate so ausgewählt, dass die Hartmaskenschicht 70 während der Zeit, die es erfordert, durch das abgedünnte Siliziumcarbidsubstrat 15 zu ätzen, nicht vollständig geätzt wird.
  • Die Hartmaskenschicht 70 kann unter Verwendung eines Gasphasenabscheidungsprozesses wie etwa einer chemischen Gasphasenabscheidung (CVD), physikalischen Gasphasenabscheidung, plasmaunterstützten CVD, einschließlich einer chemischen Gasphasenabscheidung unter Atmosphärendruck (APCVD) oder einer chemischen Gasphasenabscheidung unter Unterdruck (SACVD), Spin-on-Prozessen und anderen abgeschieden werden.
  • Die Hartmaskenschicht 70 kann unter Verwendung eines Lithographieprozesses strukturiert werden. Beispielsweise wird eine Schicht eines lichtempfindlichen Materials über der Hartmaskenschicht 70 abgeschieden. Die Schicht des lichtempfindlichen Materials wird durch Belichtung oder Bestrahlung strukturiert, um ein Muster von einer (nicht dargestellten) Lithographiemaske auf die Schicht des lichtempfindlichen Materials zu übertragen, und das lichtempfindliche Material wird entwickelt. Die Schicht aus lichtempfindlichem Material wird dann als Ätzmaske genutzt, während Bereiche der Hartmaskenschicht 70 weggeätzt werden, was die veranschaulichte strukturierte Struktur zurücklässt.
  • 2G veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach Ausbilden einer strukturierten Hartmaskenschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Verwendung der strukturierten Hartmaskenschicht 70 als Ätzmaske wird das abgedünnte Siliziumcarbidsubstrat 15 unter Verwendung eines Plasmaprozesses plasmageätzt. Die Wände der Plasmakammer 150 sind mit einem inerten Material wie etwa Quarz ausgekleidet. Die zu ätzende Vorrichtung wird innerhalb der Plasmakammer 150 über dem Chuck 25 platziert.
  • In verschiedenen Ausführungsformen wird die Plasmaätzrate des abgedünnnten Siliziumcarbidsubstrats 15 durch Verwenden eines Hochtemperaturprozesses erhöht. Dementsprechend wird in verschiedenen Ausführungsformen das abgedünnte Siliziumcarbidsubstrat 15 auf etwa 300°C oder noch höher geheizt. In einer Ausführungsform wird das abgedünnte Siliziumcarbidsubstrat 15 auf 500°C bis 700°C erhitzt. Dies kann bewerkstelligt werden, indem der Wafer zum Beispiel mit einer Lampe 42 erhitzt wird. Die Lampe 42 kann eine Bogenlampe, Infrarotlampe oder Blitzlampe sein, um den Wafer schnell zu erhitzen. Die Lampe 42 kann außerhalb der Plasmawand liegen und in einer Ausführungsform durch ein Fenster in der Plasmawand zugänglich sein. Alternativ dazu kann auch der Chuck 25 separat oder in Kombination mit der Lampe 42 geheizt werden. Eine Lampe zum schnellen thermischen Ausheilen kann verwendet werden, um den Wafer schnell zu erhitzen. Beispielsweise kann das abgedünnte Siliziumcarbidsubstrat 15 innerhalb von 10 s bis 20 s erhitzt werden. Erreicht das abgedünnte Siliziumcarbidsubstrat 15 einmal die Haltetemperatur, wird der Plasmaprozess eingeleitet.
  • In verschiedenen Ausführungsformen wird die Temperatur des abgedünnten Siliziumcarbidsubstrats 15 sorgfältig gesteuert, um ein Überschreiten der zulässigen Grenze für die Metallisierung zu vermeiden. Falls beispielsweise die vorderseitige Metallisierung Aluminiumleitungen aufweist, liegt dann die Temperatur unterhalb von 450°C, um eine Beschädigung an den Aluminiummetallleitungen zu vermeiden.
  • Vor einem Einleiten des Plasmaprozesses müssen jedoch die Oberflächen der Vorrichtung und der Plasmakammer gereinigt werden, um etwaige mögliche Gase zu entfernen, die eine Explosion zur Folge haben werden. Dies gilt, da das Plasmaätzen unter Verwendung von Chlortrifluorid (und ähnlichen Gasen) durchgeführt werden soll, welches eine sehr brennbare und explosive Komponente ist. Chlortrifluorid ist ein oxidierendes Gas und extrem reaktiv. Es reagiert mit nahezu allen Substanzen einschließlich Siliziumoxid, Siliziumnitrid und nahezu allen Materialien, die in der Halbleiterfertigung verwendet werden. Beispielsweise können sogar Spurenmengen von Wasser eine Explosion hervorrufen.
  • Dementsprechend können Inertgase wie etwa Stickstoff und/oder Argon für das Säubern verwendet werden. In einer Ausführungsform kann das Säubern vor einem Erhitzen des abgedünnten Siliziumcarbidsubstrats 15 durchgeführt werden. In einer anderen Ausführungsform kann das Säubern nach einem Erhitzen des abgedünnten Siliziumcarbidsubstrats 15 durchgeführt werden. Dementsprechend kann während oder nach dem Heizprozess ein Säuberungsprozess durchgeführt werden, um die Oberfläche des abgedünnten Siliziumcarbidsubstrats 15 zu reinigen und etwaige explosive Gase aus der Plasmakammer 150 zu entfernen.
  • Als Nächstes wird im Innern der Plasmakammer 150 das Plasma erzeugt. Plasmaätzsysteme können entweder reaktiv oder ionisch ausgelegt sein und sind typischerweise eine Kombination von beidem. Die Netto-Ätzrate des Plasmaätzprozesess kann höher als die einzelnen Ätzraten sein, die unter Verwendung eines reaktiven Nassätz- oder physikalischen Ätzprozesses erhalten werden können. Dementsprechend kann das Plasmasystem ein Plasmaätzsystem wie etwa ein Trommelreaktor, ein nachgeschaltetes Plasma-Ätzgerät, ein Ätzsystem mit parallelen Platten, das in einem Plasmamodus oder in einem Ätzmodus mit Reaktionsionen arbeitet, oder ein Ätzsystem mit hochdichtem Plasma sein. In einer oder mehreren Ausführungsformen werden anisotrope Ätzverfahren wie etwa das reaktive Ionenätzen und ein Ätzen mit hochdichtem Plasma verwendet.
  • Dementsprechend kann unter Verwendung verschiedener Arten von Plasmareaktoren in verschiedenen Ausführungsformen das Plasma erzeugt werden. In einer Ausführungsform kann das Plasmagerät ein Mikrowellengenerator, ein Elektron-Zyklotron-Resonanz-(ECR-)Plasmareaktor, ein induktiv gekoppelter Plasmareaktor, ein Remote-Plasmareaktor, ein Helikon-Plasmareaktor und andere sein. Außerdem kann in einigen Ausführungsformen ein Remote-Plasma genutzt werden, das durch eine Mikrowellen-Plasmaerzeugungseinheit erzeugt wird. In einer oder mehreren Ausführungsformen erzeugt das Plasmagerät ein Plasma hoher Dichte.
  • Der Plasmaätzprozess wird in einer Plasmakammer 150 mit einem oder mehreren Einlässen 151 und einem oder mehreren Auslässen 152 durchgeführt. Die Plasmachemie wird durch einen Strom von Gasen durch die Kammer von den Einlässen 151 zu den Auslässen 152 gesteuert. Das abgedünnte Siliziumcarbidsubstrat 15 mit der Ätzstoppschicht 40 wird auf einen Chuck 25 platziert. Der Träger 50 und die Ätzstoppschicht 40 können auch elektrisch leitend sein, um in einigen Ausführungsformen eine verbesserte Ätz-Anisotropie vorzusehen und ein gleichmäßigeres elektrisches Feld um das abgedünnte Siliziumcarbidsubstrat 15 herum vorzusehen. In einigen Ausführungsformen kann der Träger 50 weggelassen werden, und daher kann die Ätzstoppschicht 40 direkt auf dem Chuck 25 platziert werden.
  • Das Plasma kann erzeugt werden, indem Leistung zwischen dem oberen Elektrodenknoten 76 und dem unteren Elektrodenknoten 77 angelegt wird. Die Plasmakammer 150 ist während des Betriebs geerdet. Der untere Elektrodenknoten 77 koppelt den HF-Generator über einen Sperrkondensator mit dem Chuck 25. Das Plasma kann erzeugt werden, indem die Plasmakammer 150 in einer Ausführungsform mit Leistung von etwa 0,1 W/cm2 bis 10 W/cm2 gespeist wird. In einer Ausführungsform wird das Plasma mit einer HF-Leistung bei 13,56 MHz mit Effektivspannungen zur Anregung von etwa 100 V bis 2000 V gespeist. In verschiedenen Ausführungsformen wird in einem Plasmaätzsystem zwischen der oberen Elektrode 75 und dem abgedünnten Siliziumcarbidsubstrat 15 ein hohes elektrisches Feld angelegt, welches einige der Gasatome innerhalb der Plasmakammer 150 ionisiert, um ein Plasma 155 zu bilden. Eine Vorspannung wird zwischen dem Plasma 155 und der oberen Elektrode 75 und dem abgedünnten Siliziumcarbidsubstrat 15 entwickelt. Die geladenen Ionen sowie neutrale chemische Radikale können beschleunigt und in Richtung des abgedünnten Siliziumcarbidsubstrats 15 gelenkt werden, was ein Ätzen zur Folge hat.
  • Die Plasmachemie kann ein Ätzmittelgas und ein Inertgas in verschiedenen Ausführungsformen umfassen. In verschiedenen Ausführungsformen wird als das Ätzmittelgas Chlortrifluorid oder andere Interhalogenverbindungen wie etwa Chlorfluorid, Chlorpentafluorid ausgewählt. Ein zusätzliches Reaktionsgas kann verwendet werden, falls eine Verbindung von Chlortrifluorid genutzt wird. Die Strömungsrate von Chlortrifluorid beträgt etwa 100 sscm bis etwa 500 sccm. Der Druck im Innern der Plasmakammer 150 kann etwa 1 mTorr bis 1 Torr betragen.
  • Wie oben beschrieben wurde, wird aufgrund der Potentialdifferenz zwischen dem Chuck 25 und der Plasmakammer 150 ein gewisser Teil des Chlortrifluorids ionisiert und in Richtung der freigelegten rückseitigen Oberfläche des abgedünnten Siliziumcarbidsubstrats 15 beschleunigt. Die Hartmaskenschicht 70 legt nur die Zerteilungsgebiete des abgedünnten Siliziumcarbidsubstrats 15 frei, so dass die Ätzung entlang der Zerteilungsebene durch das abgedünnte Siliziumcarbidsubstrat 15 fortschreitet.
  • Die ionisierten Spezies und die neutralen Spezies ätzen zusammen schnell durch das abgedünnte Siliziumcarbidsubstrat 15.
  • Die durch die ionisierten Spezies gelieferte Richtungsätzung hat vertikale Seitenwände zur Folge. Wegen der extrem reaktiven Natur des Chlortrifluorids werden höhere Ätzraten als 10 Mikrometer/Minute leicht erreicht, was einen ausgezeichneten Durchsatz ergibt. In verschiedenen Ausführungsformen können die Ätzraten durch das abgedünnte Siliziumcarbidsubstrat 15 zwischen 10 Mikrometer/Minute und 30 Mikrometer/Minute betragen.
  • Wegen der explosiven und korrosiven Natur der in der Plasmakammer 150 verwendeten Interhalogengase sind außerdem die Wände der Plasmakammer 150 mit Inertmaterialien wie etwa Aluminiumoxid, Yttriumoxid oder anderen Keramiken oder Quarz ausgekleidet, um das Ätzen der Wände der Plasmakammer 150 zu minimieren/zu vermeiden.
  • Die Ätzstoppschicht 40 ist speziell dafür ausgelegt, den Plasmaätzprozess zu stoppen. Ohne die Ätzstoppschicht 40 werden sich die einzelnen Dies innerhalb der Plasmakammer 150 verteilen, wenn einmal das Plasmaätzen eine Ätzung durch das abgedünnte Siliziumcarbidsubstrat 15 fortsetzt, was die Dies trennt. Die Ätzstoppschicht 40 ist gegen die Plasmachemie verhältnismäßig inert und ätzt nicht und hilft daher dabei, die Dies zusammenzuhalten. Das Plasmaätzen kann eine zeitgesteuerte Ätzung sein oder kann gestoppt werden, wenn das Material der Ätzstoppschicht 40 bemerkt wird.
  • Siliziumcarbid ist sehr schwer mit Plasma zu ätzen, und herkömmliche Plasmaätzraten sind geringer als 1 Mikrometer/Minute. Unter Verwendung von Ausführungsformen der vorliegenden Erfindung können Ätzraten möglich sein, die ein Vielfaches höher als unter Verwendung eines herkömmlichen Plasmaätzens erzielbar sind.
  • Ausführungsformen der vorliegenden Erfindung können in einem Remote-Plasmasystem verwendet werden; der in verschiedenen Ausführungsformen oben beschriebene Plasmaerzeugungsprozess kann genutzt werden, um ein Plasma zu erzeugen, welches dann zu einer anderen Kammer weitergeleitet wird. Die reaktiven chemischen Spezies und/oder Ionen von der Plasmaquelle können dann im Zerteilungsschritt in der benachbarten Kammer genutzt werden. Beispielsweise können die chemischen Spezies in eine andere Kammer diffundieren, wo sie mit den Wafern wechselwirken. Alternativ dazu können die ionischen Spezies nach unten beschleunigt und genutzt werden.
  • 2H veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Entfernen einer etwaigen restlichen Hartmaskenschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Anders als die Ätzstoppschicht 40 wird die Hartmaskenschicht 70 während der Plasma-Exposition signifikant geätzt. In einigen Ausführungsformen kann nur eine geringe Dicke der Hartmaskenschicht 70 nach dem Plasmaätzen vorhanden sein, wie in der vorherigen Figur veranschaulicht ist. Diese verbleibende Hartmaskenschicht wird entfernt, um die Oberfläche des abgedünnten Siliziumcarbidsubstrats 15 freizulegen.
  • 2I veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach Anbringen eines Bands gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Das abgedünnte Siliziumcarbidsubstrat 15 kann an einem Rahmen 80 mit einen Klebeband montiert werden. Das abgedünnte Siliziumcarbidsubstrat 15 wird an dem Klebeband innerhalb des äußeren Rahmens angebracht. Der Rahmen, welcher eine ringförmige Struktur ist, trägt das Klebeband entlang den äußeren Rändern in einer oder mehreren Ausführungsformen. Das Klebeband kann in einer Ausführungsform ein Dicing- bzw. Zerteilungsband sein. In einer anderen Ausführungsform kann das Klebeband ein Substrat, z.B. Polyvinylchlorid, mit einer Beschichtung einer Klebstoffschicht wie etwa Acrylharz aufweisen. In einer oder mehreren Ausführungsformen umfasst der Rahmen 80 ein Stützmaterial wie etwa Metall- oder Kunststoff-(Keramik-)Material. In verschiedenen Ausführungsformen ist der Innendurchmesser des Rahmens 80 größer als der Durchmesser des abgedünnten Siliziumcarbidsubstrats 15.
  • 2J veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einem Entfernen des Trägers gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2J veranschaulicht die Vorrichtung nach Trennen vom Träger 50 und Umdrehen des Substrats. Das abgedünnte Siliziumcarbidsubstrat 15 mit der Ätzstoppschicht 40, das am Rahmen 80 angebracht ist, wird vom Träger 50 getrennt. Der Träger 50 kann unter Ausnutzung eines chemischen Prozesses, eines Heizprozesses, eines mechanischen Prozesses oder einer Kombination der obigen getrennt werden.
  • 2K veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach Abschluss des Zerteilungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Der nächste Schritt im Zerteilungsprozess ist das Zerteilen der Ätzstoppschicht 40, die die verschiedenen Chips zusammenhält. Das abgedünnte Siliziumcarbidsubstrat 15, das nun plasma-zerteilt wurde, wird in einzelne Chips getrennt. In einer Ausführungsform wird ein mechanischer Trennprozess genutzt, um Druck auf die Ätzstoppschicht 40 auszuüben.
  • Wie in 2K veranschaulicht ist, wird die Ätzstoppschicht 40 mechanisch zerteilt, indem über die Rollen 90 Druck aufgebracht wird. Zum Beispiel kann unter Verwendung der Rollen 90 eine wiederholte mechanische Kraft in der x-y-Ebene vorgesehen werden, was die Spaltung der Ätzstoppschicht 40 zur Folge hat. Die mechanischen Kräfte leiten einen Riss ein, der sich durch die Ätzstoppschicht 40 fortpflanzt. Dementsprechend weist die Seitenwandfläche der Ätzstoppschicht 40 eine gespaltene Oberfläche auf, die eine höhere Oberflächenrauhigkeit als die Seitenwand des abgedünnten Siliziumcarbidsubstrats 15 aufweisen kann, das plasma-zerteilt wurde.
  • 3 veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung während einer Herstellung nach einer alternativen Trennmethode gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 3 kann die Ätzstoppschicht 40 in einer Ausführungsform unter Verwendung eines Sägeblatts 91 zerteilt werden. In einer alternativen Ausführungsform kann die Ätzstoppschicht 40 unter Verwendung eines Laserprozesses wie etwa Stealth-Zerteilen zerteilt werden.
  • 4A - 4E veranschaulichen Schnittansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In einer oder mehreren Ausführungsformen müssen die Kontaktpads an der Vorderseite der Vorrichtung freigelegt werden. In einer oder mehreren Ausführungsformen werden die Kontaktpads nach dem Plasma-Zerteilen freigelegt, um eine Ätzung der Kontaktpads zu verhindern. Dementsprechend werden die Kontaktpads gebildet und mit der Ätzstoppschicht bedeckt. Nach dem Plasma-Zerteilen des abgedünnten Siliziumcarbidsubstrats wird die Ätzstoppschicht strukturiert, um die Kontaktpads freizulegen. Vorteilhafterweise wird das Strukturieren der Ätzstoppschicht durchgeführt, während die einzelnen Dies in einer Waferform aneinander angebracht bleiben. Ein Ausbilden der Öffnungen in der Ätzstoppschicht nach einer vollständigen Trennung kann aufwendig sein.
  • Die in 4A - 4E veranschaulichte Ausführungsform veranschaulicht eine Methode zum Öffnen der Kontakte. Die in 2 beschriebene Ausführungsform wird mit der in 4A - 4E beschriebenen Ausführungsform kombiniert. Zum Beispiel veranschaulicht 4A die Vorrichtung nach einem Ausbilden einer Ätzstoppschicht 40 (z.B. wie in 2A - 2F beschrieben) und nach einem Plasma-Zerteilen (z.B. wie in 2G - 2H beschrieben) .
  • Der Wafer 51 wird auf einem Träger 50 zum Verarbeiten wie in 4A veranschaulicht platziert. Bezug nehmend auf 4B wird eine Lack- bzw. Resistschicht 105 gebildet und zum Beispiel unter Verwendung herkömmlicher Lithographieprozesse strukturiert. Die Resistschicht 105 wird strukturiert, um die Vorrichtungen im Vorrichtungsgebiet 20 innerhalb des abgedünnten Siliziumcarbidsubstrats 15 durch die Metallisierungsschicht 30 zu kontaktieren.
  • Unter Verwendung der strukturierten Resistschicht 105 wird die darunterliegende Ätzstoppschicht 40 geätzt, um Öffnungen 112 auszubilden. In verschiedenen Ausführungsformen wird das Ätzen unter Verwendung eines anisotropen Ätzprozesses wie etwa eines reaktiven Ionenätzprozesses durchgeführt. Die Kontaktpads 115 an dem obersten Niveau der Metallisierungsschicht 30 werden durch den Ätzprozess wie in 4C und 4D veranschaulicht geöffnet. 4C ist eine Querschnittsansicht, und 4D ist eine Schnittansicht von oben, die die Kontaktpads in der Metallisierungsschicht 30 veranschaulicht. Nach Freilegen der Kontaktpads 115 wird wie als Nächstes in 4E veranschaulicht die strukturierte Resistschicht 105 (falls zurückbleibend) entfernt.
  • 5A - 5B veranschaulichen eine Querschnittsansicht einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Diese Ausführungsform veranschaulicht eine alternative Methode zum Freilegen der vorher gebildeten Kontaktpads. In dieser Ausführungsform wird die Kontaktöffnung vorher hergestellt und mit einem Opfermaterial gefüllt. Bezug nehmend auf 5A kann eine Opferresistschicht 125 gebildet und strukturiert werden, um die Kontaktpads vor einem Abscheiden der Ätzstoppschicht 40 zu bedecken. Die Opferresistschicht 125 weist ein Opfermaterial auf, das auch eine unterschiedliche Ätzunempfindlichkeit gegenüber der Plasma-Ätzchemie aufweist. Zum Beispiel ätzt das Opfermaterial der Opferresistschicht 125 nicht, wenn es Chlortrifluorid ausgesetzt ist. Außerdem weist das Opfermaterial ein anderes Material als die Ätzstoppschicht 40 auf, die anschließend abgeschieden wird. Wegen dieses Unterschieds kann das Opfermaterial nach dem Plasma-Zerteilen selektiv entfernt werden.
  • Wie als nächstes in 5A veranschaulicht ist, wird die Ätzstoppschicht 40 innerhalb der Öffnungen zwischen der Opferresistschicht 125 abgeschieden. In verschiedenen Ausführungsformen der vorliegenden Erfindung kann die Opferresistschicht 125 eine andere Dicke als die Opferresistschicht 125 aufweisen. Zum Beispiel kann die Opferresistschicht 125 eine schnellere Ätzrate aufweisen, wenn es dem Plasma ausgesetzt ist. Solange die Opferresistschicht 125 während des Plasmaprozesses nicht vollständig entfernt ist, werden jedoch die darunterliegenden Kontaktpads 115 nicht beschädigt.
  • 6A - 6B veranschaulichen Querschnittsansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung, während eine strukturierte Ätzstoppschicht gebildet wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In weiteren Ausführungsformen kann eine strukturierte Ätzstoppschicht abgeschieden werden. Beispielsweise kann die strukturierte Ätzstoppschicht zwischen einer Opferresistschicht 125 (6A) abgeschieden werden, und die Opferresistschicht 125 wird nach einem Abscheiden der Ätzstoppschicht 40 entfernt (6B), um so die Kontaktpads freizulegen. Alternativ dazu kann eine strukturierte Ätzstoppschicht mit den Öffnungen für die Kontakte in einem einzigen Schritt unter Verwendung eines Schablonendrucks abgeschieden werden.
  • Bezug nehmend auf 6C wird die Vorderseite des Substrats 10 auf einem Träger wie etwa einem Träger 50 montiert. In einer Ausführungsform weist der Träger 50 eine Vertiefung auf. Der Träger 50 kann einen Siliziumwafer mit einer Vertiefung in einer Ausführungsform umfassen.
  • Bezug nehmend auf 6D wird nach einem Abdünnen des Substrats 10 von der Rückseite und einem Anbringen am Träger 50, wie in einer früheren Ausführungsform beschrieben wurde, eine strukturierte Hartmaskenschicht 70 für ein Plasma-Zerteilen gebildet.
  • Die Kontaktöffnungen in der Ätzstoppschicht 40 können während einer weiteren Verarbeitung durch einen Hochtemperaturkleber, einen gegen hohe Temperatur unempfindlichen O-Ring (Dichtung) und andere bedeckt werden. Zum Beispiel kann in einer Ausführungsform der Träger 50 eine Vertiefung aufweisen, in welche das abgedünnte Siliziumsubstrat 15 passen kann. Die den Träger 50 berührenden Seitenwände können mit einem Hochtemperaturkleber gefüllt sein, um eine Dichtung auszubilden, die verhindert, dass das Ätzmittel die durch die Kontaktöffnungen freigelegten Kontaktpads angreift. Beispiele einer abdichtenden Schicht umfassen einen kreisförmigen Hochtemperatur-O-Ring 116 um die Ätzstoppschicht 40.
  • Das abgedünnte Siliziumcarbidsubstrat 15 wird im Plasmagerät (ähnlich 2G) plasma-zerteilt.
  • 7A - 7B veranschaulichen Querschnittsansichten einer Halbleitervorrichtung während verschiedener Phasen einer Herstellung und veranschaulichen eine Kontaktbildung durch lokales Laserbohren einzelner Dies gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In alternativen Ausführungsformen kann die Verarbeitung der Dies, wie in früheren Ausführungsformen wie etwa 2A - 2K oder 3 beschrieben, ablaufen, um eine Vielzahl getrennter Dies herzustellen. Jedoch werden vor einem Zerteilen keine Kontaktpadöffnungen gebildet. Daher weisen die zerteilten Dies keine freigelegten Kontaktpads auf. Dementsprechend wird jedes einzelne Die individuell verarbeitet, und die Kontaktpads werden zum Beispiel unter Verwendung eines Laserbohrprozesses geöffnet. Dementsprechend veranschaulicht 7A eine Querschnittsansicht des Halbleiterdie während einer Laserbohrung; aber die Laserspitze 116 fokussiert einen Laserstrahl auf die Ätzstoppschicht 40. 7B veranschaulicht eine Querschnittsansicht des Halbleiterdie nach dem Laserbohren.

Claims (23)

  1. Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines aktiven Gebiets (20) in einer ersten Seite eines Siliziumcarbidsubstrats (15), wobei das Siliziumcarbidsubstrat (15) eine zweite, der ersten Seite gegenüberliegende Seite aufweist; Ausbilden eines Kontaktpads (36, 37) an der ersten Seite des Siliziumcarbidsubstrats (15), wobei das Kontaktpad (36, 37) mit dem aktiven Gebiet (20) gekoppelt ist; Ausbilden einer Ätzstoppschicht (40) über dem Kontaktpad (36, 37); Plasma-Zerteilen des Siliziumcarbidsubstrats (15) von der zweiten Seite aus, wobei das Plasma-Zerteilen durch das Siliziumcarbidsubstrat (15) ätzt und auf der Ätzstoppschicht (40) stoppt, wobei das zerteilte Siliziumcarbidsubstrat (15) durch die Ätzstoppschicht (40) zusammengehalten wird; Anbringen des zerteilten Siliziumcarbidsubstrats (15) auf einem Träger; Ausbilden einer Kontaktöffnung in der Ätzstoppschicht (40), wobei die Ätzstoppschicht (40) das an der ersten Seite des Siliziumcarbidsubstrats (15) ausgebildete Kontaktpad (36, 37) freilegt, und Trennen des zerteilten Siliziumcarbidsubstrats (15) in Siliziumcarbid-Dies (1) durch Spalten der Ätzstoppschicht (40).
  2. Verfahren nach Anspruch 1, wobei das Plasma-Zerteilen eine Ätzchemie umfasst, die das Siliziumcarbidsubstrat (15) relativ zur Ätzstoppschicht (40) selektiv ätzt.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei während des Plasma-Zerteilens eine Ätzrate des Siliziumcarbidsubstrats (15), wenn es dem Plasma des Plasma-Zerteilens ausgesetzt ist, zwischen 10 pm/Minute und 30 pm/Minute liegt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Ätzrate der Ätzstoppschicht (40), wenn sie dem Plasma des Plasma-Zerteilens ausgesetzt ist, zwischen 0,01 pm/Minute und 0,1 pm/Minute liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Spalten der Ätzstoppschicht (40) ein Trennen durch mechanische Kraft umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei ein Spalten der Ätzstoppschicht (40) ein Sägen der Ätzstoppschicht (40) oder Stealth-Zerteilen der Ätzstoppschicht (40) umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kontaktöffnung in der Ätzstoppschicht (40) nach dem Plasma-Zerteilen ausgebildet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden einer Ätzstoppschicht (40) über dem Kontaktpad (36, 37) ein Beschichten einer flüssigen Schicht über dem Siliziumcarbidsubstrat (15), ein Härten der flüssigen Schicht und ein Polieren der gehärteten flüssigen Schicht umfasst, um eine planare Oberfläche auszubilden.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Ausbilden einer Ätzstoppschicht (40) über dem Kontaktpad (36, 37) ein Schablonendrucken der Ätzstoppschicht (40) umfasst, wobei die Kontaktpads (36, 37) nach dem Schablonendruck offen bleiben.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger einen Rahmen (80) mit einem Band aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kontaktöffnung in der Ätzstoppschicht (40) vor dem Plasma-Zerteilen ausgebildet wird, und ferner umfassend: Schützen des Kontaktpads (36, 37) während des Plasma-Zerteilens mit einem Schutzmaterial; und Entfernen des Schutzmaterials nach dem Plasma-Zerteilen.
  12. Verfahren nach Anspruch 11, wobei das Ausbilden der Kontaktöffnung ein Abscheiden der Ätzstoppschicht (40) umfasst, wobei die Kontaktöffnung gleichzeitig gebildet wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Siliziumcarbidsubstrat (15) eine erste Hauptoberfläche an der ersten Seite und eine zweite Hauptoberfläche an der zweiten Seite aufweist, wobei das Siliziumcarbidsubstrat (15) ein monokristallines Material ist und wobei die erste Hauptoberfläche eine (100)-Kristallebenenfläche ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Schleifen des Siliziumcarbidsubstrats (15) von der zweiten Seite aus, vor dem Plasma-Zerteilen.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Ätzstoppschicht (40) ein keramisches Material aufweist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung eine Leistungshalbleitervorrichtung ist, das Ausbilden des aktiven Gebietes (20) ein Dotieren eines Bereichs des Siliziumcarbidsubstrats (15) von der ersten Seite aus umfasst; die Ätzstoppschicht (40) eine keramische Stabilisierungsschicht über dem aktiven Gebiet (20) ausbildet; das Siliziumcarbidsubstrat (15) von der zweiten Seite aus abgedünnt wird, wobei eine Hauptoberfläche (111) freigelegt wird; eine strukturierte Maskenschicht (70) auf der freigelegten Hauptoberfläche (111) des Siliziumcarbidsubstrats (15) ausgebildet wird; und unter Verwendung einer Ätzchemie mit einer Interhalogenverbindung, die Chlor und Fluor umfasst, und der strukturierten Maskenschicht (70) als Ätzmaske, durch das Siliziumcarbidsubstrat (15) hindurchgeätzt wird, um die keramische Stabilisierungsschicht freizulegen.
  17. Verfahren nach Anspruch 16, wobei die Interhalogenverbindung Chlortetrafluorid ist.
  18. Verfahren nach einem der Ansprüche 16 oder 17, ferner umfassend: der Träger ein flexibler Träger ist, und der flexible Träger nach dem Ätzen an der freigelegten Hauptoberfläche (111) des Siliziumcarbidsubstrats (15) angebracht wird; und wobei jedes der Vielzahl von Siliziumcarbid-Dies (1) einen Bereich der keramischen Stabilisierungsschicht und einen Bereich des Siliziumcarbidsubstrats (15) aufweist.
  19. Verfahren nach einem der vorherhegenden Ansprüche, wobei zum Plasma-Zerteilen ein Plasmaätzgerät benutzt wird und das Plasmaätzgerät aufweist: eine Plasmakammer (150); einen Einlass (151) für ein Interhalogengas; einen Auslass (152) für das Interhalogengas; Elektroden zum Erzeugen eines Plasmas aus dem Interhalogengas; und eine Heizeinheit zum Erhitzen eines Wafers, der unter Verwendung des Plasmas (155) geätzt werden soll.
  20. Verfahren nach Anspruch 19, wobei die Heizeinheit eine Lampe (42) oder ein Waferhalter (25) ist.
  21. Leistungshalbleitervorrichtung, umfassend: ein Siliziumcarbidsubstrat (15); eine rückseitige Metallisierungsschicht (21), die auf einer Seite des Siliziumcarbidsubstrats (15) angeordnet ist; eine vorderseitige Metallisierungsschicht (30), die auf einer gegenüberliegenden Seite des Siliziumcarbidsubstrats (15) angeordnet ist; eine Ätzstoppschicht (40), die das Siliziumcarbidsubstrat (15) trägt und über der vorderseitigen Metallisierungsschicht (30) angeordnet ist, wobei die Ätzstoppschicht (40) eine größere Grundfläche als das Siliziumcarbidsubstrat (15) hat und Kontaktöffnungen zu Kontaktpads (36, 37) in der vorderseitigen Metallisierungsschicht (30) aufweist.
  22. Vorrichtung nach Anspruch 21, wobei die Ätzstoppschicht (40) dicker als das Siliziumcarbidsubstrat (15) ist.
  23. Vorrichtung nach Anspruch 21 oder 22, wobei die rückseitige Metallisierungsschicht (21) dicker als das Siliziumcarbidsubstrat (15) ist.
DE102017112644.9A 2016-06-14 2017-06-08 Plasma-zerteilen von siliziumcarbid Active DE102017112644B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/182,387 US10032670B2 (en) 2016-06-14 2016-06-14 Plasma dicing of silicon carbide
US15/182,387 2016-06-14

Publications (2)

Publication Number Publication Date
DE102017112644A1 DE102017112644A1 (de) 2017-12-14
DE102017112644B4 true DE102017112644B4 (de) 2024-01-04

Family

ID=60419914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017112644.9A Active DE102017112644B4 (de) 2016-06-14 2017-06-08 Plasma-zerteilen von siliziumcarbid

Country Status (3)

Country Link
US (1) US10032670B2 (de)
CN (1) CN107507767B (de)
DE (1) DE102017112644B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355014B1 (en) * 2017-12-22 2019-07-16 Micron Technology, Inc. Assemblies having vertically-extending structures
US20200051793A1 (en) * 2018-08-13 2020-02-13 Skc Solmics Co., Ltd. Ring-shaped element for etcher and method for etching substrate using the same
KR102706426B1 (ko) * 2018-09-21 2024-09-12 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11972970B1 (en) 2020-09-01 2024-04-30 Hrl Laboratories, Llc Singulation process for chiplets
CN113984484B (zh) * 2021-12-29 2022-03-04 中国科学院地质与地球物理研究所 纳米刻蚀精度多次离子切割装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070196999A1 (en) 2004-07-30 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Method For Manufacturing Semiconductor Device
US20090101936A1 (en) 2006-04-27 2009-04-23 Hidenori Kamei Semiconductor light emitting element and wafer
US20140008805A1 (en) 2012-07-05 2014-01-09 Infineon Technologies Ag Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US20150147850A1 (en) 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US20020177321A1 (en) 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
JP2007294804A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
CN101728285B (zh) * 2008-10-21 2012-01-18 中芯国际集成电路制造(北京)有限公司 焊盘的形成方法
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070196999A1 (en) 2004-07-30 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Method For Manufacturing Semiconductor Device
US20090101936A1 (en) 2006-04-27 2009-04-23 Hidenori Kamei Semiconductor light emitting element and wafer
US20140008805A1 (en) 2012-07-05 2014-01-09 Infineon Technologies Ag Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US20150147850A1 (en) 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece

Also Published As

Publication number Publication date
CN107507767A (zh) 2017-12-22
CN107507767B (zh) 2020-12-01
DE102017112644A1 (de) 2017-12-14
US20170358494A1 (en) 2017-12-14
US10032670B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
EP1952436B1 (de) Bipolarer trägerwafer und mobile, bipolare, elektrostatische waferanordnung
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
DE102015112804B4 (de) Source-Down-Halbleiterbauelement und Verfahren zu seiner Bildung
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE102016116499A1 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102015108510B4 (de) Bearbeiten von dicken Metallpads
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102020101520B4 (de) Halbleitervorrichtung und verfahren
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102020002007A1 (de) Nasschemische die-vereinzelungssysteme und zugehörige verfahren
DE102010040062B4 (de) Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
DE102015120755A1 (de) Verfahren zum Vereinzeln von einer Vielzahl von Chips
DE102015120668B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
DE102006046788B4 (de) Verfahren zur Herstellung einer Halbleiterschaltungsanordnung
DE102016122637A1 (de) Verfahren zur Verwendung beim Herstellen von Halbleitervorrichtungen
EP1505638B1 (de) Verfahren zur Herstellung eines bruchfesten, scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung
WO2022228948A1 (de) Galliumnitrid auf silizium halbleiterbauelement mit rückseiten- und vereinzelungs-graben im siliziumsubstrat, sowie verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative