DE102015108510B4 - Bearbeiten von dicken Metallpads - Google Patents

Bearbeiten von dicken Metallpads Download PDF

Info

Publication number
DE102015108510B4
DE102015108510B4 DE102015108510.0A DE102015108510A DE102015108510B4 DE 102015108510 B4 DE102015108510 B4 DE 102015108510B4 DE 102015108510 A DE102015108510 A DE 102015108510A DE 102015108510 B4 DE102015108510 B4 DE 102015108510B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
forming
die
conductive liner
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015108510.0A
Other languages
English (en)
Other versions
DE102015108510A1 (de
Inventor
Paul Ganitzer
Rudolf Zelsacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015108510A1 publication Critical patent/DE102015108510A1/de
Application granted granted Critical
Publication of DE102015108510B4 publication Critical patent/DE102015108510B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0312—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/80825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Bilden eines Halbleiterbauteils, wobei das Verfahren Folgendes aufweist:Bereitstellen eines Halbleitersubstrats (10), das einen ersten Chipbereich und einen zweiten Chipbereich aufweist;Bilden eines ersten Kontaktpads (50, 51) über dem ersten Chipbereich und eines zweiten Kontaktpads (50, 51) über dem zweiten Chipbereich, wobei das erste und das zweite Kontaktpad (50, 51) mindestens so dick sind wie das Halbleitersubstrat (10);Die-Vereinzeln durch das Halbleitersubstrat (10) zwischen dem ersten und dem zweiten Kontaktpad (50, 51) hindurch, wobei das Die-Vereinzeln von einer Seite des Halbleitersubstrats (10) aus erfolgt, die das erste Kontaktpad (50, 51) und das zweite Kontaktpad (50, 51) aufweist; undBilden eines leitfähigen Liners (60) über dem ersten und dem zweiten Kontaktpad (50, 51) und den Seitenwänden des Halbleitersubstrats (10), die durch das Die-Vereinzeln freigelegt werden.

Description

  • Die vorliegende Erfindung betrifft Verfahren zum Bilden von Halbleitern.
  • Halbleiterbauteile werden in vielen elektronischen sowie anderen Anwendungen verwendet. Halbleiterbauteile können integrierte Schaltkreise umfassen, die auf Halbleiterwafern gebildet werden. Alternativ dazu können Halbleiterbauteile als einstückige Bauteile, d.h. eigenständige Bauteile gebildet werden. Halbleiterbauteile werden auf Halbleiterwafern durch Ablagern vieler Arten von Materialdünnfilmen über dem Halbleiterwafer, Strukturieren der Materialdünnfilme, Dotieren ausgewählter Bereiche des Halbleiterwafers usw. gebildet.
  • In einem herkömmlichen Halbleiterbauteilherstellprozess wird eine große Anzahl von Halbleiterbauteilen in einem einzelnen Wafer hergestellt. Nach Komplettieren des Herstellprozesses auf Bauteil- und Anbindungsstufe werden die Halbleiterbauteile auf dem Wafer getrennt. Beispielsweise kann der Wafer einer Vereinzelung unterzogen werden. Während dem Vereinzeln wird der Wafer mechanisch behandelt und die Halbleiterbauteile werden zum Bilden individueller Dies abgetrennt.
  • Aus dem Dokument US 2013 / 0 210 215 A1 ist ein Verfahren zum Bilden eines Halbleiterbauteils bekannt, bei dem eine Kontaktschicht über einem Halbleitersubstrat mit einer Dicke bereitgestellt wird, die größer ist als die Dicke des Halbleitersubstrats, ein Die-Vereinzeln durch das Halbleitersubstrat und die Kontaktschicht hindurch erfolgt, und auf der Kontaktschicht und in die Die-Vereinzelungsgräben ein Kunststoffmaterial auf- bzw. eingebracht wird.
  • Aus dem Dokument JP H1 1-150090 A ist ein Verfahren zum Bilden eines Halbleiterbauteils bekannt, bei dem auf einem Halbleitersubstrat Kontaktpads angeordnet werden deren Dicke nach dem Dünnen des Wafers größer ist, als die Dicke des Halbleitersubstrats. Auf das Halbleitersubstrat wird Harz aufgebracht, in dem die Kontaktpads eingebettet werden. Anschließend erfolgt ein Die-Vereinzeln.
  • In einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden eines Halbleiterbauteils das Bereitstellen eines Halbleitersubstrats, das einen ersten Chipbereich und einen zweiten Chipbereich aufweist. Ein erstes Kontaktpad wird über dem ersten Chipbereich und ein zweites Kontaktpad wird über dem zweiten Chipbereich gebildet. Das erste und das zweite Kontaktpad sind mindestens so dick wie das Halbleitersubstrat. Das Verfahren weist weiterhin das Die-Vereinzeln (auch bezeichnet als Dieschneiden oder Dicing) durch das Halbleitersubstrat zwischen dem ersten und dem zweiten Kontaktpad hindurch auf. Das Die-Vereinzeln erfolgt von einer Seite des Halbleitersubstrats aus, die das erste Kontaktpad und das zweite Kontaktpad aufweist. Ein leitfähiger Liner wird über dem ersten und dem zweiten Kontaktpad und den Seitenwänden des Halbleitersubstrats gebildet, die durch das Die-Vereinzeln freigelegt werden.
  • In einer Ausgestaltung kann ein Die-Vereinzelungspfad des Halbleitersubstrats zwischen dem ersten Chipbereich und dem zweiten Chipbereich nach dem Bilden des ersten Kontaktpads und des zweiten Kontaktpads freigelegt werden. In noch einer Ausgestaltung kann das Verfahren weiterhin Folgendes aufweisen: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners am Die-Vereinzelungspfad. In noch einer Ausgestaltung kann das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln und/oder Plasma-Die-Vereinzeln aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner ein zum Diffusionsschweißen geeignetes Metall aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner Kupfer, Zinn, Silber, Nickel, Molybdän, Platin, Palladium und/oder Gold aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner eine Legierung aus Zinn und Gold aufweisen. In noch einer Ausgestaltung kann das Bilden des leitfähigen Liners die Verwendung eines nicht-elektrischen Galvanisierungsprozesses oder von Sputtern aufweisen.
  • In einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden eines Halbleiterbauteils das Bereitstellen eines Halbleitersubstrats, das an einer ersten Oberfläche einen aktiven Bereich und das Bilden einer rückseitigen Metallbeschichtung über einer zweiten Oberfläche des Substrats umfasst. Die zweite Oberfläche liegt der ersten Oberfläche gegenüber. Die rückseitige Metallbeschichtung ist mindestens so dick wie das Halbleitersubstrat. Das Verfahren umfasst weiterhin das Strukturieren der rückseitigen Metallbeschichtung. Die rückseitige Metallbeschichtung über den Die-Vereinzelungspfaden des Halbleitersubstrats wird während des Strukturierens entfernt. Das Verfahren umfasst auch das Die-Vereinzeln des Halbleitersubstrats von der zweiten Oberfläche nach dem Strukturieren und das Bilden eines leitfähigen Liners über der rückseitigen Metallbeschichtung und den Seitenwänden des Halbleitersubstrats, die durch das Die-Vereinzeln freigelegt werden.
  • In einer Ausgestaltung kann das Verfahren weiterhin Folgendes aufweisen: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners an Die-Vereinzelungspfaden. In noch einer Ausgestaltung kann das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln und/oder Plasma-Die-Vereinzeln aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner ein zum Diffusionsschweißen geeignetes Metall aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner Kupfer, Zinn, Silber, Nickel, Molybdän, Platin, Palladium, Gold aufweisen. In noch einer Ausgestaltung kann der leitfähige Liner eine Legierung aus Zinn und Gold aufweisen. In noch einer Ausgestaltung kann das Bilden des leitfähigen Liners die Verwendung eines nicht-elektrischen Galvanisierungsprozesses aufweisen.
  • In einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden eines Halbleiterbauteils das Bereitstellen eines Halbleitersubstrats, das einen ersten Chipbereich und einen zweiten Chipbereich umfasst, und das Bilden einer Kontaktschicht über dem Halbleitersubstrat. Eine strukturierte Isolationsschicht wird über der Kontaktschicht gebildet. Ein Kontaktpad wird innerhalb der strukturierten Isolationsschicht gebildet. Das Halbleitersubstrat wird nach dem Bilden des Kontaktpads gedünnt. Nach dem Dünnen ist das Kontaktpad dicker als das Halbleitersubstrat. Das Halbleitersubstrat wird nach dem Dünnen des Halbleitersubstrats in Dies vereinzelt, beispielsweise geschnitten. Ein leitfähiger Liner wird über dem Kontaktpad und über den Seitenwänden des Halbleitersubstrats gebildet, die durch das Die-Vereinzeln freigelegt werden.
  • In einer Ausgestaltung kann das Verfahren weiterhin Folgendes aufweisen: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners zwischen dem ersten und dem zweiten Chipbereich. In noch einer Ausgestaltung kann das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln, Plasmas-Die-Vereinzeln aufweisen.
  • Zum volleren Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen verwiesen, in denen:
    • 1 ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform während der Herstellung darstellt;
    • 2 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Dünnen des über einem Träger montierten Substrats darstellt;
    • 3 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Bilden einer Kontaktschicht über einer Rückseite des Substrats darstellt;
    • 4 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Ablagern einer rückseitigen Metallbeschichtung darstellt;
    • 5 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Strukturieren der rückseitigen Metallbeschichtung darstellt;
    • 6 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Die-Vereinzeln des Substrats darstellt;
    • 7 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Bilden einer aufschmelzbaren Schicht darstellt;
    • 8 ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Platzieren des Substrats auf einem Band und dem Entfernen des Substrats vom Träger darstellt;
    • 9 das Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Dehnen des Bands, das separate Chips bildet, darstellt;
    • 10 eine über der auf dem Substrat angeordneten Kontaktschicht gebildete bemusterte Fotolackschicht nach einer erfindungsgemäßen Ausführungsform darstellt;
    • 11 ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Bilden einer rückseitigen Metallbeschichtung innerhalb einer Fotolackschicht darstellt;
    • 12 das Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Entfernen der Fotolackschicht darstellt;
    • 13 eine über einer über der Kontaktschicht gebildeten Isolationsschicht gebildete bemusterte Fotolackschicht nach einer erfindungsgemäßen Ausführungsform darstellt;
    • 14 ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Bilden einer rückseitigen Metallbeschichtung innerhalb einer strukturierten Isolationsschicht darstellt;
    • 15 ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach einem Die-Vereinzelungsprozess darstellt; und
    • 16 ein Beispiel zum Erläutern der Erfindung darstellt.
  • Während der Halbleitermontage wird vor dem Anbringen der Dies auf einem Diehalter bzw. einer Trägerplattform auf der Rückseite der Dies eine Metallschicht gebildet. Nach der rückseitigen Metallbeschichtung werden die Dies von einem gemeinsamen Substrat mit einem Chipabtrennprozess wie z.B. mechanisches Die-Vereinzeln, Trockenlaser-Die-Vereinzeln, wasserstrahlgeführtes Laser-Die-Vereinzeln, Stealth Dicing oder Plasma-Die-Vereinzeln vereinzelt. Das Vereinzeln dicker Metallpads in Kombination mit dünnem Silizium führt jedoch zu Defekten wie Rissbildung, Delamination sowie anderen Defekten. Ausführungsformen der vorliegenden Erfindung ermöglichen das Vereinzeln und das Montieren von Dies mit dicken Metallbeschichtungen, ohne dass diese und andere Probleme aufkommen.
  • Eine Ausführungsform der vorliegenden Erfindung wird anhand der 1-9 beschrieben. Eine alternative Ausführungsform der vorliegenden Erfindung wird anhand der 10-12 beschrieben. Weitere alternative Ausführungsformen werden anhand der 13-15 beschrieben.
  • 1 stellt ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform während der Herstellung dar.
  • Bezugnehmend auf 1 wird ein Halbleitersubstrat 10 nach dem Komplettieren der Front-End-Bearbeitung und der Back-End-Bearbeitung dargestellt. Das Halbleitersubstrat 10 weist mehrere Halbleiterbauteile auf, z.B. einen ersten Chip 110 und einen zweiten Chip 120, die darin ausgebildet sind. Bei jedem dieser Chips kann es sich um eine beliebige Art von Chip handeln. Beim Chip kann es sich beispielsweise um einen Logikchip, einen Speicherchip, einen Analogchip oder um eine andere Art von Chip handeln. Der Chip kann mehrere Bauteile umfassen, wie z.B. Transistoren oder Dioden, die einen integrierten Schaltkreis bilden, oder es kann sich dabei um ein separates Bauteil handeln, wie z.B. einen einzelnen Transistor oder eine einzelne Diode. In einer Ausführungsform handelt es sich um Energiechips und vertikale Bauteile.
  • In einer Ausführungsform kann das Halbleitersubstrat 10 einen Halbleiterwafer, wie einen Silizium-Wafer umfassen. In anderen Ausführungsformen kann das Halbleitersubstrat 10 beispielsweise andere Halbleitermaterialien, u.a. Legierungen wie SiGe, SiC, oder Halbleiterverbundmaterialien, u.a. GaAs, InP, InAs, GaN, Saphir, Silizium auf einer Isolation umfassen. In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat 10 epitaktische Schichten aufweisen.
  • Bezugnehmend auf 1 sind Bauteilbereiche 105, die den ersten Chip 110 und den zweiten Chip 120 aufweisen, innerhalb des Halbleitersubstrats 10 angeordnet. Die Bauteilbereiche 105 können in verschiedenen Ausführungsformen dotierte Bereiche aufweisen. Des Weiteren können einige Abschnitte der Bauteilbereiche 105 über dem Halbleitersubstrat 10 gebildet sein. Die Bauteilbereiche 105 können die aktiven Bereiche wie die Kanalbereiche von Transistoren aufweisen.
  • Das Halbleitersubstrat 10 umfasst eine Vorderseite 11 und eine gegenüberliegende Rückseite 12. In verschiedenen Ausführungsformen sind die aktiven Bauteile näher bei der Vorderseite 11 des Halbleitersubstrats 10 als bei der Rückseite 12 gebildet. Die aktiven Bauteile sind in Bauteilbereichen 105 des Halbleitersubstrats 10 gebildet. Bauteilbereiche 105 erstrecken sich über eine Tiefe dDR, welche je nach Bauteil etwa 5 µm bis etwa 50 µm und in einer Ausführungsform etwa 10 µm beträgt.
  • In verschiedenen Ausführungsformen sind alle notwendigen Anbindungen, Verbindungen, Pads usw. zur Kopplung der Bauteile untereinander und/oder mit externen Schaltkreisen über der Vorderseite 11 des Halbleitersubstrats 10 gebildet. Dementsprechend ist eine Metallbeschichtung über dem Halbleitersubstrat 10 gebildet. Die Metallbeschichtung kann eine oder mehrere Metallbeschichtungslagen umfassen. Jede Metallbeschichtungslage kann Metallleitungen oder Durchkontaktierungen umfassen, die innerhalb einer Isolationsschicht eingebettet sind. Die Metallbeschichtung kann Metallleitungen und Durchkontaktierungen für den Kontakt der Bauteilbereiche untereinander sowie zum Koppeln verschiedener Bauteile innerhalb der Chips umfassen.
  • Vor einer Weiterbearbeitung kann über der Metallbeschichtung eine Schutzschicht, wie z.B. eine Passivschicht, gebildet werden. Die Schutzschicht kann ein Oxid, ein Nitrat, ein Polyimid oder andere, einem Fachmann bekannte geeignete Materialien umfassen. In einer Ausführungsform kann die Schutzschicht eine Hartmaske und in einer anderen Ausführungsform eine Lackmaske umfassen. Die Schutzschicht trägt zum Schutz der Metallbeschichtung als auch der Bauteilbereiche während dem nachfolgenden Bearbeiten bei.
  • Nach dem Bilden der Schutzschicht wird die Vorderseite 11 des Halbleitersubstrats 10 an einem Träger 30 unter Verwendung eines Klebstoffbestandteils 20 angebracht. Des Weiteren wird in einigen Ausführungsformen vor Aufbringen des Klebstoffbestandteils 20 ein Primer-Film aufgebracht. Der Primer-Film ist so abgestimmt, dass sie durch Bilden einer Primerschicht mit der Oberfläche des Halbleitersubstrats 10 reagiert und Oberflächen mit potentiell hoher Energie in Oberflächen mit niedriger Energie umwandelt. Somit wirkt der Klebstoffbestandteil 20 in dieser Ausführungsform nur mit der Primerschicht zusammen und verbessert so die Haftung.
  • In einer oder mehreren Ausführungsformen kann der Klebstoffbestandteil 20 ein Substrat wie z.B. Polyvinylchlorid mit der Beschichtung einer Haftschicht wie z.B. einem Acrylharz umfassen.
  • In alternativen Ausführungsformen kann der Klebstoffbestandteil 20 eine organische Mischung wie z.B. eine Mischung auf Epoxidbasis umfassen. In verschiedenen Ausführungsformen umfasst der Klebstoffbestandteil 20 einen organischen, nicht fotoaktiven organischen Leim. In einer Ausführungsform umfasst der Klebstoffbestandteil 20 Acrylamid. In einer anderen Ausführungsform umfasst der Klebstoffbestandteil 20 SU-8, bei dem es sich um einen Negativ-Resist-Fotolack auf Epoxidbasis handelt.
  • In alternativen Ausführungsformen kann der Klebstoffbestandteil 20 eine Formmasse umfassen. In einer Ausführungsform umfasst der Klebstoffbestandteil 20 ein Imid und/oder Bestandteile wie z.B. ein Polymethylmethacrylat (PMMA), das beim Bilden eines Polyimids verwendet wird.
  • In einer anderen Ausführungsform umfasst der Klebstoffbestandteil 20 Bestandteile zum Bilden eines Harzes oder eines Copolymers auf Epoxidbasis und kann Bestandteile für ein Epoxidharz in der festen Phase und ein Epoxidharz in der flüssigen Phase enthalten. Ausführungsformen der Erfindung enthalten auch Kombinationen verschiedener Arten von haftenden und nicht-haftenden Bestandteilen wie z.B. Kombinationen von organischem Leim auf Acrylbasis, SU-8, Imiden, Harzen auf Epoxidbasis usw.
  • In verschiedenen Ausführungsformen umfasst der Klebstoffbestandteil 20 weniger als etwa 1% anorganische Stoffe und in einer Ausführungsform etwa 0,1% bis etwa 1% anorganische Stoffe. Das Fehlen eines anorganischen Gehalts verbessert das Entfernen des Klebstoffbestandteils 20, ohne dass nach dem Plasmaätzen Rückstände zurückbleiben.
  • In einer oder mehreren Ausführungsformen kann der Klebstoffbestandteil 20 thermofixierende Harze umfassen, welche durch eine Wärmebehandlung bei einer erhöhten Temperatur ausgehärtet werden können. Alternativ dazu kann zum Aushärten des Klebstoffbestandteils 20 in einigen Ausführungsformen eine Wärmebehandlung bzw. ein Austrocknen bei tieferen Temperaturen erfolgen, so dass eine Klebeverbindung zwischen dem Träger 30 und dem Klebstoffbestandteil 20 und zwischen dem Klebstoffbestandteil 20 und dem Halbleitersubstrat 10 gebildet wird. Bei einigen Ausführungsformen kann eine zusätzliche Beheizung nicht erforderlich sein, so dass diese bei Raumtemperatur oder durch UV-Aushärten ausgehärtet werden können.
  • Nach Montage des Halbleitersubstrats 10 über dem Träger 30 unter Verwendung des Klebstoffbestandteils 20 wird das Halbleitersubstrat 10 einem Dünnungsprozess unterzogen. Die schlussendliche Tiefe des im Halbleitersubstrat 10 gebildeten Chips wird nach dem Dünnen bestimmt. Die untere Fläche des ersten Chips 110 und des zweiten Chips 120 ist nach dem Dünnen freigelegt. Die Dicke des Halbleitersubstrats 10 wird mit einem Dünnungs-Werkzeug, bei dem es sich in einer Ausführungsform um ein Schleifwerkzeug handeln kann, reduziert. In einer anderen Ausführungsform kann das Dünnungs-Werkzeug einen chemischen Prozess wie z.B. Nassätzen oder Plasmaätzen zum Dünnen des Halbleitersubstrats 10 anwenden.
  • 2 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Dünnen des über einem Träger montierten Substrats dar.
  • Der Dünnungsprozess legt wie in 2 dargestellt eine neue Rückseite 13 des Halbleitersubstrats 10 frei.
  • 3 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Bilden einer Kontaktschicht über einer Rückseite des Substrats dar.
  • Wie nun in 3 dargestellt wird eine Kontaktschicht 40 über der Rückseite 13 des Substrats 10 abgelagert. In verschiedenen Ausführungsformen kann die Kontaktschicht 40 mehr als eine leitfähige Schicht aufweisen. Beispielsweise kann die Kontaktschicht 40 eine Metallkontaktschicht, die mit dem Halbleitersubstrat 10 in Kontakt steht, eine Metallgrenzschicht über der Metallkontaktschicht sowie eine obere Keimschicht über der Metallkontaktschicht aufweisen. Die Keimschicht kann beispielsweise zum Bilden eines Keims für den nachfolgenden elektrischen Galvanisierungsprozess verwendet werden.
  • In verschiedenen Ausführungsformen steht die Metallkontaktschicht der Kontaktschicht 40 mit einer dotierten Schicht des Halbleitersubstrats 10 in Kontakt und bildet so einen geringen Ohm'schen Widerstandskontakt. In einer Ausführungsform kann die Metallkontaktschicht der Kontaktschicht 40 als ein Silizid gebildet werden, indem ein Silizidausgangsmetall wie u.a. Nickel, Wolfram, Kobalt, Titan, Tantal o.ä. auf der Rückseite 13 des Substrats 10 abgelagert wird. Das Substrat 10 kann erwärmt werden, um so eine Silizidschicht zu bilden, wonach überschüssiges Silizidausgangsmetall entfernt werden kann. In einigen Ausführungsformen kann die Silizidbildung aufgrund der durch das Träger-/Leimsystem möglichen begrenzten Temperatur bei einem anderen Verfahrensschritt ausgeführt werden.
  • In einer Ausführungsform umfasst die Kontaktschicht 40 einen Stapel aus Titan/Titannitrid/Kupfer, so dass das Titan eine Metallkontaktschicht, das Titannitrid eine Grenzschicht und die Kupferschicht eine Keimschicht ausbilden.
  • In verschiedenen Ausführungsformen kann es sich bei der Metallgrenzschicht um ein Diffusionsbarrierenmetall wie Titannitrid, Titan, Tantal, Tantalnitrid, Wolframnitrid, Wolframkarbonitrid (WCN), Ruthenium oder andere geeignete leitfähige Nitride oder Oxide handeln.
  • 4 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Ablagern einer rückseitigen Metallbeschichtung dar.
  • Eine rückseitige Metallbeschichtung 50 wird auf der freigelegten rückseitigen Oberfläche und den Seitenwänden des Substrats 10 (d.h. des ersten Chips 110 und des zweiten Chips 120) gebildet. In verschiedenen Ausführungsformen handelt es sich bei der rückseitigen Metallbeschichtung 50 um eine dicke Schicht, die mit der Dicke der Bauteilbereiche 105 im Substrat 10 vergleichbar ist. In einer oder mehreren Ausführungsformen beträgt die rückseitige Metallbeschichtung 50 mindestens 5 µm, und in einer anderen Ausführungsform mindestens 20 µm.
  • In verschieden Ausführungsformen kann die rückseitige Metallbeschichtung 50 mehr als eine Metallschicht umfassen. In einer oder mehreren Ausführungsformen kann die rückseitige Metallbeschichtung 50 durch Anwendung eines physikalischen Dampfphasenabscheidungsprozesses abgelagert werden. In alternativen Ausführungsformen kann die rückseitige Metallbeschichtung 50 durch Anwendung anderer Dampfphasenabscheidungsprozesse, wie u.a. durch chemische Dampfphasenabscheidung, Atomlagenabscheidung, elektrochemische Abscheidung und nicht-elektrische Abscheidung, abgelagert werden.
  • In einer oder mehreren Ausführungsformen umfasst die rückseitige Metallbeschichtung 50 Aluminium. In einer alternativen Ausführungsform umfasst die rückseitige Metallbeschichtung 50 Kupfer.
  • 5 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Strukturieren der rückseitigen Metallbeschichtung dar.
  • In einer oder mehreren Ausführungsformen ist die rückseitige Metallbeschichtung 50 zum Bilden von Mesen strukturiert. Wie in 5 dargestellt kann in einer Ausführungsform die rückseitige Metallbeschichtung 50 unter Anwendung eines herkömmlichen lithografischen Prozesses strukturiert werden. Beispielsweise kann ein Fotolackmaterial über der rückseitigen Metallbeschichtung 50 abgelagert werden. Das Fotolackmaterial wird durch eine Maske hindurch belichtet und entwickelt, wodurch der bemusterte Fotolack gebildet wird. Wird der bemusterte Fotolack als Ätzmaske verwendet, kann die darunterliegende rückseitige Metallbeschichtung 50 geätzt werden. In verschiedenen Ausführungsformen kann die rückseitige Metallbeschichtung 50 durch Anwendung eines anisotropischen Ätzprozesses geätzt werden. In einer oder mehreren Ausführungsformen wird die rückseitige Metallbeschichtung 50 durch Anwendung eines reaktiven Ionen-Ätzprozesses geätzt. Ein solcher abtragender Prozess kann beispielsweise für das Ablagern von rückseitigen Metallbeschichtungen 50 auf Aluminium- oder Kupferbasis angewandt werden.
  • In verschiedenen Ausführungsformen wird die rückseitige Metallbeschichtung 50 über den Die-Vereinzelungspfaden 75 oder Sägeschnittbereichen zwischen den Chips innerhalb des Substrats 10 entfernt.
  • 6 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Die-Vereinzeln des Substrats dar.
  • Bezugnehmend auf 6 wird das Substrat 10 von der Rückseite 13 her vereinzelt, um die Öffnungen 70 zu bilden. In einer oder mehreren Ausführungsformen kann das Die-Vereinzeln unter Anwendung eines Sägeprozesses ausgeführt werden. Zum Ausführen der Vereinzelung kann ein mechanisches Sägeblatt verwendet werden. Dementsprechend schneidet das Die-Vereinzelungs-Sägeblatt von der Rückseite 13 zur Vorderseite 11 hin. Während diesem Prozess kann ein Abschnitt des Klebstoffbestandteils 20 entfernt werden. In alternativen Ausführungsformen können andere Vereinzelungsverfahren, u.a. Plasma-Die-Vereinzeln oder Laser-Die-Vereinzeln, angewandt werden, um die Öffnungen 70 zu bilden.
  • Typische Sägeprozesse sind zum Durchschneiden dicker Metallschichten schlecht geeignet. Ohne das Vorhandensein der rückseitigen Metallbeschichtung 50 in den Die-Vereinzelungspfaden 75 wird vorteilhafterweise nur das Halbleitersubstrat 10 vom Sägeprozess durchschnitten. In verschiedenen Ausführungsformen kann das Sägen entweder mit oder ohne vorgängiges Entfernen der Kontaktschicht 40 erfolgen. Da die Kontaktschicht 40 dünn ist, kann die Vereinzelung ohne deren Entfernung erfolgen. Dementsprechend werden bei Ausführungsformen der vorliegenden Erfindung Defekte vermieden, die beim Die-Vereinzeln einer dicken Metallschicht auftreten.
  • 7 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Bilden eines aufschmelzbaren leitfähigen Liners dar.
  • Ein leitfähiger Liner 60 wird über der strukturierten rückseitigen Metallbeschichtung 50 und den Seitenwänden des Substrats 10 gebildet. In verschiedenen Ausführungsformen kann der leitfähige Liner 60 eine oder mehrere Metallstapel umfassen. In einer Ausführungsform umfasst der leitfähige Liner 60 eine Kupferschicht und darauf folgend eine Zinnschicht und eine Goldschicht. In verschiedenen Ausführungsformen umfasst der leitfähige Liner 60 Ni, Au, Sn, Cu, V, Cr, Mo, Pd, W, Ti, TiN, TiW oder irgendeine Kombination wie Au/Sn, Ni/Au, Ni/Pd, Ni/Pd/Au, Ti/Cu, TiW/Cu, TiN/Cu, Ti/Ni/V, Cr/Cu oder jede andere Kombination.
  • In verschiedenen Ausführungsformen ist der leitfähige Liner 60 zum Diffusionsschweißen ausgebildet. Beispielsweise kann der leitfähige Liner 60 mit einem Bondpad eines anderen Chips, einem Die-Pad eines Einbausubstrats, wie z.B. eines Leiterrahmens, oder mit einer gedruckten Schaltung ausgerichtet und zum Bilden einer fest-auffesten Diffusionsschweißung oder einer isothermischen Verfestigung oder einer eutektischen Haftung zusammengepresst werden. Die Kombination von hoher Temperatur und Druck ergibt eine Haftungsbildung fest-auf-fest oder eine Haftungsbildung über die flüssige Phase mit nachfolgender Verfestigung. Die Haftung wird vorteilhafterweise ohne das Bilden einer flüssigen Schmelze erzielt.
  • In einigen Ausführungsformen kann der leitfähige Liner 60 eine lötbare Schicht wie Sn, Zn, In, Ga, Ge, Pb oder Legierungen davon, einschließlich anderer Legierungselemente wie AuSn, CuSnAg, SnAg, oder jedes geeignete Metall, jede geeignete Metalllegierung oder jedes geeignete Lötmaterial aufweisen. In einigen Ausführungsformen kann der leitfähige Liner 60 ein Schutzmetall wie Silber, Gold, Platin, Palladium oder Legierungen davon, einschließlich andere Legierungselemente oder jedes Element, jede Legierung oder jede Verbindung aufweisen, die beispielsweise zur Oxidationsvorbeugung des eigentlichen Metalls des leitfähigen Liners 60 geeignet sein können.
  • Wie in 7 dargestellt wird der leitfähige Liner 60 entlang den Seitenwänden des Substrats 10 gebildet und schützt so das Substrat 10 vor nachfolgenden Schäden. Der leitfähige Liner 60 ist ferner auf benachbarten Chips über einen Überbrückungsabschnitt 60A verbunden.
  • In verschiedenen Ausführungsformen kann der leitfähige Liner 60 durch Anwendung eines Ablagerungsprozesses wie u.a. Sputter-Abscheidung, chemische Dampfphasenabscheidung, physikalische Dampfphasenabscheidung, Plasma-unterstützte Dampfphasenabscheidung und andere Dampfphasenabscheidungstechniken, elektrochemische Abscheidung und andere gebildet werden. Wird ein elektrochemischer Abscheidungsprozess verwendet, kann eine zusätzliche Keimschicht abgelagert werden, wie z.B. ein chemischer Dampfphasenabscheidungsprozess. In einer Ausführungsform kann der leitfähige Liner 60 durch Verwendung einer nicht-elektrischen Galvanisierung abgelagert werden.
  • 8 stellt ein Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Platzieren des Substrats auf einem Band und dem Entfernen des Substrats vom Träger dar.
  • Das Substrat 10 ist auf einem Band 80 montiert. In einer Ausführungsform kann das Band 80 einen Rahmen mit einem Klebstoff in einer Ausführungsform umfassen. Alternativ dazu kann das Band 80 in anderen Ausführungsformen andere geeignete Materialien zum sicheren Halt des Substrats 10 während der Bearbeitung umfassen.
  • In einer Ausführungsform umfasst das Band 80 einen Rahmen 81, bei dem es sich um eine ringförmige Struktur mit einer Klebefolie 82 handelt. In einer oder mehreren Ausführungsformen wird die Klebefolie 82 entlang den äußeren Kanten durch den Rahmen 81 gestützt.
  • In einer anderen Ausführungsform kann das Band 80 ein Klebeband mit einem Substrat, z.B. Polyvinylchlorid, umfassen und eine Beschichtung mit einer Klebeschicht, wie z.B. einem Acrylharz. In einer oder mehreren Ausführungsformen umfasst der Rahmen 81 ein Trägermaterial wie z.B. ein Metall oder ein Keramikmaterial. In verschiedenen Ausführungsformen ist der Innendurchmesser des Rahmens 81 größer als der Durchmesser des Substrats 10. In alternativen Ausführungsformen kann der Rahmen 81 andere geeignete Formen umfassen. Wie dargestellt ist das Substrat 10 in einer oder mehreren Ausführungsformen unter Verwendung der Klebefolie 82 fest über dem mittleren Teil des Bands 80 festgelegt.
  • In verschiedenen Ausführungsformen wird das Substrat 10 vereinzelt, und das Die-Vereinzeln wird unter Anwendung eines Banddehnungsprozesses komplettiert, der den Überbrückungsabschnitt 60A des leitfähigen Liners 60 bricht.
  • In einer anderen Ausführungsform kann der Überbrückungsabschnitt 60A entfernt werden, beispielsweise unter Anwendung eines separaten Die-Vereinzelungsprozesses, beispielsweise eines Die-Sägeprozesses. Alternativ dazu kann in einer anderen Ausführungsform der Überbrückungsabschnitt 60A entfernt werden, wenn der Klebebestandteil 20 entfernt wird.
  • In einer oder mehreren Ausführungsformen kann das Band 80 über den Ausdehner 85 platziert werden, bei dem es sich in einer Ausführungsform um ein Heizelement handeln kann. Der Ausdehner 85 dehnt das Band 80 seitlich aus, wie dies durch die Pfeile gezeigt wird. Dies erzeugt innerhalb des Substrats 10 eine Belastung, die zum Scheren des leitfähigen Liners 60 am Überbrückungsabschnitt 60A führt. In alternativen Ausführungsformen kann der Ausdehner 85 andere Techniken anwenden, um innerhalb des Bands 80 Belastungen zu erzeugen.
  • 9 stellt das Halbleiterbauteil nach erfindungsgemäßen Ausführungsformen während der Herstellung nach dem Dehnen des Bands, das separate Chips bildet, dar.
  • Die 10 - 12 stellen ein Halbleiterbauteil nach einer alternativen erfindungsgemäßen Ausführungsform während der Herstellung dar.
  • 10 stellt eine über der auf dem Substrat angeordneten Kontaktschicht gebildete bemusterte Fotolackschicht nach einer erfindungsgemäßen Ausführungsform dar.
  • In dieser Ausführungsform wird die bemusterte rückseitige Metallbeschichtung unter Anwendung eines Damaszenerprozesses in einem Strukturierungs-Galvanisierungsprozess gebildet. Diese Ausführungsform folgt der in den 1 bis 3 beschriebenen vorgängigen Ausführungsform. Nach dem Bilden der Kontaktschicht 40 wird daran anschließend eine Fotolackschicht 90 abgelagert. Die Fotolackschicht 90 kann unter Anwendung herkömmlicher lithografischer Techniken belichtet und zum Bilden einer wie in 10 dargestellten bemusterten Fotolackschicht entwickelt werden.
  • Eine Fotolackschicht 90 wird wie in 10 dargestellt über der Kontaktschicht 40 gebildet. In einer Ausführungsform handelt es sich bei der Fotolackschicht 90 um einen Negativ-Resist-Fotolack, wobei in anderen Ausführungsformen auch ein Positiv-Resist-Fotolack verwendet werden kann. Ein Negativ-Resist-Fotolack kann zur Vermeidung sich negativ verjüngender Metalllinien und/oder zur Vermeidung der Bildung von Hinterschnitten in der Metalllinie verwendet werden. Die Fotolackschicht 90 wird unter Verwendung einer lithografischen Maske belichtet und entwickelt, so dass sich ein bemusterter Fotolack ergibt. Der bemusterte Fotolack legt einige Bereiche der Kontaktschicht 40 zum Bilden von Metallpads frei, indem die verbleibenden Bereiche der Kontaktschicht 40 verdeckt werden. Die Fotolackschicht 90 hat in verschiedenen Ausführungsformen eine Dicke von etwa 5 µm bis etwa 50 µm und in einer Ausführungsform von etwa 5 µm bis etwa 25 µm.
  • In verschiedenen Ausführungsformen kann nach dem Entwickeln der Fotolackschicht 90 eine zusätzliche Plasmabehandlung durchgeführt werden, um das Profil der Fotolackschicht 90 zu verbessern. Beispielsweise kann die Plasmabehandlung Fotolackfüsschen, die sich nach dem Entwickeln bilden können, entfernen.
  • 11 stellt ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Bilden einer rückseitigen Metallbeschichtung innerhalb einer Fotolackschicht dar.
  • Wie nun in 11 dargestellt wird ein Metall innerhalb der Öffnungen der bemusterten Fotolackschicht 90 abgelagert. In einer oder mehreren Ausführungsformen wird das Metall unter Anwendung eines elektrochemischen Abscheideprozesses abgelagert. Dementsprechend breitet sich das Metall auf der freigelegten Kontaktschicht 40 selektiv aus. Somit wird eine strukturierte rückseitige Metallbeschichtung 50 gebildet.
  • In einer oder mehreren Ausführungsformen bilden sich über der Kontaktschicht 40 zwischen der bemusterten Fotolackschicht 90 Kupferpads 51. Die Kupferpads 51 können in der Form von reinem Kupfer, einschließlich Kupfer mit Spuren von Unreinheiten, und von Kupferlegierungen vorhanden sein. Dementsprechend bilden sich die Kupferpads 51 selektiv nur über der Kontaktschicht 40 und nicht über der Fotolackschicht 90, die nicht leitfähig ist. Mit anderen Worten bilden sich die Kupferpads 51 nur in Bereichen, die nicht von der bemusterten Fotolackschicht 90 verdeckt sind. In einer oder mehreren Ausführungsformen kann die Dicke der Kupferpads 51 nach der elektrochemischen Abscheidung etwa 2 µm bis etwa 15 µm betragen, und in einer Ausführungsform etwa 10 µm. Die Dicke der Kupferpads 51 nach der elektrochemischen Abscheidung beträgt in einer Ausführungsform etwa 10 µm bis etwa 15 µm, während die Fotolackschicht 90 eine Dicke von etwa 15 µm bis etwa 25 µm aufweist.
  • 12 stellt das Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Entfernen der Fotolackschicht dar.
  • Nun bezugnehmend auf 12 wird die bemusterte Fotolackschicht 90 entfernt, beispielsweise unter Anwendung eines chemischen Nassätzprozesses. In einer anderen Ausführungsform wird die bemusterte Fotolackschicht 90 unter Anwendung eines Plasmaprozesses entfernt. Die nachfolgende Bearbeitung kann wie in verschiedenen, beispielsweise in den 6 bis 9 vorgängig beschriebenen, Ausführungsformen erfolgen.
  • Die 13 bis 15 stellen ein Halbleiterbauteil nach einer alternativen erfindungsgemäßen Ausführungsform während der Herstellung dar.
  • 13 stellt eine über einer über der Kontaktschicht gebildeten Isolationsschicht gebildete Fotolackschicht nach einer erfindungsgemäßen Ausführungsform dar.
  • In einer alternativen Ausführungsform wird eine dielektrische Schicht 45 über der Kontaktschicht 40 abgelagert und wie in 13 dargestellt strukturiert. Dementsprechend wird eine Fotolackschicht 90 wie vorgängig beschrieben abgelagert und strukturiert. Die dielektrische Schicht 45 wird unter Verwendung der strukturierten Fotolackschicht 90 als Ätzmaske strukturiert.
  • 14 stellt ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach Bilden einer rückseitigen Metallbeschichtung innerhalb einer strukturierten Isolationsschicht dar.
  • Die rückseitige Metallbeschichtung 50 wird innerhalb der strukturierten dielektrischen Schicht 45 gebildet. In verschiedenen Ausführungsformen kann die rückseitige Metallbeschichtung 50 unter Anwendung eines elektrischen Galvanisierungsprozesses gebildet werden.
  • 15 stellt ein Halbleiterbauteil nach einer erfindungsgemäßen Ausführungsform nach einem Die-Vereinzelungsprozess dar. Wie vorgängig beschrieben erfolgt das Die-Vereinzeln des Substrats 10 von der Rückseite 13 aus. Gegenüber dem Durchsägen einer dicken Metallschicht wie z.B. der rückseitigen Metallbeschichtung 50, erfolgt der Sägeprozess durch die dielektrische Schicht 45, ohne dass erhebliche Defekte vorkommen. Die nachfolgende Bearbeitung kann wie beispielsweise anhand der 7 bis 9 beschrieben erfolgen.
  • 16 stellt ein Beispiel zur Erläuterung der Erfindung dar.
  • Gegenüber den vorstehenden Ausführungsformen wird in diesem Beispiel der leitfähige Liner 60 unter Anwendung eines anisotropischen Abscheidungsprozesses abgelagert. Beispielsweise kann ein Plattierungsprozess zum Bilden des leitfähigen Liners 60 angewandt werden. Demzufolge wird der leitfähige Liner 60 nicht an den Seitenwänden des Substrats 10 abgelagert, die nach der Vereinzelung freigelegt werden. Dieses Beispiel kann verwendet werden, wenn das Metall gegenüber dem Substrat 10 isoliert werden muss. Jedoch kann alternativ vor dem Plattierungsprozess eine Keimschicht abgelagert werden, damit Metall auch entlang den Seitenwänden abgelagert wird.
  • Wie in verschiedenen Ausführungsformen beschrieben worden ist, kann es sich bei einem Material, das Metall umfasst, beispielsweise um ein reines Metall, eine Metalllegierung, eine Metallverbindung, eine intermetallische Verbindung und andere Materialien handeln, d.h. jedes Material, das Metallatome enthält. Beispielsweise kann es sich bei Kupfer um reines Kupfer oder um jedes Material, das Kupfer enthält, handeln, wie u.a. aber nicht ausschließend eine Kupferlegierung, eine Kupferverbindung, ein intermetallisches Kupfer, einen Isolator, der Kupfer umfasst und einen Halbleiter, der Kupfer umfasst.

Claims (18)

  1. Verfahren zum Bilden eines Halbleiterbauteils, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleitersubstrats (10), das einen ersten Chipbereich und einen zweiten Chipbereich aufweist; Bilden eines ersten Kontaktpads (50, 51) über dem ersten Chipbereich und eines zweiten Kontaktpads (50, 51) über dem zweiten Chipbereich, wobei das erste und das zweite Kontaktpad (50, 51) mindestens so dick sind wie das Halbleitersubstrat (10); Die-Vereinzeln durch das Halbleitersubstrat (10) zwischen dem ersten und dem zweiten Kontaktpad (50, 51) hindurch, wobei das Die-Vereinzeln von einer Seite des Halbleitersubstrats (10) aus erfolgt, die das erste Kontaktpad (50, 51) und das zweite Kontaktpad (50, 51) aufweist; und Bilden eines leitfähigen Liners (60) über dem ersten und dem zweiten Kontaktpad (50, 51) und den Seitenwänden des Halbleitersubstrats (10), die durch das Die-Vereinzeln freigelegt werden.
  2. Verfahren nach Anspruch 1, wobei ein Die-Vereinzelungspfad des Halbleitersubstrats (10) zwischen dem ersten Chipbereich und dem zweiten Chipbereich nach dem Bilden des ersten Kontaktpads (50, 51) und des zweiten Kontaktpads (50, 51) freigelegt wird.
  3. Verfahren nach Anspruch 2, wobei das Verfahren weiterhin Folgendes aufweist: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners (60) am Die-Vereinzelungspfad.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln und/oder Plasma-Die-Vereinzeln aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der leitfähige Liner (60) ein zum Diffusionsschweißen geeignetes Metall aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei der leitfähige Liner (60) Kupfer, Zinn, Silber, Nickel, Molybdän, Platin, Palladium und/oder Gold aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der leitfähige Liner (60) eine Legierung aus Zinn und Gold aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Bilden des leitfähigen Liners (60) die Verwendung eines nicht-elektrischen Galvanisierungsprozesses oder von Sputtern aufweist.
  9. Verfahren zum Bilden eines Halbleiterbauteils, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleitersubstrats (10), das an einer ersten Oberfläche einen aktiven Bereich aufweist; Bilden einer rückseitigen Metallbeschichtung über einer zweiten Oberfläche des Substrats, wobei die zweite Oberfläche der ersten Oberfläche gegenüber liegt und wobei die rückseitige Metallbeschichtung mindestens so dick ist wie das Halbleitersubstrat (10); Strukturieren der rückseitigen Metallbeschichtung, wobei die rückseitige Metallbeschichtung über Die-Vereinzelungspfaden des Halbleitersubstrats (10) während des Strukturierens entfernt wird; Die-Vereinzeln des Halbleitersubstrats (10) von der zweiten Oberfläche nach dem Strukturieren; und Bilden eines leitfähigen Liners (60) über der rückseitigen Metallbeschichtung und den Seitenwänden des Halbleitersubstrats (10), die durch das Die-Vereinzeln freigelegt werden.
  10. Verfahren nach Anspruch 9, wobei das Verfahren weiterhin Folgendes aufweist: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners (60) an den Die-Vereinzelungspfaden.
  11. Verfahren nach einem der Ansprüche 9 oder 10, wobei das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln und/oder Plasma-Die-Vereinzeln aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei der leitfähige Liner (60) ein zum Diffusionsschweißen geeignetes Metall aufweist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei der leitfähige Liner (60) Kupfer, Zinn, Silber, Nickel, Molybdän, Platin, Palladium, Gold aufweist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei der leitfähige Liner (60) eine Legierung aus Zinn und Gold aufweist.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei das Bilden des leitfähigen Liners (60) die Verwendung eines nicht-elektrischen Galvanisierungsprozesses aufweist.
  16. Verfahren zum Bilden eines Halbleiterbauteils, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleitersubstrats (10), das einen ersten Chipbereich und einen zweiten Chipbereich aufweist; Bilden einer Kontaktschicht über dem Halbleitersubstrat (10); Bilden einer strukturierten Isolationsschicht über der Kontaktschicht; Bilden eines Kontaktpads (50, 51) innerhalb der strukturierten Isolationsschicht; Dünnen des Halbleitersubstrats (10) nach dem Bilden des Kontaktpads (50, 51), wobei das Kontaktpad (50, 51) dicker ist als das Halbleitersubstrat (10) nach dem Dünnen; Die-Vereinzeln des Halbleitersubstrats (10) nach dem Dünnen des Halbleitersubstrats (10); und Bilden eines leitfähigen Liners (60) über dem Kontaktpad (50, 51) und den Seitenwänden des Halbleitersubstrats (10), die durch das Die-Vereinzeln freigelegt werden.
  17. Verfahren nach Anspruch 16, wobei das Verfahren weiterhin Folgendes aufweist: Komplettieren der Die-Vereinzelung durch Trennen des leitfähigen Liners (60) zwischen dem ersten und dem zweiten Chipbereich.
  18. Verfahren nach einem der Ansprüche 16 oder 17, wobei das Die-Vereinzeln mechanisches Sägen, Laser-Die-Vereinzeln, Plasmas-Die-Vereinzeln aufweist.
DE102015108510.0A 2014-05-29 2015-05-29 Bearbeiten von dicken Metallpads Active DE102015108510B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/290,448 US9397055B2 (en) 2014-05-29 2014-05-29 Processing of thick metal pads
US14/290,448 2014-05-29

Publications (2)

Publication Number Publication Date
DE102015108510A1 DE102015108510A1 (de) 2015-12-03
DE102015108510B4 true DE102015108510B4 (de) 2018-06-28

Family

ID=54481669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108510.0A Active DE102015108510B4 (de) 2014-05-29 2015-05-29 Bearbeiten von dicken Metallpads

Country Status (3)

Country Link
US (2) US9397055B2 (de)
CN (1) CN105140139B (de)
DE (1) DE102015108510B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156891A2 (en) * 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9397055B2 (en) * 2014-05-29 2016-07-19 Infineon Technologies Ag Processing of thick metal pads
DE102014117591A1 (de) * 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an Halbleiterchips und Verfahren zur Herstellung eines elektronischen oder optoelektronischen Bauelements und elektronisches oder optoelektronisches Bauelement
US20170338184A1 (en) * 2016-05-19 2017-11-23 Texas Instruments Incorporated Method of dicing integrated circuit wafers
US10923451B2 (en) * 2019-07-16 2021-02-16 Nxp Usa, Inc. Semiconductor dies having ultra-thin wafer backmetal systems, microelectronic devices containing the same, and associated fabrication methods
US11270963B2 (en) * 2020-01-14 2022-03-08 Sandisk Technologies Llc Bonding pads including interfacial electromigration barrier layers and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150090A (ja) 1991-08-23 1999-06-02 Sony Corp 半導体装置の製造方法
US20130210215A1 (en) 2012-02-14 2013-08-15 Yan Xun Xue Packaging method with backside wafer dicing

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927993A (en) * 1992-02-03 1999-07-27 Motorola, Inc. Backside processing method
US5442282A (en) 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP2000162275A (ja) 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
US6710284B1 (en) 1999-02-26 2004-03-23 Micron Technology, Inc. Laser marking techniques for bare semiconductor die
US6905891B2 (en) 2002-02-28 2005-06-14 Frrescale Semiconductor, Inc. Method for processing multiple semiconductor devices for test
US6744067B1 (en) 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP2004288761A (ja) 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
US6890836B2 (en) 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
US7745927B2 (en) 2004-06-29 2010-06-29 Agere Systems Inc. Heat sink formed of multiple metal layers on backside of integrated circuit die
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
US20070158807A1 (en) 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US7750441B2 (en) 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
US20080213978A1 (en) 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
US7585750B2 (en) 2007-05-04 2009-09-08 Stats Chippac, Ltd. Semiconductor package having through-hole via on saw streets formed with partial saw
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures
CN102082069A (zh) * 2009-11-27 2011-06-01 北大方正集团有限公司 一种晶圆背面处理方法
US20110193200A1 (en) 2010-02-09 2011-08-11 Lyne Kevin P Semiconductor wafer chip scale package test flow and dicing process
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US9099547B2 (en) 2011-10-04 2015-08-04 Infineon Technologies Ag Testing process for semiconductor devices
US8883565B2 (en) 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US8890319B2 (en) * 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface
US9397055B2 (en) * 2014-05-29 2016-07-19 Infineon Technologies Ag Processing of thick metal pads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150090A (ja) 1991-08-23 1999-06-02 Sony Corp 半導体装置の製造方法
US20130210215A1 (en) 2012-02-14 2013-08-15 Yan Xun Xue Packaging method with backside wafer dicing

Also Published As

Publication number Publication date
CN105140139A (zh) 2015-12-09
US9397055B2 (en) 2016-07-19
US9673157B2 (en) 2017-06-06
CN105140139B (zh) 2018-03-30
US20150348921A1 (en) 2015-12-03
DE102015108510A1 (de) 2015-12-03
US20160307858A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
DE102015108510B4 (de) Bearbeiten von dicken Metallpads
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102016109166B4 (de) Lötmetallisierungsstapel und Verfahren zum Bilden desselben
DE102012109484A1 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013106577A1 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102014112864A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE102015102272A1 (de) Halbleitervorrichtung mit einem dielektrischen Material
DE102015112804B4 (de) Source-Down-Halbleiterbauelement und Verfahren zu seiner Bildung
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102014110362A1 (de) Leitende Kontaktinseln und Verfahren zu ihrer Herstellung
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE102017112644A1 (de) Plasma-zerteilen von siliziumcarbid
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102011053302A1 (de) Schichtstapel und Integrierter-Schaltkreis-Anordnungen
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102013102893A1 (de) Ein Schaltkreisgehäuse, ein elektronisches Schaltkreisgehäuse und Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102013106994A1 (de) Bauteil und Verfahren zur Herstellung eines Bauteils mittels eines ultradünnen Trägers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative