DE102013104048B4 - Verfahren zum Ausbilden von Halbleiterbauelementen - Google Patents

Verfahren zum Ausbilden von Halbleiterbauelementen Download PDF

Info

Publication number
DE102013104048B4
DE102013104048B4 DE102013104048.9A DE102013104048A DE102013104048B4 DE 102013104048 B4 DE102013104048 B4 DE 102013104048B4 DE 102013104048 A DE102013104048 A DE 102013104048A DE 102013104048 B4 DE102013104048 B4 DE 102013104048B4
Authority
DE
Germany
Prior art keywords
substrate
dummy
forming
openings
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013104048.9A
Other languages
English (en)
Other versions
DE102013104048A1 (de
Inventor
Guenter Denifl
Markus Kahn
Gudrun Stranzl
Martin Zgaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013104048A1 publication Critical patent/DE102013104048A1/de
Application granted granted Critical
Publication of DE102013104048B4 publication Critical patent/DE102013104048B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Alarm Systems (AREA)
  • Fire Alarms (AREA)

Abstract

Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist:• Ausbilden von Öffnungen (60) in einem Substrat (10);• Ausbilden eines Dummyfüllmaterials (70) in den Öffnungen (60), wobei das Dummyfüllmaterial flourierter Kohlenstoff ist;• Dünnen des Substrats (10), um das Dummyfüllmaterial (70) in den Öffnungen (60) freizulegen und• Vereinzeln des Substrats (10) durch Entfernen des Dummyfüllmaterials (70) in den Öffnungen (60).

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente und insbesondere Verfahren zum Ausbilden von Halbleiterbauelementen.
  • Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente können integrierte Schaltungen aufweisen, die auf Halbleiterwafern ausgebildet werden. Alternativ können Halbleiterbauelemente als monolithische Bauelemente, z. B. diskrete Bauelemente, ausgebildet werden. Halbleiterbauelemente werden auf Halbleiterwafern ausgebildet, indem viele Arten von dünnen Filmen aus Materialien über den Halbleiterwafern abgeschieden werden, die dünnen Filme aus Material strukturiert werden, selektive Gebiete der Halbleiterwafer dotiert werden, und andere Prozesse.
  • Bei einem herkömmlichen Halbleiterfabrikationsprozess wird eine große Anzahl an Halbleiterbauelementen innerhalb und/oder über einem einzelnen Wafer hergestellt. Nach der Fertigstellung von Fabrikationsprozessen auf Bauelementebene und Interkonnektebene werden die Halbleiterbauelemente innerhalb des Wafers getrennt. Beispielsweise kann der Wafer einer Vereinzelung unterzogen werden. Während der Vereinzelung wird der Wafer z. B. mechanisch behandelt, und die Halbleiterbauelemente werden physisch getrennt, um individuelle Dies auszubilden. Eine rein mechanische Trennung ist im Vergleich zu chemischen Prozessen nicht platzeffizient. Die chemische Trennung von kleinen Dies erfordert jedoch das Überwinden vieler schwieriger Prozessprobleme.
  • US 2008 / 0 064 215 A1 offenbart ein Verfahren zum Herstellen eines Halbleitergehäuses, welches ein Bereitstellen eines Halbleitersubstrats, das mehrere Halbleiterchips und eine zwischen den Halbleiterchips definierte Ritzspur umfasst, das Bilden eines Grabens innerhalb der Ritzspur, das Füllen des Grabens mit einem photolytischen Polymer, das Schleifen eine Rückseite des Halbleitersubstrats, die das photolytische Polymer innerhalb des Grabens enthält, und Bestrahlen von Licht auf eine vordere Oberfläche des Halbleitersubstrats, um das photolytische Polymer aufzulösen.
  • US 2003 / 0 013 233 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, das ein vorteilhaftes Schleifen der Rückseite eines Halbleitersubstrats ermöglicht, wobei ein Verziehen in dem Substrat verhindert wird, wodurch eine Halbleitervorrichtung mit reduzierter Dicke hergestellt wird. Eine Projektionselektrode wird auf einer Oberfläche eines Wafers gebildet. Eine Harzschicht wird auf der Waferoberfläche bis zu einer Dicke gebildet, um eine Oberseite der Vorsprungselektrode zu bedecken. In der Harzschicht wird entlang einer auf dem Wafer ausgebildeten Ritzlinie eine Schnittrille ausgebildet. Danach erfolgt Schleifen auf einer Rückseite des Wafers unter Verwendung einer Schleifmaschine oder dergleichen. Ein Oberflächenabschnitt der Harzschicht wird durch Ätzen oder dergleichen entfernt, um die Oberseite der Vorsprungselektrode freizulegen. Der Wafer wird entlang der Schnittrille geschnitten, um einzelne Halbleiterchipstücke zu erhalten.
  • US 2010 / 0 009 518 A1 offenbart ein Verfahren zum Vereinzeln von Halbleiterwafern, welches ein Bilden von Schrubblinien auf einer Seite des Wafers und das Füllen der Schrubblinien mit einem temporären Füllmaterial aufweist. Der Wafer wird dann gedünnt, indem Material von der gegenüberliegenden Seite des Wafers von den Schrubblinien entfernt wird, wodurch das temporäre Füllmaterial auf der gegenüberliegenden Seite freigelegt wird. Das temporäre Füllmaterial wird dann entfernt und die einzelnen Chips werden von dem Wafer entfernt.
  • US 6 528 732 B1 offenbart eine Leiterplatte mit einer gewünschten Eigenschaft, die mittels Bondens von dielektrischen Substraten bereitgestellt wird. Eine erste Leiterplatte, die Muster und trägt, die einen Resonator enthalten, wird durch ein Prepreg mit einer zweiten Leiterplatte verbunden, die Muster trägt, die im Wesentlichen identisch mit den Mustern der ersten Leiterplatte sind, so daß die Muster einander gegenüberliegen.
  • US 6 255 712 B1 offenbart eine Struktur zum Einbauen von Luft oder einem anderen Gas als permanentes dielektrisches Medium in einen mehrschichtigen Chip durch Bereitstellen von CVD-Diamant als halbaufopferndes Zwischenschicht- und Zwischenschicht-Dielektrikumsmaterial. Das halbopfernde Dielektrikum wird anschließend zumindest teilweise in einer Isotopen-Sauerstoff-Ätzung entfernt.
  • US 5 674 355 A offenbart Halbleitervorrichtungen, die als eine ihrer strukturellen Komponenten diamantähnlichen Kohlenstoff als Isolator zum Beabstanden einer oder mehrerer Ebenen eines Leiters auf einem integrierten Schaltungschip umfassen.
  • US 7 399 712 B1 offenbart ein Verfahren zum Ätzen oder Entfernen einer organischen Hartmaske aus amorphem Kohlenstoff, die über einem Film mit niedriger Dielektrizitätskonstante liegt, in einem lithographischen Prozess.[0004] Diese und weitere Probleme werden durch veranschaulichende Ausführungsformen der vorliegenden Erfindung im Allgemeinen gelöst oder umgangen und technische Vorteile im Allgemeinen erzielt.
  • Bei einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden von Öffnungen in einem Substrat. Das Verfahren beinhaltet das Ausbilden eines Dummyfüllmaterials innerhalb der Öffnungen und das Dünnen des Substrats, um das Dummyfüllmaterial zu exponieren. Das Dummyfüllmaterial wird entfernt.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt, wobei das Verfahren Folgendes aufweist: Ausbilden von Öffnungen in einem Substrat; Ausbilden eines Dummyfüllmaterials in den Öffnungen; Dünnen des Substrats, um das Dummyfüllmaterial in den Öffnungen freizulegen und Vereinzeln des Substrats durch Entfernen des Dummyfüllmaterials in den Öffnungen.
  • In einer Ausgestaltung kann das Ausbilden eines Dummyfüllmaterials in den Öffnungen das Füllen der Öffnungen mit dem Dummyfüllmaterial aufweisen.
  • In noch einer Ausgestaltung können die Öffnungen in Schnittgrabengebieten des Substrats ausgebildet werden.
  • In noch einer Ausgestaltung kann das Verfahren mehrere Dies bei einer Vorderseite auf einer gegenüberliegenden Rückseite aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Anbringen des Substrats an einen Träger.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Platzieren des Substrats über einem Hand vor dem Entfernen des Dummyfüllmaterials und Entfernen des Trägers, wobei das Dummyfüllmaterial nach dem Entfernen des Trägers entfernt wird.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Platzieren des Substrats über einem Band nach dem Entfernen des Dummyfüllmaterials und Entfernen des Trägers nach dem Platzieren des Substrats über dem Band.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Überfüllen der Öffnungen mit dem Dummyfüllmaterial über dem Substrat beim Ausbilden des Dummyfüllmaterials in den Öffnungen und Entfernen des überfüllten Dummyfüllmaterials nach dem Entfernen des Trägers.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Ausbilden einer rückseitigen Metallisierungsschicht nach dem Dünnen des Substrats, aber vor dem Entfernen des Dummyfüllmaterials.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial amorphen Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann der amorphe Kohlenstoff tetraedrischen amorphen Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann der amorphe Kohlenstoff hydrogenisierten amorphen Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial Kohlenstoff und Fluor aufweisen.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial nanostrukturierten Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial polykristallinen Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial mindestens 90% Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Ausbilden aktiver Gebiete bei einer Vorderseite des Substrats und das Ausbilden einer Metallisierungsschicht über den aktiven Gebieten.
  • In noch einer Ausgestaltung kann das Entfernen des Dummyfüllmaterials das Verwenden eines oxidierenden Plasmaprozesses aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Ausbilden eines Dummyplugs durch Entfernen des Dummyfüllmaterials über einer oberen Oberfläche des Substrats vor dem Dünnen des Substrats.
  • In noch einer Ausgestaltung kann das Ausbilden der Öffnungen Folgendes aufweisen: Ausbilden einer Maskierungsschicht über dem Substrat; Ausbilden einer Ätzmaske durch Strukturieren der Maskierungsschicht und Ätzen des Substrats unter Verwendung der Ätzmaske.
  • In noch einer Ausgestaltung kann das Ätzen des Substrats unter Verwendung der Ätzmaske das Verwenden eines Plasmaprozesses aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Öffnungen bereitstellenden Substrats, wobei ein Dummyfüllmaterial in den Öffnungen angeordnet wird; Dünnen des Substrats, um das Dummyfüllmaterial freizulegen und Vereinzeln des Substrats durch Entfernen des Dummyfüllmaterials.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen: das Ausbilden einer rückseitigen Metallisierungsschicht über einer Rückseite des Substrats nach dem Dünnen.
  • In noch einer Ausgestaltung kann die rückseitige Metallisierungsschicht vor dem Entfernen des Dummyfüllmaterials ausgebildet werden.
  • In noch einer Ausgestaltung kann die rückseitige Metallisierungsschicht nach dem Entfernen des Dummyfüllmaterials ausgebildet werden.
  • In noch einer Ausgestaltung können die Öffnungen in Schnittgrabengebieten des Substrats ausgebildet werden.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Ausbilden eines Dummyplugs durch Entfernen des Dummyfüllmaterials über einer oberen Oberfläche des Substrats vor dem Dünnen des Substrats.
  • In noch einer Ausgestaltung kann das Dummyfüllmaterial amorphen Kohlenstoff oder amorphen fluorierten Kohlenstoff aufweisen.
  • In noch einer Ausgestaltung kann das Entfernen des Dummyfüllmaterials das Verwenden eines oxidierenden Plasmaprozesses aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt, wobei das Verfahren Folgendes aufweist: Ausbilden mehrerer aktiver Elemente in einem Halbleitersubstrat; Ausbilden einer Metallisierung über den mehreren aktiven Elementen, um mehrere Bauelemente auszubilden; Ausbilden von Öffnungen in dem Substrat, wobei die Öffnungen jedes der mehreren Bauelemente umgeben; und Ausbilden eines Dummyplugs in den Öffnungen.
  • In einer Ausgestaltung können die Öffnungen eine gitterartige Gestalt aufweisen.
  • In noch einer Ausgestaltung kann jedes der mehreren Bauelemente eine integrierte Schaltung aufweisen.
  • In noch einer Ausgestaltung können die mehreren aktiven Elemente Transistoren aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: das Dünnen des Substrats zum Vereinzeln.
  • Bei alternativen Ausführungsformen weist ein Verfahren zum Ausbilden eines Halbleiterbauelements das Bereitstellen eines Öffnungen aufweisenden Substrats auf. Das Dummyfüllmaterial wird in den Öffnungen angeordnet. Das Verfahren weist ferner das Dünnen des Substrats, um das Dummyfüllmaterial freizulegen, und das Vereinzeln des Substrats durch Entfernen des Dummyfüllmaterials, auf.
  • Bei einer alternativen Ausführungsform weist ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden mehrerer aktiver Elemente in einem Halbleitersubstrat und das Ausbilden einer Metallisierung über den mehreren aktiven Elementen, um mehrere Bauelemente auszubilden, auf. Das Verfahren weist weiterhin das Ausbilden von Öffnungen in dem Substrat auf, wobei die Öffnungen jedes der mehreren Bauelemente umgeben, und das Ausbilden eines Dummyplug in den Öffnungen.
  • Das Obengesagte hat die Merkmale einer Ausführungsform der vorliegenden Erfindung recht allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im Folgenden beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, dass die Konzeption und spezifischen Ausführungsformen, die offenbart sind, ohne Weiteres als Basis genutzt werden können, um andere Strukturen oder Prozesse zum Ausführen der gleichen Zwecke der vorliegenden Erfindung zu modifizieren oder andere Strukturen oder Prozesse dafür zu entwerfen. Der Fachmann versteht außerdem, dass solche äquivalenten Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen.
  • Es zeigen:
    • 1 bis 12 eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der Erfindung,
    • 13 bis 15 eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Fabrikationsstadien gemäß einer alternativen Ausführungsform der Erfindung, wobei eine rückseitige Metallisierung vor dem Entfernen des Dummyfüllmaterials ausgebildet wird;
    • 16 bis 17 eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Fabrikationsstadien gemäß einer alternativen Ausführungsform der Erfindung, wobei der Dummyplug nach dem Trennen des Halbleiterbauelements von dem Träger und Anbringen eines Bands und eines Rahmens entfernt wird;
    • 18 bis 26 eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Fabrikationsstadien gemäß einer alternativen Ausführungsform der Erfindung, wobei eine rückseitige Metallisierungsschicht nach dem Entfernen des Dummyfüllmaterials ausgebildet wird; und
    • 27 bis 28 eine weitere Ausführungsform des Ausbildenes eines Halbleiterbauelements mit einer rückseitigen Metallisierung, wobei das Dummyfüllmaterial als ein Dummyplug ausgebildet ist.
  • Entsprechende zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • Chip Scale Packages (CSPs) werden zum Kapseln kleiner Komponenten wie etwa Dioden, Transistoren und andere verwendet. CSPs besitzen in der Regel eine Fläche nicht größer als das 1 ,2-Fache der des Die und sind üblicherweise ein direkt oberflächenmontierbares Einfach-Die-Package. Die-Größen können beispielsweise zwischen etwa 0,05 mm2 bis etwa 50 mm2 variieren. Wegen der kleinen Dies liefert jeder Wafer viele tausende Einheiten. Beispielsweise kann ein 8-Inch-Wafer bis zu 200.000 bis 600.000 Dies liefern. Die Montage von derartig kleinen Dies kann nach der Fabrikation in einer anderen oder der gleichen Anlage durchgeführt werden, indem lose Dies aufgegriffen werden, beispielsweise unter Verwendung eines speziellen Aufgreifprozesses wie etwa des „Kugelzufuhr“-Verfahrens. Ausführungsformen der Erfindung können jedoch auf eine beliebige Art von Package angewendet werden und sind nicht auf irgendein bestimmtes Package beschränkt.
  • Bei kleinen Dies kann ein erhebliches Ausmaß an Grundfläche auf dem Siliziumwafer für Sägestraßen verloren gehen, bei denen es sich um Gebiete handelt, die benachbarte Dies trennen. Deshalb werden Verfahren zum Ausbilden kleiner Halbleiterdies unter Einsatz schmaler Sägestraßen benötigt. Schmale Sägestraßen können durch den Einsatz von chemischen und/oder Plasmaätzprozessen ermöglicht werden. Chemische Ätzprozesse können jedoch in der Praxis den gesamten Wafer nicht (innerhalb einer annehmbaren Zeit) durchätzen. Deshalb muss eine Kombination aus mechanischen und chemischen Prozessen beim Zersägen eines Wafer in mehrere Halbleiterdies verwendet werden. Solche Verfahren erfordern jedoch das Überwinden der mit dem Stabilisieren eines dünnen Wafer während eines Dünnungs- oder Schleifprozesses assoziierten Probleme. Durch Plasmazersägen getrennte Wafer bilden am Ende getrennte Dies, die individuell aufgegriffen werden müssen, wodurch Verarbeitungszeiten und -kosten steigen. Ausführungsformen der Erfindung überwinden diese und andere Probleme, um ein Zersägen eines Halbleiterwafer in Dies zu ermöglichen. Bei verschiedenen Ausführungsformen wird ein Dummyfüllmaterial verwendet, um zu verhindern, dass Klebematerialien nach dem Plasmazersägen zwischen Seitenwände von benachbarten Dies gelangen, wodurch Probleme bei dem Entfernen einer dicken Klebeschicht entlang den Seitenwänden der Dies vermieden werden. Vorteilhafterweise bilden Ausführungsformen der Erfindung zersägte Dies aus, die ohne zusätzliches Die-Aufgreifen und -Platzieren auf einem Band platziert werden.
  • Ein Verfahren zum Ausbilden mehrerer Halbleiterdies gemäß verschiedener Ausführungsformen der Erfindung wird unter Verwendung der 1 - 12 beschrieben. Alternative Verfahren zum Ausbilden der mehreren Halbleiterdies wird unter Verwendung der 13 - 15, 16 - 17, 18 - 26 und 27 - 28 beschrieben.
  • Die 1 - 12 zeigen eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der Erfindung.
  • 1, die die 1A und 1B beinhaltet, zeigt ein Halbleiterbauelement nach der Fertigstellung einer Front-End- und Back-End-Verarbeitung gemäß einer Ausführungsform der Erfindung, wobei 1A eine Querschnittsansicht zeigt und 1B eine Draufsicht zeigt.
  • 1A zeigt ein Substrat 10 mit mehreren Dies 11 nach der gesamten Front-End- und Back-End-Verarbeitung. Die Front-End-Verarbeitung bezieht sich auf die Ausbildung von aktiven Bauelementgebieten, während sich die Back-End-Verarbeitung auf die Ausbildung von Metallisierungsschichten zum Zusammenschalten der verschiedenen Bauelemente der integrierten Schaltung bezieht. Mit anderen Worten kann das Substrat 10 ein verarbeiteter Wafer mit mehreren Dies 11 einschließlich einer darin ausgebildeten Metallisierung sein. Beispielsweise weist bei einer oder mehreren Ausführungsformen das Substrat 10 einen Wafer mit einem Array von Dies auf einer Vorderseite auf.
  • Bei verschiedenen Ausführungsformen kann es sich bei dem Substrat 10 um Siliziumlegierungen und Verbindungshalbleiter handeln. Das Substrat 10 kann ein Wafer sein und kann bei verschiedenen Ausführungsformen Epitaxialschichten enthalten. Bei einer oder mehreren Ausführungsformen kann das Substrat 10 ein Volumensiliziumwafer oder ein Silizium-auf-Isolator-Wafer sein. Bei einigen Ausführungsformen kann das Substrat 10 ein III-V-Substrat mit Elementen aus der Gruppe III und Gruppe V sein oder das Substrat 10 kann ein II-VI-Substrat mit Elementen aus der Gruppe II und Gruppe VI sein. Bei einer oder mehreren Ausführungsformen kann das Substrat 10 ein Silizium-auf-Saphir-Substrat (SOS-Substrat) sein. Bei einer oder mehreren Ausführungsformen kann das Substrat 10 ein Germanium-auf-Isolator-Substrat (GeOI-Substrat) sein. Bei einer oder mehreren Ausführungsformen kann das Substrat 10 ein oder mehrere Halbleitermaterialien wie etwa Silizium, Silizium-Germanium, Siliziumkohlenstoff, Germanium, Galliumarsenid, Indiumarsenid, Galliumnitrid, Indium-Galliumarsenid oder Indiumantimonid sein.
  • Die mehreren Dies 11 können eine unterschiedliche Art von Dies einschließlich integrierter Schaltungen oder diskreter Bauelemente umfassen. Bei einer oder mehreren Ausführungsformen können die mehreren Dies 11 und das Substrat 10 Logikchips, Speicherchips, Analogchips, Mischsignalchips und Kombinationen davon wie etwa System-auf-Chip aufweisen. Die mehreren Dies 11 können verschiedene Arten von aktiven und passiven Bauelementen wie etwa Dioden, Transistoren, Thyristoren, Kondensatoren, Induktoren, Widerstände, optoelektronische Bauelemente, Sensoren, mikroelektromechanische Systeme und andere aufweisen. Bei einer Ausführungsform weist das Substrat 10 mehrere Dies 11 auf, wobei jeder Die ein diskretes Bauelement wie etwa ein einzelner Transistor ist. Zu Beispielen für diskrete Bauelemente zählen Leistungsbauelemente, vertikale Bauelemente (Strom fließt von oben nach unten) und andere.
  • Unter Bezugnahme auf 1A sind Bauelementgebiete 12 innerhalb des Substrats 10 angeordnet. Die Bauelementgebiete 12 können in verschiedenen Ausführungsformen dotierte Gebiete beinhalten. Weiterhin kann ein gewisser Abschnitt der Bauelementgebiete 12 über dem Substrat 10 ausgebildet werden. Die Bauelementgebiete 12 können die aktiven Gebiete wie etwa Kanalgebiete von Transistoren enthalten.
  • Das Substrat 10 weist eine obere Oberfläche und eine gegenüberliegende untere Oberfläche auf. Bei verschiedenen Ausführungsformen werden die aktiven Bauelemente näher an der oberen Oberfläche des Substrats 10 als an der unteren Oberfläche ausgebildet. Die aktiven Bauelemente werden in den Bauelementgebieten 12 des Substrats 10 ausgebildet. Die Bauelementgebiete 12 erstrecken sich über eine Tiefe dDR, die je nach dem Bauelement etwa 50 µm bis etwa 500 µm und bei einer Ausführungsform etwa 200 µm beträgt. Weiterhin wird eine finale Tiefe der mehreren Dies 11 nach dem Substratdünnen ermittelt, wie im Folgenden beschrieben wird. Die untere Oberfläche der Bauelementgebiete 12 wird deshalb als gestrichelte Linien gezeigt.
  • Unter Bezugnahme auf 1A können nach dem Ausbilden der aktiven Gebiete im Substrat 10 Metallisierungsschichten ausgebildet werden. Bei verschiedenen Ausführungsformen werden alle notwendigen Zwischenverbindungen, Verbindungen, Pads usw. zum Koppeln zwischen Bauelementen und/oder mit einer externen Schaltungsanordnung über dem Substrat 10 ausgebildet.
  • Eine erste Isolierschicht 20 wird über dem Substrat 10 ausgebildet. Die erste Isolierschicht 20 kann (z. B. durch Oxidation, Nitrierung, eine Kombination davon usw.) aufgewachsen werden, abgeschieden werden, z. B. unter Verwendung einer chemischen Abscheidung aus der Dampfphase (CVD - Chemical Vapor Deposition), einer Atomlagenabscheidung (ALD - Atomic Layer Deposition), einer metallorganischen chemischen Abscheidung aus der Dampfphase (MOCVD - Metal Organic Chemical Vapor Deposition), einer physikalischen Abscheidung aus der Dampfphase (PVD - Physical Vapor Deposition) oder einer Strahldampfabscheidung (JVD - Jet Vapor Deposition), als Beispiele.
  • Die erste Isolierschicht 20 kann bei einer Ausführungsform ein Oxid umfassen. Bei verschiedenen Ausführungsformen kann die erste Isolierschicht 20 isolierende Materialien aufweisen, die in der Regel bei der Halbleiterherstellung für Interlevel-Dielektrikumsschichten verwendet werden, wie etwa SiO2 , Tetraethyloxysilan (TEOS), fluoriertes TEOS (FTEOS), dotiertes Glas (Borphosphosilikatglas (BPSG), Phosphosilikatglas (PSG), Borsilikatglas (BSG)), Organosilikatglas (OSG), fluoriertes Silikatglas (FSG), Aufschleuderglas (SOG - Spin-On Glass), SiN, SiON oder isolierende Low-k-Materialien wie etwa SiCOH. Die erste Isolierschicht 20 kann bei verschiedenen Ausführungsformen eine Dicke von etwa 500 nm oder weniger aufweisen. Bei einer Ausführungsform weist die erste Isolierschicht 20 eine Dicke von etwa 5 nm bis etwa 50 nm auf. Bei einer anderen Ausführungsform weist die erste Isolierschicht 20 eine Dicke von etwa 10 nm bis etwa 100 nm auf. Bei einer anderen Ausführungsform weist die erste Isolierschicht 20 eine Dicke von etwa 50 nm bis etwa 200 nm auf. Bei einer Ausführungsform weist die erste Isolierschicht 20 eine Dicke von etwa 100 nm bis etwa 300 nm auf.
  • Eine zweite Isolierschicht 30 kann über der ersten Isolierschicht 20 abgeschieden werden. Bei einer oder mehreren Ausführungsformen weist die zweite Isolierschicht 30 ein dotiertes Glas wie etwa BPSG, PSG und BSG, auf. Das dotierte Glas kann bei einer oder mehreren Ausführungsformen unter Verwendung von Aufschleudern aufgebracht werden. Das Aufschleuderglas kann als eine Flüssigkeit oder halbfest abgeschieden werden, so dass Merkmale über dem Substrat 10 planarisiert werden. Nach dem Abscheiden des dotierten Glases kann ein Trocknen und Härten zum Ausbilden der zweiten Isolierschicht 30 verwendet werden. Bei einer Ausführungsform weist die zweite Isolierschicht 30 eine Dicke von etwa 5 nm bis etwa 50 nm auf. Bei einer weiteren Ausführungsform weist die zweite Isolierschicht 30 eine Dicke von etwa 10 nm bis etwa 100 nm auf. Bei einer weiteren Ausführungsform weist die zweite Isolierschicht 30 eine Dicke von etwa 50 nm bis etwa 200 nm auf. Bei einer weiteren Ausführungsform weist die zweite Isolierschicht 30 eine Dicke von etwa 100 nm bis etwa 300 nm auf.
  • Ein erster Resist 40 wird über der zweiten Isolierschicht 30 abgeschieden und beispielsweise unter Einsatz herkömmlicher Lithografie strukturiert. Der erste Resist 40 kann eine einzelne Resistschicht oder einen mehrschichtigen Resist wie etwa eine doppelschichtige Resistschicht oder einen dreischichtigen Resist aufweisen. Als ein Beispiel kann ein dreischichtiger Resiststapel drei Schichten aufweisen: eine dicke untere Resistschicht über der zweiten Isolierschicht 30 , eine mittlere Resistschicht über der unteren Resistschicht und eine obere Resistschicht auf der mittleren Resistschicht. Beispielsweise kann die obere Resistschicht ein strukturierbarer Resist sein. Die mittlere Resistschicht kann beispielsweise ein Material wie etwa eine Antireflexbeschichtung (ARC - Anti-Reflective Coating) mit einem hohen Siliziumgehalt sein (Si BARC Si-Gehalt > 30 Gew.-%). Das Si-BARC-Material weist in der Regel eine Verbindung vom Typ SiOx Cy (Ny) auf, wenngleich ein anderes geeignetes Antireflexmaterial für den Fall verwendet werden kann, dass bestimmte Ätzselektivitätsanforderungen erfüllt werden. Die ARC wird zum Blockieren reflektierter Strahlung von den darunterliegenden Schichten verwendet. Die reflektierte Strahlung von diesen darunterliegenden Schichten kann zu zusätzlichen Interferenzmustern und zu Linienbreitenvariationen in der der Strahlung exponierten oberen Resistschicht führen. Die untere Resistschicht kann eine nachgehärtete organische Dielektrikumsschicht (ODL - Organic Dielectric Layer) sein. Die obere Resistschicht fungiert als Maske für das Ätzen der mittleren Resistschicht, die abgesehen von ihrer Rolle als Reflexionsunterdrückung als das Maskierungsmaterial zum Ätzen der vergleichsweise dickeren unteren Resistschicht dient. Eine obere ARC-Schicht wird über der oberen Schicht ausgebildet. Die Ausbildung der Resistschicht kann nach der Abscheidung jeder Schicht Trocknungs- oder Ausheilvorgänge beinhalten.
  • 1B zeigt eine Draufsicht auf das mehrere Dies 11 aufweisende Substrat 10. Jeder Die 11 ist voneinander durch mehrere Gebiete getrennt, die als Schnittgraben 55 bezeichnet werden, auch als Ritzlinien oder Sägekanäle bezeichnet. Der Schnittgraben 55 kann eine zusätzliche Schaltungsanordnung oder andere Strukturen, die zum Testen verwendet werden können, aufweisen.
  • Unter Bezugnahme auf 2 werden die zweite Isolierschicht 30 und die erste Isolierschicht 20 unter Einsatz des ersten Resists 40 als Ätzmaske geätzt. Bei einer oder mehreren Ausführungsformen kann ein anisotropes Ätzen wie etwa reaktives Ionenätzen verwendet werden. Nach dem Strukturieren der ersten und der zweiten Isolierschicht 20 und 30 kann ein etwaiger verbleibender Abschnitt des ersten Resists 40 bei einigen Ausführungsformen entfernt werden.
  • Unter Bezugnahme auf 3 wird das Substrat 10 unter Einsatz der ersten und der zweiten Isolierschicht 20 und 30 als Ätzmaske geätzt. Bei einer oder mehreren Ausführungsformen wird das Substrat 10 unter Einsatz einer anisotropen Ätzung wie etwa reaktives Ionenätzen geätzt. Nach dem Ätzen des Substrats 10 wird ein etwaiger verbleibender Abschnitt des ersten Resists 40 entfernt.
  • Ein zweiter Resist 50 wird über dem Substrat 10 abgeschieden und strukturiert, um den Schnittgraben 55 zu öffnen. Der Schnittgraben 55 trennt benachbarte Dies 11 auf einem Substrat 10. Der Schnittgraben 55 kann auch als Sägestraße oder Sägekanal bezeichnet werden. Der zweite Resist 50 kann bei verschiedenen Ausführungsformen einen einschichtigen oder einen mehrschichtigen Resist aufweisen. Bei einer Ausführungsform kann der zweite Resist 50 eine unter einem Fotoresistfilm liegende Hartmaske aufweisen. Die Hartmaske kann eine anorganische Dielektrikumsschicht wie etwa bei verschiedenen Ausführungsformen eine Siliziumnitridschicht aufweisen.
  • 4, die die 4A und 4B beinhaltet, zeigt das Halbleiterbauelement nach der Ausbildung einer Schnittgrabenöffnung gemäß Ausführungsformen der Erfindung, wobei 4A eine Querschnittsansicht zeigt und 4B eine obere Querschnittsansicht zeigt. Unter Bezugnahme auf 4A wird der Schnittgraben 55 geätzt, um eine Schnittgrabenöffnung 60 auszubilden. Die Schnittgrabenöffnung 60 folgt dem Schnittgraben zwischen benachbarten Dies, wie in einer Draufsicht von 4B gezeigt, und weist deshalb gitterförmige Öffnungen über dem Substrat 10 auf.
  • Bei verschiedenen Ausführungsformen werden die Schnittgrabenöffnungen 60 unter Einsatz eines Plasmaschneidprozesses ausgebildet. Bei verschiedenen Ausführungsformen können die Schnittgrabenöffnungen 60 unter Einsatz chemischer Ätzprozesse wie etwa tiefem reaktiven Ionenätzen nach einem Maskierungsprozess zum Ausbilden einer Hartmaske ausgebildet werden. Bei verschiedenen Ausführungsformen können die Schnittgrabenöffnungen 60 unter Einsatz eines Bosch-Prozesses oder durch Abscheiden einer Hartmaskenschicht und Ätzen durch die gestapelten Wafer unter Verwendung einer vertikalen reaktiven Ionenätzung ausgebildet werden.
  • Bei dem Bosch-Prozess werden Ätzen und Abscheiden alternierend ausgeführt und können mehrfach wiederholt werden. In einem ersten Schritt wird eine Plasmaätzung verwendet, um eine Öffnung vertikal zu ätzen, während in einem zweiten Schritt eine Passivierungsschicht abgeschieden wird, um das Verbreitern der Öffnung in bereits geätzten Gebieten zu verhindern. Die Plasmaätzung ist konfiguriert, vertikal zu ätzen, d. h. unter Einsatz von Schwefelhexafluorid [SF6] in dem Plasma. Die Passivierungsschicht wird beispielsweise unter Einsatz von Oktafluorcyclobutan als Ausgangsgas abgeschieden. Jeder individuelle Schritt kann für einige wenige Sekunden oder weniger eingeschaltet werden. Die Passivierungsschicht schützt das Substrat 10 , um ein seitliches Ätzen zu verhindern. Während der Plasmaätzphase jedoch entfernen die gerichteten Ionen, die das Substrat 10 bombardieren, die Passivierungsschicht am Boden der Öffnung, die ausgebildet wird (aber nicht entlang den Seiten), und das Ätzen geht weiter. Der Bosch-Prozess kann Seitenwände erzeugen, die gezackt sind.
  • Die Schnittgrabenöffnungen 60 können auch unter Einsatz anderer Prozesse wie etwa unter Einsatz eines Lasers ausgebildet werden. Bei einigen Ausführungsformen können auch mechanische Prozesse zum Ausbilden der Schnittgrabenöffnungen 60 verwendet werden. Jedoch können chemische Prozesse insbesondere dann verwendet werden, wenn die Seitenverhältnisse der Schnittgrabenöffnungen 60 groß sind.
  • Die Schnittgrabenöffnungen 60 werden entlang dem Schnittgraben 55 ausgebildet. Wie in 4A gezeigt, beträgt die Höhe H60 der Schnittgrabenöffnungen 60 nach dem teilweisen Zersägen etwa 50 µm bis etwa 500 µm, und bei einer Ausführungsform etwa 200 µm. Wie in 4B dargestellt, beträgt die Breite W60 der Schnittgrabenöffnungen 60 etwa 10 µm bis etwa 50 µm und bei einer Ausführungsform etwa 20 µm. Die Länge L11 des Die 11 beträgt etwa 200 µm bis etwa 10 mm und bei einer Ausführungsform etwa 300 µm. Das Verhältnis der Höhe H60 der Schnittgrabenöffnungen 60 zur Länge L11 des Die 11 beträgt etwa 2,5:1 (kleine Chipfläche) bis etwa 120 (große Chipfläche).
  • 5 zeigt das Halbleiterbauelement nach dem Füllen der Schnittgrabenöffnungen und Kontaktöffnungen mit einem Scheinmaskenmaterial gemäß Ausführungsformen der Erfindung.
  • Wie in 5 gezeigt, wird der zweite Resist 50 nach dem Ausbilden der Schnittgrabenöffnungen 60 entfernt und ein Dummyfüllmaterial 70 wird abgeschieden. Das Dummyfüllmaterial 70 kann bei einigen Ausführungsformen aufgebracht werden, wodurch eine planarisierte Schicht entsteht. Alternativ kann das Dummyfüllmaterial 70 planarisiert werden, wodurch eine planare obere Oberfläche ausgebildet wird. Bei einer Ausführungsform wird eine dünne kohlenstoffbasierte Schicht auf den Innenwänden der Schnittgrabenöffnungen 60 abgeschieden.
  • Bei verschiedenen Ausführungsformen kann das Dummyfüllmaterial 70 verschiedene Arten von Kohlenstoffmorphologien wie etwa amorph, nanostrukturiert oder polykristallin aufweisen, was nanokristallin sein kann. Bei verschiedenen Ausführungsformen kann der amorphe Kohlenstoff hydrogenierter amorpher Kohlenstoff sein. Bei alternativen Ausführungsformen kann der amorphe Kohlenstoff tetraedrischer amorpher Kohlenstoff oder eine Mischung, die tetraedrischen und hydrogenierten amorphen Kohlenstoff aufweist, sein. In einem Fall kann ein nanostrukturierter Kohlenstoff kristalline Kohlenstoffcluster in einer amorphen Kohlenstoffmatrix aufweisen, d. h. ein Kohlenstoffnanokomposit. Solche kristallinen Kohlenstoffcluster können polykristallin sein und können einige wenige Kohlenstoffatome (z. B. 10) bis etwa einige tausend Kohlenstoffatome, in verschiedenen Ausführungsformen (z. B. 1000) aufweisen. Bei verschiedenen Ausführungsformen kann der polykristalline Kohlenstoff Körner von etwa einigen wenigen Zehnteln eines Nanometers bis etwa einigen wenigen tausend Nanometern aufweisen. Bei einer Ausführungsform kann der polykristalline Kohlenstoff Körner von etwa 0,5 nm bis etwa 10 nm umfassen und kann nanokristallin sein. Bei verschiedenen Ausführungsformen kann die Kohlenstoffmorphologie des Dummyfüllmaterials 70 sp3 -, sp2 - und/oder sphybridisierte Kohlenstoffatome aufweisen.
  • Bei einer oder mehreren Ausführungsformen umfasst das Dummyfüllmaterial 70 eine Legierung aus Silizium und Kohlenstoff. Bei einer anderen Ausführungsform weist das Dummyfüllmaterial 70 amorphen Kohlenstoff mit vernachlässigbaren Silizium auf. Bei einer oder mehreren Ausführungsformen beträgt ein Atomanteil an Kohlenstoff in dem Dummyfüllmaterial 70 mindestens 90%. Bei einer anderen Ausführungsform beträgt ein Atomanteil von Kohlenstoff in dem Dummyfüllmaterial 70 mindestens 99%. Bei alternativen Ausführungsformen kann das Dummyfüllmaterial 70 fluorieren Kohlenstoff aufweisen.
  • Das Dummyfüllmaterial 70 kann unter Verwendung chemischer oder physikalischer Abscheidung aus der Dampfphase oder Aufschleudern, beispielsweise LPCVD (Low Pressure Chemical Vapor Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), hochdichte Plasmadampfabscheidung oder andere Dampfabscheidungen bei verschiedenen Ausführungsformen abgeschieden werden. Bei einer Ausführungsform wird ein PECVD-Prozess verwendet, um die verschiedenen oben beschriebenen Kohlenstoffmorphologien aufzuwachsen.
  • Bei einer Ausführungsform kann der fluorierte Kohlenstoff unter Einsatz von Vorläufern abgeschieden werden, die Kohlenstoff und Fluor enthalten. Bei einer alternativen Ausführungsform kann fluorierter Kohlenstoff unter Einsatz von FluorKohlenstoff-haltigen Vorläufern (z. B. SF6, CF4, CHF3 usw.) abgeschieden werden. Bei noch einer weiteren alternativen Ausführungsform kann fluorierter Kohlenstoff unter Einsatz einer Mischung von kohlenstoffhaltigen Vorläufern (z. B. C2 H2 usw.) und fluorhaltigen Vorläufern abgeschieden werden.
  • Bei verschiedenen Ausführungsformen kann die Kohlenstoffschicht fluor-, eisen- oder aluminiumterminiert sein, so dass die Kohlenstoffschicht, die hydrophil ist, mehr hydrophob wird. Beispielsweise liegt ein Wasserkontaktwinkel der Kohlenstoffschicht im Bereich von etwa 55° bis etwa 70°, was bei einigen Ausführungsformen unter Einsatz von Oberflächenbehandlungstechniken bis zu 120° gesteigert werden kann. Bei einer Ausführungsform könnte eine dünne kohlenstoffbasierte Schicht auf den Innenwänden der Schnittgrabenöffnungen 60 durch Fluor terminiert werden, was zu einer superhydrophoben Oberfläche führt. Bei einer Ausführungsform kann eine derartige superhydrophobe Oberfläche ausgebildet werden, indem das Dummyfüllmaterial 70 (oder die dünne kohlenstoffbasierte Schicht) einem Fluorplasma ausgesetzt wird.
  • Unter Bezugnahme auf 6 wird das Dummyfüllmaterial 70 geätzt, um einen Dummyplug 75 auszubilden. Überflüssiges Dummyfüllmaterial 70 wird über der ersten und der zweiten Isolierschicht 20 und 30 entfernt, wie dargestellt, um den Dummyplug 75 auszubilden. Nach der Ausbildung des Dummyplug 75 wird auch das die Kontaktöffnungen 35 füllende Dummyfüllmaterial 70 entfernt. Bei einer Ausführungsform verläuft die obere Oberfläche des Dummyplug 75 koplanar mit der oberen Oberfläche des Substrats 10.
  • Als nächstes werden unter Bezugnahme auf 7 Kontaktplugs 80 innerhalb der Kontaktöffnungen 35 ausgebildet. Die Kontaktplugs 80 können bei einer Ausführungsform unter Einsatz einer subtraktiven Ätzung ausgebildet werden. Beispielweise können die Kontaktplugs 80 durch Abscheiden einer unstrukturierten Schicht gefolgt von einem Strukturierungsprozess, z. B. unter Einsatz von Lithografie, ausgebildet werden. Eine derartige subtraktive Ätzung kann beim Ausbilden von aus Aluminium bestehenden Kontaktplugs 80 verwendet werden. Bei einer alternativen Ausführungsform können die Kontaktplugs 80 aus Kupfer ausgebildet sein. Bei einer derartigen Ausführungsform kann ein Damaszener-Prozess verwendet werden, wobei Kupfer selektiv abgeschieden wird. Bei verschiedenen Ausführungsformen können die Kontaktplugs 80 Wolfram, Titan, Tantal, Nickel, Kobalt, Platin, Silber, Gold, Blei, leitende Nitride davon und andere geeignete leitende Materialien aufweisen.
  • 8 zeigt das Halbleiterbauelement nach der Ausbildung einer Passivierungsschicht gemäß Ausführungsformen der Erfindung.
  • Eine Passivierungsschicht 90 kann über der zweiten Isolierschicht 30 abgeschieden werden. Bei verschiedenen Ausführungsformen wird die Passivierungsschicht 90 so strukturiert, dass sie Kontaktpads in den Kontaktplugs 80 einschließt. Bei verschiedenen Ausführungsformen kann die Passivierungsschicht 90 ein Oxid, ein Nitrid, ein Polyimid oder andere dem Fachmann bekannte geeignete Materialien aufweisen. Die Passivierungsschicht 90 kann bei einer Ausführungsform eine Hartmaske aufweisen und bei einer anderen Ausführungsform eine Resistmaske. Die Passivierungsschicht 90 hilft beim Schützen der die Kontaktplugs 80 und die Bauelementgebiete enthaltenden Metallisierung während der nachfolgenden Verarbeitung.
  • 9 zeigt das Halbleiterbauelement nach dem Platzieren des Substrats über einem Träger gemäß Ausführungsformen der Erfindung.
  • Unter Bezugnahme auf 9 ist das Substrat 10 an einem Träger 100 angebracht. Die Passivierungsschicht 90 wird mit einem Kleber 110 beschichtet und der Träger 110 wird dadurch befestigt.
  • Der Kleber 110 kann bei verschiedenen Ausführungsformen ein beliebiges geeignetes Klebematerial aufweisen. Die viskose Natur des Klebers 110 gestattet, dass er entlang den Seitenwänden der Schnittgrabenöffnungen 60 fließt. Der Dummyplug 75 verhindert jedoch, dass der Kleber 110 tiefer in die Schnittgrabenöffnungen 60 gelangt. Bei Abwesenheit des Dummyplug 75, der die Schnittgrabenöffnungen 60 schützt, fließt der Kleber 110 in die Schnittgrabenöffnungen 60, und es kann schwierig sein, ihn später zu entfernen.
  • Weiterhin kann bei einigen Ausführungsformen eine Grundierungsbeschichtung vor dem Auftragen des Klebers 110 aufgebracht werden. Die Grundierungsbeschichtung ist so abgestimmt, dass sie mit der Oberfläche der Passivierungsschicht 90 und den Seitenwänden der Schnittgrabenöffnungen 60 reagiert und Oberflächen mit potentiell hoher Oberflächenenergie durch Ausbilden einer Grundierungsschicht in Oberflächen mit niedrigerer Oberflächenenergie umwandelt. Somit interagiert der Kleber 110 nur mit der Grundierungsschicht, wodurch das Bonden verbessert wird.
  • Der Kleber 110 kann eine organische Verbindung wie etwa bei einer oder mehreren Ausführungsformen eine epoxidbasierte Verbindung umfassen. Bei verschiedenen Ausführungsformen umfasst der Kleber 110 einen acrylbasierten, nicht fotoaktiven organischen Klebstoff. Bei einer anderen Ausführungsform umfasst der Kleber 110 SU-8, was ein negativ wirkender epoxidbasierter Fotoresist ist, Bei alternativen Ausführungsformen kann der Kleber 110 eine Formmasse aufweisen. Bei einer Ausführungsform weist der Kleber 110 ein Imid und/oder Komponenten wie etwa Polymethlymethacrylat (PMMA) auf, was beim Ausbilden eines Polyimids verwendet wird. Bei einer weiteren Ausführungsform weist der Kleber 110 Komponenten zum Ausbilden eines epoxidbasierten Harzes oder Copolymers auf und kann Komponenten für ein festes Epoxidharz und ein flüssiges Epoxidharz enthalten. Ausführungsformen der Erfindung enthalten auch Kombinationen einer unterschiedlichen Art von adhäsiven Komponenten und nicht-adhäsiven Komponenten wie etwa Kombinationen aus acrylbasiertem organischem Klebstoff, SU-8, Imid, epoxidbasierten Harzen usw.
  • Bei verschiedenen Ausführungsformen weist der Kleber 110 weniger als etwa 1 % anorganisches Material auf und bei einer Ausführungsform etwa 0,1% bis etwa 1 % anorganisches Material. Das Fehlen von anorganischem Inhalt verbessert das restlose Entfernen des Klebers 110.
  • Bei einer oder mehreren Ausführungsformen kann der Kleber 110 wärmehärtende Harze aufweisen, die durch Tempern bei einer erhöhten Temperatur gehärtet werden können. Alternativ kann bei einigen Ausführungsformen eine Niedertemperatur-Temperung oder -Trocknung durchgeführt werden, um den Kleber 110 zu härten, so dass eine adhäsive Verbindung zwischen dem Träger 100 und dem Kleber 110 und zwischen dem Kleber 110 und dem Substrat 10 entsteht. Einige Ausführungsformen erfordern möglicherweise keine zusätzliche Erhitzung und können bei Raumtemperatur gehärtet werden.
  • Wie als nächstes in 10 dargestellt, wird das Substrat 10 von der Rückseite aus gedünnt, wodurch der Dummyplug 75 freigelegt wird. Vorteilhafterweise unterstützt der Dummyplug 75 die mehreren Dies 11 entlang den Seitenwänden, um ein mechanisches Versagen des Substrats 10 während der Substratdünnung zu vermeiden. Dies kann besonders wichtig sein, falls die Dies 11 kleinflächige Chips sind und jeder Wafer eine große Anzahl von Dies 11 aufweist (z. B. etwa 200.000 bis etwa 500.000).
  • Bei verschiedenen Ausführungsformen beträgt die Dicke des Substrats 10 nach dem Dünnen etwa 20 µm bis etwa 100 µm und bei einer Ausführungsform 80 µm bis etwa 120 µm. Bei einer anderen Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen etwa 50 µm bis etwa 100 µm. Bei einer anderen Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen etwa 20 µm bis etwa 50 µm. Bei einer weiteren Ausführungsform betragt die Dicke des Substrats 10 nach dem Dünnen etwa 10 µm bis etwa 20 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen mindestens 10 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen mindestens 20 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen mindestens 50 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen unter 100 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen unter 80 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen unter 50 µm. Bei einer weiteren Ausführungsform beträgt die Dicke des Substrats 10 nach dem Dünnen unter 30 µm. Die finale Dicke des Substrats 10 kann auf der Basis der mechanischen Stabilität, der Notwendigkeit zum Reduzieren von Widerständen und anderen gewählt werden.
  • Bei verschiedenen Ausführungsformen kann das Dünnen unter Einsatz eines Schleifprozesses, einer chemischen Ätzung, einer chemisch-mechanischen Ätzung und Kombinationen davon durchgeführt werden. Nach dem Dünnen ist eine hintere Oberfläche des Dummyplug 75 freigelegt. Der Dummyplug 75 wird unter Einsatz eines Descum-Prozesses entfernt. Bei verschiedenen Ausführungsformen wird der Dummyplug 75 unter Einsatz eines ein oxidierendes Plasma aufweisenden Plasmaprozesses entfernt, dass das Dummyfüllmaterial 70 des Dummyplug 75 oxidiert. Insbesondere wird der Dummyplug 75 bei einer Ausführungsform unter Einsatz eines Sauerstoffplasmas entfernt. Bei verschiedenen Ausführungsformen kann der Dummyplug 75 unter Einsatz anderer oxidierender Chemien entfernt werden, einschließlich Exposition gegenüber einem Sauerstoff aufweisenden Gas, einem oxidierenden Ätzmittel.
  • Unter Bezugnahme auf 11 wird die freigelegte Rückseite des Substrats 10 auf einem Band 120 und Rahmen 130 platziert und von dem Träger 100 abmontiert. Der Kleber 110 kann unter Einsatz eines chemischen Ätzprozesses wie etwa Nassätzen entfernt werden. Bei verschiedenen Ausführungsformen kann der Kleber 110 einer spezifischen Behandlung unterzogen werden, um die Haftkraft der Klebeschicht 110 zu den Dies sowie zu dem Träger 100 zu reduzieren. Deshalb kann bei einigen Ausführungsformen vor dem Trennen des Trägers 100 von der Klebeschicht 110 eine Vorbehandlung ausgeführt werden. Als Beispiel kann elektromagnetische Bestrahlung durchgeführt werden, beispielsweise kann eine Infrarot- oder Ultraviolettbehandlung bei einer Ausführungsform durchgeführt werden. Bei einem weiteren Beispiel kann ein Erwärmungsprozess durchgeführt werden.
  • 12 zeigt die Dies nach dem Entfernen des Klebers 110. Da der Dummyplug 75 zuvor entfernt wurde, führt das Entfernen des Klebers 110 zu der Ausbildung von an einem Band 120 angebrachten vereinzelten Dies 11. Die herkömmliche Halbleiterverarbeitung kann wie erforderlich fortgesetzt werden.
  • Die 13 - 15 zeigen ein Halbleiterbauelement einschließlich der Ausbildung einer rückseitigen Metallisierung vor dem Entfernen des Dummyfüllmaterials gemäß einer alternativen Ausführungsform der Erfindung.
  • Die in 13 - 15 beschriebene Ausführungsform beinhaltet die Ausbildung einer rückseitigen Metallisierung, wobei der Dummyplug die Seitenwände der Dies vor dem Metallisiertwerden schützt. Die Verarbeitung folgt, wie in einer vorausgegangenen Ausführungsform bezüglich 1 - 9 beschrieben. Die Rückseite des Substrats 10 wird wie zuvor beschrieben gedünnt, wodurch der Dummyplug 75 freigelegt wird.
  • 13 zeigt ein Halbleiterbauelement nach der Ausbildung einer rückseitigen Metallisierung gemäß einer Ausführungsform der Erfindung.
  • Unter Bezugnahme auf 13 kann eine rückseitige Metallisierungsschicht 150 über der freigelegten Rückseite des Substrats 10 abgeschieden werden. Die rückseitige Metallisierungsschicht 150 kann bei einer Ausführungsform eine Metallschicht aufweisen. Die Metallschicht kann das Substrat 10 bei einer Ausführungsform direkt kontaktieren. Die Metallschicht kann bei einer Ausführungsform eine Aluminiumschicht aufweisen. Bei einer weiteren Ausführungsform weist die Metallschicht eine Kupferschicht auf. Bei verschiedenen Ausführungsformen kann die rückseitige Metallisierungsschicht 150 Metalle wie etwa Wolfram, Titan, Tantal oder Kobalt, ein Silizid wie etwa Wolframsilizid, Molybdänsilizid, Nickelsilizid, Titansilizid oder Tantalsilizid aufweisen.
  • Bei verschiedenen Ausführungsformen kann die rückseitige Metallisierungsschicht 150 eine durchgehende Metallschicht oder eine Metallschicht wie etwa Umverdrahtungsleitungen und in eine Dielektrikumsschicht eingebettete Kontaktpads aufweisen.
  • 14 zeigt ein Halbleiterbauelement nach dem Entfernen des Dummyplug 75 gemäß einer Ausführungsform der Erfindung. Wie in 14 gezeigt, wird der Dummyplug 75 von der freigelegten Rückseite des Substrats 10 entfernt. Bei einer Ausführungsform wird der Dummyplug 75 unter Einsatz eines Nassätzprozesses entfernt. Bei einer oder mehreren Ausführungsformen wird der Dummyplug 75 unter Einsatz eines oxidierenden Plasmas entfernt, das zum Beispiel Sauerstoff aufweist (siehe Pfeile, die das Plasma in 13 zeigen).
  • 15 zeigt ein Halbleiterbauelement nach dem Platzieren des Substrats über einem Band und Rahmen gemäß einer Ausführungsform der Erfindung. Das Substrat 10 wird über einem Band 120 und Rahmen 130 platziert, wie in vorausgegangenen Ausführungsformen beschrieben. Der Träger 100 und der Kleber 110 können entfernt werden, wie in früheren Ausführungsformen beschrieben.
  • Die 16 - 17 zeigen eine alternative Ausführungsform zum Ausbilden eines Halbleiterbauelements, wobei der Dummyplug nach dem Trennen des Halbleiterbauelements von dem Träger und Anbringen an einem Band und Rahmen entfernt ist.
  • Die Verarbeitung folgt der bezüglich 13 beschriebenen Ausführungsform. Als nächstes wird im Gegensatz zu der vorausgegangenen Ausführungsform, wie in 16 gezeigt, das Substrat 10 über einem Band 120 und Rahmen 130 platziert. Der Träger 100 und der Kleber 110 werden entfernt, wie in 17 gezeigt. Als nächstes wird der Dummyplug 75 beispielsweise unter Einsatz eines Sauerstoffplasmas (durch Pfeile gezeigt) von der Oberseite entfernt. Diese Ausführungsform kann je nach der Fähigkeit des Bandes 120, eine Verarbeitung wie beschrieben zu durchlaufen, verwendet werden.
  • Die 18 - 26 zeigen eine alternative Ausführungsform zum Ausbilden eines Halbleiterbauelements, wobei eine rückseitige Metallisierungsschicht nach dem Entfernen des Dummyfüllmaterials aus den Schnittgrabenöffnungen 60 ausgebildet wird.
  • 18 zeigt ein Substrat 10 mit mehreren darin ausgebildeten Schnittgrabenöffnungen 60. Die Schnittgrabenöffnungen 60 können nach dem Ausbilden eines ersten Resists 40 zum Ausbilden einer Ätzmaske wie zuvor beschrieben ausgebildet werden. Das Substrat 10 weist mehrere durch Schnittgrabenöffnungen 60 getrennte Dies 11 auf.
  • Unter Bezugnahme auf 19 wird ein Dummyfüllmaterial 70 in die Schnittgrabenöffnungen 60 gefüllt. Das Dummyfüllmaterial 70 kann bei einer oder mehreren Ausführungsformen überfüllt werden. Wie zuvor beschrieben, kann das Dummyfüllmaterial 70 bei einer oder mehreren Ausführungsformen amorphen Kohlenstoff einschließlich amorphen fluorierten Kohlenstoff aufweisen. Als nächstes unter Bezugnahme auf 20 wird das Substrat 10 durch einen Kleber 110, wie in früheren, Ausführungsformen erörtert, an einem Träger 100 angebracht.
  • Das Substrat 10 wird von der Rückseite aus gedünnt, wie in 21 gezeigt. Das Dünnen kann mechanisch, chemisch, ein chemisch-mechanisches Polieren und/oder Kombinationen davon sein. Die freigelegte Rückseite des Substrats 10 wird dotiert, um eine dotierte Schicht 140 auszubilden (22). Der Dotiertyp kann so gewählt werden, dass ein entsprechender Kontakt ausgebildet wird, beispielsweise auf der Basis der Dotierung des Substrats 10.
  • Unter Bezugnahme auf 23 wird der freigelegte Abschnitt des Dummyfüllmaterials 70 in den Schnittgrabenöffnungen 60 entfernt. Bei einer oder mehreren Ausführungsformen kann das Dummyfüllmaterial 70 unter Einsatz eines oxidierenden Plasmas wie etwa eines Descum-Prozesses geätzt werden. Bei alternativen Ausführungsformen kann ein Nassätzprozess zum Entfernen des Dummyfüllmaterials 70 verwendet werden. Somit werden mehrere Dies 11 ausgebildet, weil das die mehreren Dies 11 zusammenhaltende Dummyfüllmaterial 70 entfernt wird.
  • Eine rückseitige Metallisierungsschicht 150 wird über der Rückseite der mehreren Dies 11 abgeschieden, wie in 24 gezeigt. Die rückseitige Metallisierungsschicht 150 kann eine Metallschicht wie etwa eine Aluminiumschicht oder eine Kupferschicht umfassen, wie in früheren Ausführungsformen beschrieben. Die rückseitige Metallisierungsschicht 150 kann unter Einsatz eines Sputterabscheidungsprozesses, eines Dampfabscheidungsprozesses, eines Prozesses der chemischen Dampfabscheidung, eines Plasmadampfabscheidungsprozesses, eines Damaszener- Prozesses, von Elektronplattierung, stromloser Plattierung, Kombinationen davon und anderen abgeschieden werden. Bei verschiedenen Ausführungsformen kontaktiert eine Metallschicht der rückseitigen Metallisierungsschicht 150 die dotierte Schicht 140 , wodurch ein niederohmiger ohmscher Kontakt ausgebildet wird. Bei einer Ausführungsform kann die rückseitige Metallisierungsschicht 150 als ein Silizid ausgebildet werden, indem ein Silizidausgangsmetall wie etwa Nickel, Wolfram, Kobalt, Titan, Tantal und andere über der Rückseite der mehreren Dies 11 abgeschieden wird. Die mehreren Dies 11 werden erwärmt, um eine Silizidschicht auszubilden, wonach überschüssiges Silizidausgangsmaterial entfernt werden kann.
  • Unter Bezugnahme auf 25 wird der die mehreren Dies 11 haltende Träger 100 über einem Band 120 und Rahmen 130 platziert. Wie dargestellt, kann die rückseitige Metallisierungsschicht 150 bei einer Ausführungsform das Band 120 kontaktieren. Wie als nächstes in 26 dargestellt, können der Träger 100 und der Kleber 110 entfernt werden, wie zuvor beschrieben.
  • Die 27 - 28 zeigen eine weitere Ausführungsform zum Ausbilden eines Halbleiterbauelements mit einer rückseitigen Metallisierung, wobei das Dummyfüllmaterial als ein Dummyplug ausgebildet wird.
  • Diese Ausführungsform folgt der Beschreibung der vorausgegangenen Ausführungsform, wie in 18 und 19 gezeigt. Als nächstes wird unter Bezugnahme auf 27 ein Dummyplug 75 innerhalb der Schnittgrabengebiete des Substrats 10 ausgebildet. Wie bezüglich 6 beschrieben, wird der überfüllte Abschnitt des Dummyfüllmaterials 70 entfernt, beispielsweise unter Verwendung einer zeitlich gesteuerten Ätzung zurückgeätzt.
  • Die nachfolgende Verarbeitung folgt, wie in 20 - 24 beschrieben (Anbringen an einem Träger 100 mit Kleber 110 , Dünnen des Substrats 10 , Ausbilden einer dotierten Schicht 140 , Ätzen des Dummyfüllmaterials 70 in den Schnittgrabenöffnungen 60 und Ausbilden einer rückseitigen Metallisierungsschicht 150 ), was zu der in 28 gezeigten Struktur führt. Wie bezüglich der 25 und 26 beschrieben, werden die mehreren Dies 11 über einem Band und Rahmen platziert, wonach der Träger 100 und der Kleber 110 entfernt werden.
  • Wie in verschiedenen Ausführungsformen beschrieben, kann ein Material, das ein Metall aufweist, beispielsweise ein reines Metall, eine Metalllegierung, eine Metallverbindung, ein Intermetall und andere sein, d. h. ein beliebiges Material, das Metallatome enthält. Beispielsweise kann Kupfer ein reines Kupfer oder irgendein Material mit Kupfer sein, wie etwa unter anderem eine Kupferlegierung, eine Kupferverbindung, ein Kupferintermetall, ein Kupfer umfassender Isolator und ein Kupfer umfassender Halbleiter.
  • Wenngleich die vorliegende Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung ergeben sich dem Fachmann bei Bezugnahme auf die Beschreibung. Als eine Darstellung können die in 1 - 12 , 13 - 15 , 16 - 17 , 18 - 26 und 27 - 28 beschriebenen Ausführungsformen miteinander in verschiedenen Ausführungsformen kombiniert werden. Es ist deshalb beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifikationen oder Ausführungsformen aufweisen.

Claims (21)

  1. Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: • Ausbilden von Öffnungen (60) in einem Substrat (10); • Ausbilden eines Dummyfüllmaterials (70) in den Öffnungen (60), wobei das Dummyfüllmaterial flourierter Kohlenstoff ist; • Dünnen des Substrats (10), um das Dummyfüllmaterial (70) in den Öffnungen (60) freizulegen und • Vereinzeln des Substrats (10) durch Entfernen des Dummyfüllmaterials (70) in den Öffnungen (60).
  2. Verfahren gemäß Anspruch 1, wobei das Ausbilden eines Dummyfüllmaterials (70) in den Öffnungen (60) das Füllen der Öffnungen (60) mit dem Dummyfüllmaterial (70) aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei die Öffnungen (60) in Schnittgrabengebieten des Substrats (10) ausgebildet werden.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Verfahren mehrere Dies bei einer Vorderseite auf einer gegenüberliegenden Rückseite aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, ferner aufweisend: das Anbringen des Substrats (10) an einen Träger; wobei das Verfahren vorzugsweise ferner aufweist: • Platzieren des Substrats (10) über einem Band vor dem Entfernen des Dummyfüllmaterials (70) und • Entfernen des Trägers, wobei das Dummyfüllmaterial (70) nach dem Entfernen des Trägers entfernt wird.
  6. Verfahren gemäß Anspruch 5, ferner aufweisend: • Platzieren des Substrats (10) über einem Band nach dem Entfernen des Dummyfüllmaterials (70) und • Entfernen des Trägers nach dem Platzieren des Substrats (10) über dem Band.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, ferner aufweisend: das Ausbilden einer rückseitigen Metallisierungsschicht nach dem Dünnen des Substrats (10), aber vor dem Entfernen des Dummyfüllmaterials (70).
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Dummyfüllmaterial (70) amorphen Kohlenstoff aufweist.
  9. Verfahren gemäß Anspruch 8, wobei der amorphe Kohlenstoff hydrogenisierten amorphen Kohlenstoff aufweist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Dummyfüllmaterial (70) nanostrukturierten Kohlenstoff aufweist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Dummyfüllmaterial (70) polykristallinen Kohlenstoff aufweist.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Dummyfüllmaterial (70) mindestens 90% Kohlenstoff aufweist.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, ferner aufweisend: das Ausbilden aktiver Gebiete bei einer Vorderseite des Substrats (10) und das Ausbilden einer Metallisierungsschicht über den aktiven Gebieten.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei das Entfernen des Dummyfüllmaterials (70) das Verwenden eines oxidierenden Plasmaprozesses aufweist.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, ferner aufweisend: das Ausbilden eines Dummyplugs durch Entfernen des Dummyfüllmaterials (70) über einer oberen Oberfläche des Substrats (10) vor dem Dünnen des Substrats (10).
  16. Verfahren gemäß einem der Ansprüche 1 bis 15, wobei das Ausbilden der Öffnungen (60) Folgendes aufweist: • Ausbilden einer Maskierungsschicht über dem Substrat (10) ; • Ausbilden einer Ätzmaske durch Strukturieren der Maskierungsschicht und • Ätzen des Substrats (10) unter Verwendung der Ätzmaske.
  17. Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: • Bereitstellen eines Öffnungen (60) bereitstellenden Substrats (10), wobei ein Dummyfüllmaterial (70) in den Öffnungen (60) angeordnet wird, wobei das Dummyfüllmaterial flourierter Kohlenstoff ist; • Dünnen des Substrats (10), um das Dummyfüllmaterial (70) freizulegen und • Vereinzeln des Substrats (10) durch Entfernen des Dummyfüllmaterials (70).
  18. Verfahren gemäß Anspruch 17, ferner aufweisend: das Ausbilden einer rückseitigen Metallisierungsschicht über einer Rückseite des Substrats (10) nach dem Dünnen.
  19. Verfahren gemäß einem der Ansprüche 17 bis 18, wobei die Öffnungen (60) in Schnittgrabengebieten des Substrats (10) ausgebildet werden.
  20. Verfahren gemäß einem der Ansprüche 17 bis 19, ferner aufweisend: das Ausbilden eines Dummyplugs durch Entfernen des Dummyfüllmaterials (70) über einer oberen Oberfläche des Substrats (10) vor dem Dünnen des Substrats (10).
  21. Verfahren gemäß einem der Ansprüche 17 bis 20, wobei das Dummyfüllmaterial (70) amorphen fluorierten Kohlenstoff aufweist.
DE102013104048.9A 2012-04-20 2013-04-22 Verfahren zum Ausbilden von Halbleiterbauelementen Active DE102013104048B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/452,484 2012-04-20
US13/452,484 US8748297B2 (en) 2012-04-20 2012-04-20 Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material

Publications (2)

Publication Number Publication Date
DE102013104048A1 DE102013104048A1 (de) 2013-10-24
DE102013104048B4 true DE102013104048B4 (de) 2023-07-27

Family

ID=49290297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013104048.9A Active DE102013104048B4 (de) 2012-04-20 2013-04-22 Verfahren zum Ausbilden von Halbleiterbauelementen

Country Status (3)

Country Link
US (3) US8748297B2 (de)
AU (1) AU2015202114A1 (de)
DE (1) DE102013104048B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748297B2 (en) * 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US9165831B2 (en) * 2013-06-27 2015-10-20 Globalfoundries Inc. Dice before grind with backside metal
US8916475B1 (en) * 2013-11-01 2014-12-23 United Microelectronics Corp. Patterning method
CN105706215B (zh) * 2013-11-06 2018-05-22 夏普株式会社 半导体元件的制造方法和半导体元件
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US11200997B2 (en) * 2014-02-17 2021-12-14 City Labs, Inc. Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power
US9385041B2 (en) * 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
JP5817905B1 (ja) * 2014-12-15 2015-11-18 富士ゼロックス株式会社 半導体片の製造方法
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US10741497B2 (en) 2018-02-15 2020-08-11 Globalfoundries Inc. Contact and interconnect structures
CN112151368A (zh) * 2019-06-28 2020-12-29 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
KR20230036854A (ko) * 2021-09-08 2023-03-15 삼성전자주식회사 금속층과 탄소층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 및 이를 포함하는 전자장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674355A (en) 1994-07-12 1997-10-07 International Business Machines Corp. Diamond-like carbon for use in VLSI and ULSI interconnect systems
US6255712B1 (en) 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
US20030013233A1 (en) 2001-07-13 2003-01-16 Kazutaka Shibata Semiconductor device and method for manufacturing the same
US6528732B1 (en) 1999-08-19 2003-03-04 Sony Corporation Circuit device board, semiconductor component, and method of making the same
US20080064215A1 (en) 2006-09-11 2008-03-13 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
US7399712B1 (en) 2005-10-31 2008-07-15 Novellus Systems, Inc. Method for etching organic hardmasks
US20100009518A1 (en) 2008-07-10 2010-01-14 Weng-Jin Wu Particle Free Wafer Separation

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064620A (en) * 1976-01-27 1977-12-27 Hughes Aircraft Company Ion implantation process for fabricating high frequency avalanche devices
CN1159750C (zh) 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
DE19725900C2 (de) 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6541352B2 (en) * 2001-07-27 2003-04-01 Texas Instruments Incorporated Semiconductor die with contoured bottom surface and method for making same
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
AU2003299500A1 (en) 2002-05-17 2004-06-07 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US7803717B2 (en) 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
WO2006093174A1 (ja) 2005-03-04 2006-09-08 Sumitomo Electric Industries, Ltd. 縦型窒化ガリウム半導体装置およびエピタキシャル基板
JP4275096B2 (ja) 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
US7390749B2 (en) * 2005-11-30 2008-06-24 Lam Research Corporation Self-aligned pitch reduction
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20100072579A1 (en) 2008-09-23 2010-03-25 Andreas Thies Through Substrate Conductors
US8169059B2 (en) 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US7972959B2 (en) 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
JP5246001B2 (ja) 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US8361884B2 (en) 2010-06-22 2013-01-29 Infineon Technologies Ag Plasma dicing and semiconductor devices formed thereof
US8318541B2 (en) * 2010-08-10 2012-11-27 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect in FO-WLCSP using leadframe disposed between semiconductor die
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
WO2013036376A2 (en) 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
KR20130081547A (ko) 2012-01-09 2013-07-17 한국전자통신연구원 반도체 소자 및 그 제조 방법
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674355A (en) 1994-07-12 1997-10-07 International Business Machines Corp. Diamond-like carbon for use in VLSI and ULSI interconnect systems
US6255712B1 (en) 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
US6528732B1 (en) 1999-08-19 2003-03-04 Sony Corporation Circuit device board, semiconductor component, and method of making the same
US20030013233A1 (en) 2001-07-13 2003-01-16 Kazutaka Shibata Semiconductor device and method for manufacturing the same
US7399712B1 (en) 2005-10-31 2008-07-15 Novellus Systems, Inc. Method for etching organic hardmasks
US20080064215A1 (en) 2006-09-11 2008-03-13 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
US20100009518A1 (en) 2008-07-10 2010-01-14 Weng-Jin Wu Particle Free Wafer Separation

Also Published As

Publication number Publication date
DE102013104048A1 (de) 2013-10-24
US20170194205A1 (en) 2017-07-06
US8748297B2 (en) 2014-06-10
US9741618B2 (en) 2017-08-22
US9257342B2 (en) 2016-02-09
US20130280888A1 (en) 2013-10-24
US20140235035A1 (en) 2014-08-21
AU2015202114A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102016100021B4 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102016100012B4 (de) Verfahren zur herstellung von bondstrukturen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102016100074B4 (de) Vereinzelungs- und Bondungsverfahren und damit gebildete Strukturen
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102016100258B4 (de) Verfahren zur Bildung einer Zwischenschicht für Kupferstrukturierung
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102008034693B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
DE102015107693A1 (de) Halbleiterbauelement und Verfahren
DE102018106434A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102020101520B4 (de) Halbleitervorrichtung und verfahren
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative