WO2006093174A1 - 縦型窒化ガリウム半導体装置およびエピタキシャル基板 - Google Patents

縦型窒化ガリウム半導体装置およびエピタキシャル基板 Download PDF

Info

Publication number
WO2006093174A1
WO2006093174A1 PCT/JP2006/303828 JP2006303828W WO2006093174A1 WO 2006093174 A1 WO2006093174 A1 WO 2006093174A1 JP 2006303828 W JP2006303828 W JP 2006303828W WO 2006093174 A1 WO2006093174 A1 WO 2006093174A1
Authority
WO
WIPO (PCT)
Prior art keywords
gallium nitride
substrate
epitaxial film
conductivity
film
Prior art date
Application number
PCT/JP2006/303828
Other languages
English (en)
French (fr)
Inventor
Shin Hashimoto
Makoto Kiyama
Tatsuya Tanabe
Kouhei Miura
Takashi Sakurada
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to US11/569,798 priority Critical patent/US7872285B2/en
Priority to CA002563731A priority patent/CA2563731A1/en
Priority to EP06714948A priority patent/EP1758171A4/en
Publication of WO2006093174A1 publication Critical patent/WO2006093174A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a vertical gallium nitride semiconductor device and an epitaxial substrate.
  • Patent Document 1 describes a method for growing a gallium nitride single crystal. According to this method, a method for growing a gallium nitride single crystal capable of incorporating oxygen as an n-type dopant is provided. In this method, using a seed crystal having a surface (upper surface) other than the C plane, nitriding while maintaining the surface other than the C plane while supplying a source gas containing a gallium source material, a nitrogen source material and oxygen to be doped. Oxygen is doped into the gallium nitride crystal through the surface by vapor-phase growth of the gallium crystal.
  • a seed crystal having a C-plane as a surface while supplying a source gas containing a gallium source, a nitrogen source, and oxygen to be doped, a facet other than the C-plane is generated, and the gallium nitride is maintained while maintaining the facet.
  • Oxygen is doped into the gallium nitride crystal through the facet by vapor growth of the crystal in the c-axis direction.
  • Non-Patent Document 1 describes the characteristics of a pin diode.
  • This diode consists of a gallium nitride epitaxy film (undoped, n- 3 x 10 16 cm— 3 , 3 ⁇ m) and a gallium nitride epitaxy film (Mgdoped, p—l x 10 17 cm— 3 , 0.3 ⁇ m).
  • a gallium nitride epitaxy film Moped, p—l x 10 17 cm— 3 , 0.3 ⁇ m.
  • Patent Document 1 JP 2002-373864 A
  • Non-Patent Document 1 Irokawa et al. APPLIED PHYSICS LETTERS Vol. 83 15 September 2 003pp2271-2273
  • n-type gallium nitride is formed on an n-type gallium nitride substrate. Epitaxial growth of the film. According to the inventors' experiments, it was discovered that unintended impurities such as magnesium (Mg) and iron (Fe) were accumulated near the interface of the gallium nitride substrate z-epitaxial film ( ⁇ : width of about m). did. The peak concentration of these impurities is up to about 10 17 cm 3 , and it is not easy to provide a gallium nitride film with a low carrier concentration as designed in the vicinity of the interface due to this impurity peak.
  • Mg magnesium
  • Fe iron
  • the impurities such as chromium (Cr) or manganese (Mn) reduce the carrier near the interface of the gallium nitride substrate Z epitaxial film, and make the region near the interface high resistance. . That is, what is required is to provide an epitaxial film having a low carrier concentration on an n-type gallium nitride substrate.
  • the present invention has been made in view of the above-described matters, and a vertical nitridation having a structure capable of realizing an n-type gallium nitride film having a desired low carrier concentration on an n-type gallium nitride substrate.
  • An object is to provide a gallium semiconductor device and an epitaxial substrate for the vertical gallium nitride semiconductor device.
  • a vertical gallium nitride semiconductor device is provided on (a) an n + conductivity type gallium nitride support base; and (b) on the main surface of the gallium nitride support base.
  • a gallium nitride epitaxial film having n conductivity type (c) a gate insulating film provided on the gallium nitride epitaxial film, (d) a gate electrode provided on the gate insulating film, and (e) A P conductivity type region provided in the gallium nitride epitaxial film; (f) an n conductivity type region provided in the p conductivity type region; and (g) the n conductivity type of the gallium nitride epitaxial film.
  • the concentration of donor impurities along A layered region of 1 ⁇ 10 18 cm 3 or more is provided in the surface of the gallium nitride supporting base and in the gallium nitride epitaxial film, and the donor impurity is at least one of silicon and germanium.
  • a vertical gallium nitride semiconductor device includes: (a) an n-conductivity-type gallium nitride support base; and (b) provided on a main surface of the gallium nitride support base.
  • a gallium nitride epitaxial film having n conductivity type (c) a Schottky electrode provided on the gallium nitride epitaxial film, and (d) an ohmic electrode provided on the back surface of the gallium nitride support substrate.
  • a vertical gallium nitride semiconductor device is provided on (a) an n-conductivity-type gallium nitride support base, and (b) on the main surface of the gallium nitride support base.
  • a layered region having a donor impurity concentration of 1 ⁇ 10 18 cm 3 or more along the axis facing the conductive gallium nitride epitaxial film is formed on the surface of the gallium nitride support substrate and the n conductive gallium nitride layer.
  • donor impurity is at least one of silicon and germanium.
  • the donor impurity concentration profile in the layered region is 1 ⁇ 10 18 cm 3 or more, magnesium (Mg) and iron (Fe) in the vicinity of the gallium nitride substrate / epitaxial film interface are used. ) Can reduce the decrease in carrier concentration due to impurities.
  • the gallium nitride epitaxial film has a donor concentration of 5 ⁇ 10 17 cm 3 or less, the donor impurity of the gallium nitride substrate is oxygen, or contains silicon. You can make it.
  • a depletion layer is sufficiently formed in the gallium nitride epitaxial film, and in the vicinity of the interface of the gallium nitride substrate Z epitaxial film. The decrease in career can be reduced.
  • a peak of a concentration profile of magnesium, beryllium, calcium, zinc, or cadmium is located in the layered region. According to this vertical gallium nitride semiconductor device, the decrease in carriers due to magnesium, beryllium, calcium, zinc, or cadmium acting as a p-type dopant can be reduced near the interface of the gallium nitride substrate Z epitaxial film.
  • the peak of the concentration profile of iron, titanium, cobalt, nickel, vanadium, chromium, or manganese is located in the layered region. According to this vertical gallium nitride semiconductor device, the decrease in carriers due to iron, titanium, cobalt, nickel, vanadium, chromium, or manganese acting as a lifetime killer is observed near the interface of the gallium nitride substrate Z epitaxial film. Small.
  • An epitaxial substrate includes: (a) an n-conductivity-type gallium nitride substrate; and (b) an n-conductivity-type nitride provided on the gallium nitride substrate.
  • the donor impurity is at least one of silicon and germanium.
  • An epitaxial substrate includes: (a) an n-conductivity-type gallium nitride substrate; and (b) an n-conductivity-type gallium nitride epitaxial film provided on the gallium nitride substrate.
  • a layered region having a donor impurity concentration along the axis of 1 ⁇ 10 18 cm 3 or more is provided in the surface of the gallium nitride substrate and in the gallium nitride epitaxial film, and the donor impurity includes silicon and At least one of Germanium.
  • the donor impurity concentration profile of the layered region is 1 Since X 10 18 cm 3 or more, the decrease in carrier concentration due to impurities such as magnesium (Mg) and iron (Fe) near the gallium nitride substrate / epitaxial film interface can be reduced. Therefore, an epitaxial substrate for a vertical gallium nitride semiconductor device is provided.
  • the donor concentration of the gallium nitride epitaxial film is 5 ⁇ 10 17 cm 3 or less, and the gallium nitride substrate contains oxygen or silicon as a donor impurity.
  • a depletion layer is sufficiently formed in the gallium nitride epitaxial film, and the decrease in the carrier concentration near the interface of the gallium nitride substrate Z epitaxial film can be reduced.
  • a peak of a concentration profile of magnesium, beryllium, calcium, zinc, or cadmium is located in the layered region.
  • the decrease in carrier concentration due to magnesium, beryllium, calcium, zinc, or cadmium acting as a p-type dopant can be reduced in the vicinity of the interface between the gallium nitride substrate and the Z epitaxial layer.
  • the peak of the concentration profile of iron, titanium, cobalt, nickel, vanadium, chromium, or manganese is located in the layered region.
  • the decrease in carrier concentration due to iron, titanium, conoretate, nickel, vanadium, chromium, or manganese acting as a lifetime killer is reduced in the vicinity of the gallium nitride substrate Z epitaxial film interface. it can.
  • a vertical gallium nitride semiconductor device having a structure capable of realizing an n-type gallium nitride film having a desired low carrier concentration on an n-type gallium nitride substrate. Is done.
  • the present invention also provides an epitaxial substrate for this vertical gallium nitride semiconductor device.
  • FIG. 1 is a drawing showing a Schottky diode.
  • FIG. 2 is a graph showing the magnesium (Mg) concentration in the above-mentioned epitaxy substrate by secondary ion mass spectrometry.
  • FIG. 3 is a graph showing the iron (Fe) concentration in the above-mentioned epitaxy substrate by secondary ion mass spectrometry.
  • FIG. 4 is a graph showing the donor concentration (silicon) in the layered region of the above-mentioned epitaxy substrate by secondary ion mass spectrometry.
  • FIG. 5 is a drawing showing a vertical transistor.
  • FIG. 6 is a drawing showing an epitaxial substrate.
  • FIG. 7 is a drawing showing a pn junction diode.
  • FIG. 1 is a drawing showing a Schottky diode.
  • the Schottky diode 11 includes an n + conductivity type gallium nitride support base 13, an n conductivity type gallium nitride epitaxial film 15, a Schottky electrode 17, and an ohmic electrode 19.
  • the gallium nitride epitaxial film 15 is provided on the main surface of the gallium nitride support base 13.
  • the Schottky electrode 17 is provided on the gallium nitride epitaxial film 15.
  • the ohmic electrode 19 is provided on the back surface 13 a of the gallium nitride support base 13.
  • the layered region 21 is provided in the gallium nitride support base 13 and the gallium nitride epitaxial film 15.
  • the interface between the gallium nitride support base 13 and the gallium nitride epitaxial film 15 is located in the layered region 21.
  • the donor impurity along the axis facing the gallium nitride supporting base 13 to the gallium nitride epitaxial film 15 is IX 10 18 cm 3 or more.
  • Donor impurities are silicon Or at least one of silicon and germanium.
  • the concentration profile of the donor impurity in the layered region 21 has a peak value of 1 ⁇ 10 18 cm 3 or more, magnesium (Mg) in the vicinity of the gallium nitride substrate / epitaxial film interface And decrease in carrier concentration due to impurities such as iron (Fe).
  • the donor concentration of the gallium nitride epitaxial film 15 is 5 ⁇ 10 17 cm 3 or less, and the gallium nitride support base 13 may contain oxygen as a donor impurity. Alternatively, the gallium nitride support base 13 may contain silicon as a donor impurity. According to this Schottky diode, a depletion layer is sufficiently formed in the gallium nitride epitaxial film 15, and a decrease in carrier concentration in the vicinity of the interface of the gallium nitride support base Z epitaxial film can be reduced.
  • An epitaxial substrate was manufactured according to the following procedure. Prepare gallium nitride (GaN) free-standing substrate fabricated by HVPE method. This GaN free-standing substrate has a main surface of (0001) plane, exhibits n + conductivity type, has a carrier concentration of 3 ⁇ 10 18 cm 3 , and a thickness of 400 ⁇ m. The average dislocation density in this substrate is 1 ⁇ 10 6 cm 2 or less.
  • GaN epitaxial film is grown on the main surface of this free-standing substrate by metal organic vapor phase epitaxy. The epitaxial film has an n-conductivity type, its carrier concentration is 5 ⁇ 10 15 cm 3 , and its thickness is 3.3 m.
  • n + GaN layered region containing 5 x 10 18 cm 3 of silicon (Si).
  • silicon can be added to the surface layer or the epitaxial film of the substrate.
  • a Schottky diode was fabricated according to the following procedure. After organic cleaning of this sample, an ohmic electrode was formed on the entire back surface of the GaN free-standing substrate.
  • the ohmic electrode is made of TiZAlZTiZAu (20nm / 100nm / 20nm / 3OOnm).
  • a metal laminated film was deposited by EB vapor deposition and then alloyed (600 degrees Celsius, 1 minute).
  • a Schottky electrode was formed on the surface of the epitaxial film.
  • the Schottky electrode is made of an Au film with a diameter of 200 m, for example. .
  • a metal film was deposited by resistance heating vapor deposition.
  • sample pretreatment for example, at room temperature for 1 minute
  • FIG. 2 is a graph showing the magnesium (Mg) concentration in the above-mentioned epitaxial substrate by secondary ion mass spectrometry.
  • the peak of the concentration curve C is the gallium nitride substrate
  • the peak concentration is 1 ⁇ 10 16 cm 3 or less.
  • FIG. 3 is a graph showing the iron (Fe) concentration in the above-mentioned epitaxial substrate by secondary ion mass spectrometry.
  • the peak of the concentration curve C is the gallium nitride substrate / epitaxial film boundary.
  • the peak concentration is 1 ⁇ 10 17 cm 3 or less.
  • FIG. 4 is a graph showing the donor concentration (silicon) in the layered region of the above-mentioned epitaxial substrate by secondary ion mass spectrometry.
  • the peak of the concentration curve C is the gallium nitride substrate
  • the carrier concentration is reduced by impurities such as magnesium (Mg) and iron (Fe) near the gallium nitride substrate / epitaxial film interface. Can be small.
  • the thickness of the layered region is larger than the above impurity distribution width, but is, for example, 1 ⁇ m or less.
  • magnesium (Mg) and iron (Fe) beryllium (Be), calcium (Ca), zinc (Zn), cadmium (Cd), titanium (Ti), cobalt (Co), nickel (Ni ), Vanadium (V), chromium (Cr), certain! /, Manganese (Mn) V, and the decrease in carrier concentration due to impurities.
  • FIG. 5 shows a vertical transistor.
  • the vertical transistor 41 includes an n + conductivity type gallium nitride support base 43, an n-conductivity type gallium nitride epitaxial film 45, a gate electrode 47, a p conductivity type region 49, an n conductivity type region 51, A source electrode 53 and a drain electrode 55 are provided.
  • the gallium nitride epitaxial film 45 is provided on the main surface of the gallium nitride support base 43.
  • the gate electrode 47 is provided on the gallium nitride epitaxial film 45. Under the gate electrode 47, an extension 49b of the p conductivity type region 49 is provided.
  • the p conductivity type region 49 is provided in the gallium nitride epitaxial film 45.
  • the n conductivity type region 51 is provided in the p conductivity type region 49.
  • Source electrode 53 is gallium nitride epitaxy It is provided on the n conductivity type region 51 in the barrier film 45.
  • the drain electrode 55 is provided on the back surface 43 a of the gallium nitride support base 43.
  • a gate insulating film 59 is provided between the gallium nitride epitaxial film 45 and the gate electrode 47.
  • a silicon oxide film, a silicon oxynitride film, a silicon nitride film, alumina, aluminum nitride, AlGaN, or the like can be used.
  • a layered region 57 is provided in the gallium nitride support base 43 and the gallium nitride epitaxial film 45.
  • the interface between the gallium nitride support base 43 and the gallium nitride epitaxial film 45 is located in the layered region 57.
  • the donor impurity along the directional axis from the gallium nitride support substrate 43 to the gallium nitride epitaxial film 45 is 1 ⁇ 10 18 cm ⁇ 3 or more.
  • the donor impurity is at least one of silicon and germanium.
  • magnesium (Mg) in the vicinity of the gallium nitride supporting substrate / epitaxial film interface the decrease in carrier due to impurities such as iron (Fe) can be reduced.
  • impurities such as iron (Fe)
  • the decrease in carrier concentration can be reduced.
  • the gallium nitride vertical devices 11 and 41 include the low-concentration homoepitaxial films 15 and 45 on the gallium nitride substrates 13 and 43.
  • impurities such as magnesium and iron are likely to accumulate near the interface between the gallium nitride substrate and the homoepitaxial film, it is difficult to control the carrier concentration near the low concentration interface. Therefore, by utilizing a relatively high concentration layered region provided in the vicinity of the interface, the influence of the above impurities is reduced and the carrier concentration in the epitaxial film separated from the interface force is maintained at a desired low concentration. Can do. Except for the electrical influence due to the influence of the above impurities, the forward resistance or on-resistance of the gallium nitride vertical devices 11 and 41 can be reduced and the reverse breakdown voltage can be improved.
  • FIG. 6 is a drawing showing an epitaxial substrate.
  • the epitaxial substrate 61 is manufactured as follows.
  • the epitaxial substrate 61 includes an n + conductivity type gallium nitride substrate 63 and an n ⁇ conductivity type gallium nitride epitaxial film 65.
  • the gallium nitride epitaxial film 65 is provided on the gallium nitride substrate 63.
  • a layered region 67 is provided in the gallium nitride substrate 63 and the gallium nitride epitaxial film 65.
  • the interface between the gallium nitride substrate 43 and the gallium nitride epitaxial film 65 is located in the layered region 67.
  • the donor impurity along the direction axis from the gallium nitride substrate 63 to the gallium nitride epitaxial film 65 has a peak value of 1 ⁇ 10 18 cm 3 or more.
  • the donor impurity is at least one of silicon and germanium.
  • magnesium near the gallium nitride substrate / epitaxial film interface (The decrease in carrier concentration due to impurities such as Mg) and iron (Fe) can be reduced.
  • impurities such as Mg
  • beryllium (Be) calcium (Ca), zinc (Zn), cadmium (Cd), titanium (Ti), cobalt (Co), nickel (Ni)
  • the decrease in carrier concentration due to impurities such as vanadium (V), chromium (Cr), or manganese (Mn) can also be reduced.
  • the donor concentration of the gallium nitride epitaxial film 65 is 5 ⁇ 10 17 cm 3 or less, and the donor impurity of the gallium nitride substrate 63 may contain oxygen. Alternatively, the donor impurity of the gallium nitride substrate 63 may include silicon. According to this epitaxial substrate 61, a sufficient depletion layer is formed in the gallium nitride epitaxial film 65, and the decrease in carrier concentration near the interface of the gallium nitride substrate Z epitaxial film can be reduced. Is suitable for a high breakdown voltage gallium nitride vertical semiconductor device.
  • FIG. 7 is a drawing showing a pn junction diode.
  • the pn junction diode 71 includes an n-conductivity-type gallium nitride support base 13, a p-conductivity-type gallium nitride epitaxy film 73, an n-conductivity-type gallium nitride epitaxy film 75, a first ohmic electrode 77, And a second ohmic electrode 79.
  • n-conductivity-type gallium nitride epitaxial film 75 is a gallium nitride support base 1 3 are provided on the main surface.
  • the p-conductivity-type gallium nitride epitaxial film 73 is provided on the n-conductivity-type gallium nitride epitaxial film 75.
  • the first ohmic electrode 77 is provided on the p-conductivity type gallium nitride epitaxial film 73.
  • the second ohmic electrode 79 is provided on the back surface 13 a of the gallium nitride support base 13.
  • the p-conductivity-type gallium nitride epitaxial film 73 and the n-conductivity-type gallium nitride epitaxial film 75 form a pn junction 76.
  • the layered region 81 having a donor impurity concentration of 1 ⁇ 10 18 cm 3 or more along the direction axis is formed on the surface of the gallium nitride support substrate 13 and the n conductivity type. It is provided in the gallium nitride epitaxial film 75.
  • the donor impurity is at least one of silicon and germanium.
  • the donor impurity concentration profile in the layered region 81 is 1 x 10 18 cm 3 or more, magnesium (Mg) in the vicinity of the gallium nitride supporting substrate / epitaxial film interface, The decrease in carrier concentration due to impurities such as iron (Fe) can be reduced. Further, the donor concentration of the gallium nitride epitaxial film 75 may be 5 ⁇ 10 17 cm 3 or less.
  • An epitaxial substrate was produced according to the following procedure. Prepare a gallium nitride (GaN) free-standing substrate fabricated using the HVPE method.
  • This GaN substrate has a principal surface with a plane orientation (0001).
  • the GaN substrate shows n + conductivity type, its carrier concentration is 3 x 10 18 cm- 3 , and its thickness is 400 micrometers.
  • the average dislocation density in this substrate is 1 ⁇ 10 6 cm 2 or less.
  • a GaN epitaxial film is grown on the main surface of this free-standing substrate by metal organic vapor phase epitaxy.
  • the epitaxial film has n conductivity, its carrier concentration is 5 ⁇ 10 15 cm ⁇ 3 , and its thickness is 10 ⁇ m.
  • a first P-conductivity-type gallium nitride-based epitaxial film is provided on the GaN epitaxial film.
  • the first p-conductivity-type gallium nitride-based epitaxial film has a magnesium concentration of 1 ⁇ 10 18 cm “ 3 and a thickness of 0.5 micrometer.
  • the second p-conductivity-type gallium nitride-based film A second p-conductivity-type gallium nitride-based epitaxial film is provided on the epitaxial film, and the second p-conductivity-type gallium nitride-based epitaxial film has a magnesium concentration. It has 5 X 10 19 cm— 3 and a thickness of 0.05 micrometer.
  • n + GaN layered region containing 5 x 10 18 cm— 3 or more silicon.
  • silicon can be added to the surface of the substrate or the epitaxial film.
  • Peaks of Mg and Fe were detected near the interface between the epitaxial layer and the substrate by the SIMS method.
  • Peak concentration of magnesium is at 1 X 10 16 cm 3 or less
  • a peak concentration of iron was 1 X 10 1 7 cm 3 or less.
  • the effect of carrier compensation by magnesium, iron, etc. in the vicinity of the interface can be suppressed, so the on-resistance of the pn diode as described above can be reduced, and the forward rise voltage can be reduced.
  • the breakdown voltage can be improved.
  • the gallium nitride vertical device such as the gallium nitride pn junction diode 71 includes the homoepitaxial film 75 having a low concentration on the gallium nitride substrate 13.
  • impurities such as magnesium and iron are likely to collect near the interface between the gallium nitride substrate and the homoepitaxial film, it is difficult to control the carrier concentration near the low concentration interface. Therefore, by using a relatively high-concentration layered region provided near the interface, it is possible to reduce the influence of the above-mentioned impurities and to maintain the carrier concentration in the epitaxial film separated from the interface force at a desired low concentration. .
  • the forward resistance or on-resistance of the gallium nitride pn junction diode 71 can be reduced and the reverse breakdown voltage can be improved.
  • the principles of the invention have been illustrated and described in preferred embodiments, the invention is not limited thereto. It will be appreciated by those skilled in the art that changes may be made in arrangement and detail without departing from such principles.
  • the present invention is not limited to the specific configuration disclosed in the present embodiment.
  • the n-type donor impurity can be added during the growth, but it may be present in the substrate (surface and Z or inside) prior to the epitaxial growth. We therefore claim all modifications and changes that come within the scope of the claims and the spirit thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　所望の低キャリア濃度を有するｎ-型窒化ガリウム膜をｎ型窒化ガリウム基板上に実現できる構造を有する縦型窒化ガリウム半導体装置のためのエピタキシャル基板を提供する。 　窒化ガリウムエピタキシャル膜６５は、窒化ガリウム基板６３上に設けられている。層状領域６７が、窒化ガリウム基板６３および窒化ガリウムエピタキシャル膜６５内に設けられている。窒化ガリウム基板４３および窒化ガリウムエピタキシャル膜６５の界面は層状領域６７内に位置している。層状領域６７では、窒化ガリウム基板６３から窒化ガリウムエピタキシャル膜６５へ向かう軸に沿ったドナー不純物が１×１０１８ｃｍ-３以上のピーク値である。ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである。

Description

明 細 書
縦型窒化ガリウム半導体装置およびェピタキシャル基板
技術分野
[0001] 本発明は、縦型窒化ガリウム半導体装置およびェピタキシャル基板に関する。
背景技術
[0002] 特許文献 1には、窒化ガリウム単結晶の成長方法が記載されている。この方法によ れば、酸素を n型ドーパントとして取り込むことができる窒化ガリウム単結晶の成長方 法が提供される。この方法では、 C面以外の面を表面（上面）〖こもつ種結晶を用いて 、ガリウム原料と窒素原料とドーピングすべき酸素を含む原料ガスを供給しながら C 面以外の表面を保ちつつ窒化ガリウム結晶を気相成長させることにより当該表面を 通して窒化ガリウム結晶中に酸素をドーピングする。または、 C面を表面にもつ種結 晶を使って、ガリウム原料と窒素原料とドーピングすべき酸素を含む原料ガスを供給 しながら C面以外のファセット面を発生させ当該ファセット面を保ちつつ窒化ガリウム 結晶を c軸方向に気相成長させることによりファセット面を通して窒化ガリウム結晶中 に酸素をドーピングする。
[0003] 非特許文献 1には、 pinダイオードの特性が記載されて 、る。このダイオードは、窒 化ガリウムェピタキシャル膜 (undoped、 n〜3 X 1016cm— 3、 3マイクロメートル）および 窒化ガリウムェピタキシャル膜（Mgdoped、 p〜l X 1017cm— 3、 0. 3マイクロメートル） を窒化ガリウム自立基板上に有機金属気相成長法により作製すると共に、窒化ガリウ ム自立基板の裏面上に n型のためのォーミック電極、ェピタキシャル膜の表面に p型 のためのォーミック電極を作製した。
特許文献 1：特開 2002-373864号公報
非特許文献 1 : Irokawa et al. APPLIED PHYSICS LETTERS Vol. 83 15 September 2 003pp2271-2273
発明の開示
発明が解決しょうとする課題
[0004] 窒化ガリウム系縦型電子デバイスでは、 n型窒化ガリウム基板上に n型窒化ガリウム 膜をェピタキシャル成長する。発明者らの実験によれば、窒化ガリウム基板 zェピタ キシャル膜界面付近 (〜： m程度の幅）には、マグネシウム (Mg)、鉄 (Fe)などの 意図しない不純物がたまっていることを発見した。これらの不純物のピーク濃度は 10 17cm 3程度にまでになり、この不純物ピークのため、設計通りの低キャリア濃度を有 する窒化ガリウム膜を界面付近領域に設けることは容易ではな 、。マグネシウム (Mg )、ベリリウム (Be)、カルシウム (Ca)、亜鉛 (Zn)、カドミウム (Cd)、鉄 (Fe)、チタン (T i)、コバルト（Co)、ニッケル (Ni)、バナジウム（V)、クロム（Cr)、あるいはマンガン（M n)のと 、つた不純物は、窒化ガリウム基板 Zェピタキシャル膜界面付近にぉ 、てキヤ リアを低下させ、界面付近の領域を高抵抗ィ匕してしまう。すなわち、求められているこ とは、低キャリア濃度のェピタキシャル膜を n型窒化ガリウム基板上に設けることであ る。
[0005] 本発明は、上記の事項を鑑みて為されたものであり、所望の低キャリア濃度を有す る n型窒化ガリウム膜を n型窒化ガリウム基板上に実現できる構造を有する縦型窒化 ガリウム半導体装置およびこの縦型窒化ガリウム半導体装置のためのェピタキシャル 基板を提供することを目的として!ヽる。
課題を解決するための手段
[0006] 本発明の一側面に係る縦型窒化ガリウム半導体装置は、（a) n+導電型の窒化ガリ ゥム支持基体と、 (b)前記窒化ガリウム支持基体の主面上に設けられており n導電型 を有する窒化ガリウムェピタキシャル膜と、（c)前記窒化ガリウムェピタキシャル膜上 に設けられたゲート絶縁膜と、（d)前記ゲート絶縁膜上に設けられたゲート電極と、 (e )前記窒化ガリウムェピタキシャル膜内に設けられた P導電型領域と、（f)前記 p導電 型領域内に設けられた n導電型領域と、（g)前記窒化ガリウムェピタキシャル膜の前 記 n導電型領域上に設けられたソース電極と、 (h)前記窒化ガリウム支持基体の裏面 上に設けられたドレイン電極とを備え、前記窒化ガリウム支持基体から前記窒化ガリ ゥムェピタキシャル膜へ向力 軸に沿ったドナー不純物の濃度が 1 X 1018cm 3以上 である層状領域が、前記窒化ガリウム支持基体の表面および前記窒化ガリウムェピタ キシャル膜内に設けられており、前記ドナー不純物は、シリコンおよびゲルマニウム の少なくとも 、ずれかである。 [0007] 本発明の別の側面に係る縦型窒化ガリウム半導体装置は、（a) n導電型の窒化ガリ ゥム支持基体と、 (b)前記窒化ガリウム支持基体の主面上に設けられており n導電型 を有する窒化ガリウムェピタキシャル膜と、（c)前記窒化ガリウムェピタキシャル膜上 に設けられたショットキ電極と、 (d)前記窒化ガリウム支持基体の裏面上に設けられた ォーミック電極とを備え、前記窒化ガリウム支持基体から前記窒化ガリウムェピタキシ ャル膜へ向力 軸に沿ったドナー不純物の濃度が 1 X 1018cm 3以上である層状領域 力 前記窒化ガリウム支持基体の表面および前記窒化ガリウムェピタキシャル膜内に 設けられており、前記ドナー不純物はシリコンおよびゲルマニウムの少なくともいずれ かである。
[0008] 本発明の更なる別の側面に係る縦型窒化ガリウム半導体装置は、（a) n導電型の窒 化ガリウム支持基体と、 (b)前記窒化ガリウム支持基体の主面上に設けられており n 導電型窒化ガリウムェピタキシャル膜と、（c)前記 n導電型窒化ガリウムェピタキシャ ル膜上に設けられており p導電型窒化ガリウムェピタキシャル膜と、 (d)前記 p導電型 窒化ガリウムェピタキシャル膜上に設けられた第 1のォーミック電極と、 (e)前記窒化 ガリウム支持基体の裏面上に設けられた第 2のォーミック電極とを備え、前記窒化ガリ ゥム支持基体力 前記 n導電型窒化ガリウムェピタキシャル膜へ向力う軸に沿ったド ナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化ガリウム支持基 体の表面および前記 n導電型窒化ガリウムェピタキシャル膜内に設けられており、前 記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである。
上記の縦型窒化ガリウム半導体装置によれば、層状領域のドナー不純物濃度プロ ファイルが 1 X 1018cm 3以上であるので、窒化ガリウム基板/ェピタキシャル膜界面 付近におけるマグネシウム (Mg)、鉄 (Fe)といった不純物によるキャリア濃度の低下 を小さくできる。
[0009] 本発明に係る縦型窒化ガリウム半導体装置では、前記窒化ガリウムェピタキシャル 膜のドナー濃度は 5 X 1017cm 3以下であり、前記窒化ガリウム基板のドナー不純物 は酸素ある 、はシリコンを含むようにしてもょ 、。
[0010] この縦型窒化ガリウム半導体装置によれば、窒化ガリウムェピタキシャル膜内に空 乏層が十分に形成されると共に、窒化ガリウム基板 Zェピタキシャル膜界面付近に おけるキャリアの低下も小さくできる。
[0011] 本発明に係る縦型窒化ガリウム半導体装置では、前記層状領域内にはマグネシゥ ム、ベリリウム、カルシウム、亜鉛、あるいはカドミウムの濃度のプロファイルのピークが 位置する。この縦型窒化ガリウム半導体装置によれば、 p型ドーパントとして作用する マグネシウム、ベリリウム、カルシウム、亜鉛、あるいはカドミウムに起因するキャリアの 低下を窒化ガリウム基板 Zェピタキシャル膜界面付近において小さくできる。
[0012] 本発明に係る縦型窒化ガリウム半導体装置では、前記層状領域内には鉄、チタン 、コバルト、ニッケル、バナジウム、クロム、あるいはマンガンの濃度のプロファイルの ピークが位置する。この縦型窒化ガリウム半導体装置によれば、ライフタイムキラーと して作用する鉄、チタン、コバルト、ニッケル、バナジウム、クロム、あるいはマンガンに 起因するキャリアの低下を窒化ガリウム基板 Zェピタキシャル膜界面付近において小 さくでさる。
[0013] 本発明の更なる別の側面に係るェピタキシャル基板は、（a) n導電型の窒化ガリウ ム基板と、 (b)前記窒化ガリウム基板上に設けられており n導電型を有する窒化ガリ ゥムェピタキシャル膜とを備え、前記窒化ガリウム基板力 前記窒化ガリウムェピタキ シャル膜へ向力 軸に沿ったドナー不純物の濃度が 1 X 1018cm 3以上である層状領 域が、前記窒化ガリウム基板の表面および前記窒化ガリウムェピタキシャル膜内に設 けられており、前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれ かである。
本発明の更なる別の側面に係るェピタキシャル基板は、（a) n導電型の窒化ガリウ ム基板と、 (b)前記窒化ガリウム基板上に設けられており n—導電型窒化ガリウムェピタ キシャル膜と、（c)前記 n—導電型窒化ガリウムェピタキシャル膜上に設けられており p 導電型窒化ガリウムェピタキシャル膜とを備え、前記窒化ガリウム基板力 前記 導 電型窒化ガリウムェピタキシャル膜へ向力う軸に沿ったドナー不純物の濃度が 1 X 1 018cm 3以上である層状領域が、前記窒化ガリウム基板の表面および前記窒化ガリウ ムェピタキシャル膜内に設けられており、前記ドナー不純物は、シリコンおよびゲルマ 二ゥムの少なくともいずれかである。
[0014] このェピタキシャル基板によれば、層状領域のドナー不純物濃度プロファイルが 1 X 1018cm 3以上であるので、窒化ガリウム基板/ェピタキシャル膜界面付近におけ るマグネシウム (Mg)、鉄 (Fe)といった不純物によるキャリア濃度の低下を小さくでき る。したがって、縦型窒化ガリウム半導体装置のためのェピタキシャル基板が提供さ れる。
[0015] 本発明に係るェピタキシャル基板では、前記窒化ガリウムェピタキシャル膜のドナ 一濃度は 5 X 1017cm 3以下であり、前記窒化ガリウム基板はドナー不純物として酸 素あるいはシリコンを含む。
[0016] このェピタキシャル基板によれば、窒化ガリウムェピタキシャル膜内に空乏層が十 分に形成されると共に、窒化ガリウム基板 Zェピタキシャル膜界面付近におけるキヤ リア濃度の低下も小さくできる。
[0017] 本発明に係るェピタキシャル基板では、前記層状領域内にはマグネシウム、ベリリウ ム、カルシウム、亜鉛、あるいはカドミウムの濃度のプロファイルのピークが位置する。 このェピタキシャル基板によれば、 p型ドーパントとして作用するマグネシウム、ベリリ ゥム、カルシウム、亜鉛、あるいはカドミウムに起因するキャリア濃度の低下を窒化ガリ ゥム基板 Zェピタキシャル膜界面付近において小さくできる。
[0018] 本発明に係るェピタキシャル基板では、前記層状領域内には鉄、チタン、コバルト、 ニッケル、バナジウム、クロム、あるいはマンガンの濃度のプロファイルのピークが位 置する。このェピタキシャル基板によれば、ライフタイムキラーとして作用する鉄、チタ ン、コノ レト、ニッケル、バナジウム、クロム、あるいはマンガンに起因するキャリア濃 度の低下を窒化ガリウム基板 Zェピタキシャル膜界面付近において小さくできる。
[0019] 本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して 進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らか になる。
発明の効果
[0020] 以上説明したように、本発明によれば、所望の低キャリア濃度を有する n型窒化ガリ ゥム膜を n型窒化ガリウム基板上に実現できる構造を有する縦型窒化ガリウム半導体 装置が提供される。また、本発明によれば、この縦型窒化ガリウム半導体装置のため のェピタキシャル基板が提供される。 図面の簡単な説明
[0021] [図 1]図 1は、ショットキダイオードを示す図面である。
[図 2]図 2は、二次イオン質量分析法により上記のェピタキシャル基板中のマグネシゥ ム（Mg)濃度を示すグラフである。
[図 3]図 3は、二次イオン質量分析法により上記のェピタキシャル基板中の鉄 (Fe)濃 度を示すグラフである。
[図 4]図 4は、二次イオン質量分析法により上記のェピタキシャル基板の層状領域中 のドナー濃度 (シリコン)を示すグラフである。
[図 5]図 5は、縦型トランジスタを示す図面である。
[図 6]図 6は、ェピタキシャル基板を示す図面である。
[図 7]図 7は、 pn接合ダイオードを示す図面である。
符号の説明
[0022] 11 ショットキダイオード
13 n導電型窒化ガリウム支持基体
15 n導電型窒化ガリゥムェピタキシャル膜
17 ショットキ電極
19 ォーミック電極
17 ショットキ電極
19 ォーミック電極
21 層状領域
41 縦型トランジスタ
43 n導電型窒化ガリウム支持基体
45 n導電型窒化ガリゥムェピタキシャル膜
47 ゲート電極
49 P導電型領域
51 n導電型領域
53 ソース電極
55 ドレイン電極 57 層状領域
59 絶縁膜
61 ェピタキシャル基板
63 n導電型窒化ガリウム基板
65 n_導電型窒化ガリゥムェピタキシャル膜
67 層状領域
71 ρη接合ダイオード
73 p導電型窒化ガリウムェピタキシャル膜
75 n導電型窒化ガリゥムェピタキシャル膜
77 第 1のォーミック電極
79 第 2のォーミック電極
76 pn接合
発明を実施するための最良の形態
[0023] 本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考 慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発 明の縦型窒化ガリウム半導体装置およびェピタキシャル基板に係る実施の形態を説 明する。可能な場合には、同一の部分には同一の符号を付する。
[0024] (第 1の実施の形態）
図 1は、ショットキダイオードを示す図面である。ショットキダイオード 11は、 n+導電型 の窒化ガリウム支持基体 13と、 n導電型の窒化ガリウムェピタキシャル膜 15と、ショッ トキ電極 17と、ォーミック電極 19とを備える。窒化ガリウムェピタキシャル膜 15は、窒 化ガリウム支持基体 13の主面上に設けられている。ショットキ電極 17は、窒化ガリウ ムェピタキシャル膜 15上に設けられている。ォーミック電極 19は、窒化ガリウム支持 基体 13の裏面 13a上に設けられている。層状領域 21は、窒化ガリウム支持基体 13 および窒化ガリウムェピタキシャル膜 15内に設けられている。窒化ガリウム支持基体 13および窒化ガリウムェピタキシャル膜 15の界面は層状領域 21内に位置している。 層状領域 21では、窒化ガリウム支持基体 13から窒化ガリウムェピタキシャル膜 15へ 向力う軸に沿ったドナー不純物が I X 1018cm 3以上である。ドナー不純物は、シリコ ンおよびゲルマニウムの少なくとも 、ずれかである。
[0025] このショットキダイオード 11によれば、層状領域 21のドナー不純物の濃度プロフアイ ルが 1 X 1018cm 3以上のピーク値であるので、窒化ガリウム基板/ェピタキシャル膜 界面付近におけるマグネシウム（Mg)、鉄 (Fe)といった不純物によるキャリア濃度の 低下を小さくできる。
[0026] 窒化ガリウムェピタキシャル膜 15のドナー濃度は 5 X 1017cm 3以下であり、窒化ガ リウム支持基体 13はドナー不純物として酸素を含むようにしてもよい。或いは、窒化 ガリウム支持基体 13はドナー不純物としてシリコンを含むようにしてもよい。このショッ トキダイオードによれば、窒化ガリウムェピタキシャル膜 15内に空乏層が十分に形成 されると共に、窒化ガリウム支持基体 Zェピタキシャル膜界面付近におけるキャリア 濃度の低下も小さくできる。 実施例 1
[0027] 以下の手順に従って、ェピタキシャル基板を作製した。 HVPE法で作製された窒化 ガリウム (GaN)自立基板を準備する。この GaN自立基板は、（0001)面の主面をゆ うしており、 n+導電型を示しており、そのキャリア濃度は 3 X 1018cm 3であり、厚さは 4 00 μ mである。この基板中の平均転位密度は 1 X 106cm 2以下である。この自立基 板の主面上に有機金属気相成長法により GaNェピタキシャル膜を成長する。ェピタ キシャル膜は、 n—導電型を有しており、そのキャリア濃度は 5 X 1015cm 3であり、厚さ は 3. 3 mである。 GaN自立基板および GaNェピタキシャル膜の界面には、 5 X 10 18cm 3のシリコン (Si)を含む n+GaN層状領域がある。層状領域を形成するために、 基板の表層或いはェピタキシャル膜中にシリコンを添加することができる。
[0028] 次!、で、このェピタキシャル基板を用いて、以下の手順に従ってショットキダイォー ドを作製した。この試料を有機洗浄した後に、 GaN自立基板の裏面全面にォーミック 電極を形成した。ォーミック電極は TiZAlZTiZAu (20nm/100nm/20nm/3 OOnm)からなる。ォーミック電極の形成には、 EB蒸着法により金属積層膜を堆積し た後に、合金化処理 (摂氏 600度、 1分間）を行った。また、ェピタキシャル膜の表面 にショットキ電極を形成した。ショットキ電極は、例えば直径 200 mの Au膜からなる 。ショットキ電極の形成には、抵抗加熱蒸着法により金属膜を堆積した。ショットキ電 極およびォーミック電極とも、蒸着に先だって、 HC1水溶液（半導体用塩酸:純水 = 1 : 1)を用いて、試料の前処理 (例えば、室温で 1分間）を行った。
[0029] 図 2は、二次イオン質量分析法により上記のェピタキシャル基板中のマグネシウム（ Mg)濃度を示すグラフである。濃度曲線 C のピークは、窒化ガリウム基板
Mg Zェピタ キシャル膜界面付近に位置する。ピーク濃度は、 1 X 1016cm 3以下である。
[0030] 図 3は、二次イオン質量分析法により上記のェピタキシャル基板中の鉄 (Fe)濃度を 示すグラフである。濃度曲線 C のピークは、窒化ガリウム基板/ェピタキシャル膜界
Fe
面付近に位置する。ピーク濃度は、 1 X 1017cm 3以下である。
[0031] 図 4は、二次イオン質量分析法により上記のェピタキシャル基板の層状領域中のド ナー濃度 (シリコン)を示すグラフである。濃度曲線 C のピークは、窒化ガリウム基板
Si
Zェピタキシャル膜界面付近に位置する。層状領域のドナー不純物濃度プロフアイ ルが 1 X 1018cm 3以上のピーク値であるので、窒化ガリウム基板/ェピタキシャル膜 界面付近におけるマグネシウム（Mg)、鉄 (Fe)といった不純物によるキャリア濃度の 低下を小さくできる。層状領域の厚さは、上記の不純物の分布の幅より大きいが、例 えば 1 μ m以下の厚みである。また、マグネシウム（Mg)、鉄 (Fe)に限られず、ベリリ ゥム（Be)、カルシウム（Ca)、亜鉛（Zn)、カドミウム（Cd)、チタン (Ti)、コバルト（Co) 、ニッケル (Ni)、バナジウム（V)、クロム（Cr)、ある!/、はマンガン（Mn) V、つた不純物 によるキャリア濃度の低下も小さくできる。
[0032] (第 2の実施の形態）
図 5は、縦型トランジスタを示す図面である。縦型トランジスタ 41は、 n+導電型の窒化 ガリウム支持基体 43と、 n—導電型の窒化ガリウムェピタキシャル膜 45と、ゲート電極 4 7と、 p導電型領域 49と、 n導電型領域 51と、ソース電極 53と、ドレイン電極 55とを備 える。窒化ガリウムェピタキシャル膜 45は、窒化ガリウム支持基体 43の主面上に設け られている。ゲート電極 47は、窒化ガリウムェピタキシャル膜 45上に設けられている。 ゲート電極 47の下には、 p導電型領域 49の延長部 49bが設けられている。 p導電型 領域 49は、窒化ガリウムェピタキシャル膜 45内に設けられている。 n導電型領域 51 は、 p導電型領域内 49に設けられている。ソース電極 53は、窒化ガリウムェピタキシ ャル膜 45内の n導電型領域 51上に設けられている。ドレイン電極 55は、窒化ガリウ ム支持基体 43の裏面 43a上に設けられている。ゲート絶縁膜 59が窒化ガリウムェピ タキシャル膜 45とゲート電極 47との間に設けられている。ゲート絶縁膜 59の材料とし ては、シリコン酸ィ匕膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ、窒化アルミ-ゥ ム、 AlGaN等を用いることができる。
[0033] 層状領域 57が、窒化ガリウム支持基体 43および窒化ガリウムェピタキシャル膜 45 内に設けられている。窒化ガリウム支持基体 43および窒化ガリウムェピタキシャル膜 45の界面は層状領域 57内に位置している。層状領域 57では、窒化ガリウム支持基 体 43から窒化ガリウムェピタキシャル膜 45へ向力 軸に沿ったドナー不純物が 1 X 1 018cm— 3以上である。ドナー不純物は、シリコンおよびゲルマニウムの少なくともいず れかである。
[0034] この縦型トランジスタ 41によれば、層状領域 57のドナー不純物の濃度プロファイル が I X 1018cm 3以上のピーク値であるので、窒化ガリウム支持基体/ェピタキシャル 膜界面付近におけるマグネシウム（Mg)、鉄 (Fe)といった不純物によるキャリアの低 下を小さくできる。また、マグネシウム (Mg)、鉄 (Fe)に限られず、ベリリウム (Be)、力 ルシゥム（Ca)、亜鉛（Zn)、カドミウム（Cd)、チタン (Ti)、コバルト（Co)、ニッケル（N i)、バナジウム (V)、クロム（Cr)、あるいはマンガン（Mn)いった不純物によるキャリア 濃度の低下も小さくできる。
[0035] 以上説明したように、窒化ガリウム系縦型デバイス 11、 41は、窒化ガリウム基板 13、 43上に低濃度のホモェピタキシャル膜 15, 45を含んでいる。ところが、窒化ガリウム 基板とホモェピタキシャル膜との界面付近にはマグネシウムおよび鉄などの不純物が たまりやすいので、低濃度の界面付近においてキャリア濃度制御は困難である。そこ で界面付近に設けられた比較的高濃度の層状領域を利用して、上記の不純物の影 響を低減すると共に、界面力 離れたェピタキシャル膜におけるキャリア濃度を所望 の低濃度に維持することができる。上記の不純物の影響に起因する電気的な影響を 除き、窒化ガリウム系縦型デバイス 11、 41の順方向の抵抗或いはオン抵抗を低減す ると共に、逆方向耐圧を向上できる。
[0036] (第 3の実施の形態） 図 6は、ェピタキシャル基板を示す図面である。ェピタキシャル基板 61は、次のように 作製される。ェピタキシャル基板 61は、 n+導電型の窒化ガリウム基板 63と、 n—導電 型の窒化ガリゥムェピタキシャル膜と 65を備える。窒化ガリゥムェピタキシャル膜 65は 、窒化ガリウム基板 63上に設けられている。層状領域 67が、窒化ガリウム基板 63お よび窒化ガリウムェピタキシャル膜 65内に設けられている。窒化ガリウム基板 43およ び窒化ガリウムェピタキシャル膜 65の界面は層状領域 67内に位置している。層状領 域 67では、窒化ガリウム基板 63から窒化ガリウムェピタキシャル膜 65へ向力 軸に 沿ったドナー不純物が 1 X 1018cm 3以上のピーク値である。ドナー不純物は、シリコ ンおよびゲルマニウムの少なくとも 、ずれかである。
[0037] このェピタキシャル基板 61によれば、層状領域 67のドナー不純物の濃度プロファ ィルが 1 X 1018cm 3以上のピーク値であるので、窒化ガリウム基板/ェピタキシャル 膜界面付近におけるマグネシウム (Mg)、鉄 (Fe)といった不純物によるキャリア濃度 の低下を小さくできる。また、マグネシウム (Mg)、鉄 (Fe)に限られず、ベリリウム (Be )、カルシウム（Ca)、亜鉛（Zn)、カドミウム（Cd)、チタン (Ti)、コバルト（Co)、ニッケ ル（Ni)、バナジウム（V)、クロム（Cr)、あるいはマンガン（Mn)いった不純物によるキ ャリア濃度の低下も小さくできる。
[0038] 窒化ガリウムェピタキシャル膜 65のドナー濃度は 5 X 1017cm 3以下であり、窒化ガ リウム基板 63のドナー不純物は酸素を含むようにしてもよい。或いは、窒化ガリウム基 板 63のドナー不純物はシリコンを含むようにしてもよい。このェピタキシャル基板 61 によれば、窒化ガリウムェピタキシャル膜 65内に空乏層が十分に形成されると共に、 窒化ガリウム基板 Zェピタキシャル膜界面付近におけるキャリア濃度の低下も小さく できるので、ェピタキシャル基板 61は、高耐圧の窒化ガリウム系縦型半導体装置に 好適である。
[0039] (第 4の実施の形態）
図 7は、 pn接合ダイオードを示す図面である。 pn接合ダイオード 71は、 n導電型の窒 化ガリウム支持基体 13と、 p導電型窒化ガリウムェピタキシャル膜 73と、 n—導電型窒 化ガリウムェピタキシャル膜 75と、第 1のォーミック電極 77と、第 2のォーミック電極 7 9とを備える。 n導電型窒化ガリウムェピタキシャル膜 75は、窒化ガリウム支持基体 1 3の主面上に設けられている。 p導電型窒化ガリウムェピタキシャル膜 73は、 n導電 型窒化ガリウムェピタキシャル膜 75の上に設けられて 、る。第 1のォーミック電極 77 は、 p導電型窒化ガリウムェピタキシャル膜 73上に設けられている。第 2のォーミック 電極 79は、窒化ガリウム支持基体 13の裏面 13a上に設けられている。 p導電型窒化 ガリウムェピタキシャル膜 73と n—導電型窒化ガリウムェピタキシャル膜 75とは pn接合 76を形成する。窒化ガリウム支持基体 13から窒化ガリウムェピタキシャル膜 73へ向 力 軸に沿ったドナー不純物の濃度が 1 X 1018cm 3以上である層状領域 81が、窒 化ガリウム支持基体 13の表面および n導電型窒化ガリウムェピタキシャル膜 75内に 設けられている。ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれか である。
[0040] 上記の pn接合ダイオード 71によれば、層状領域 81のドナー不純物濃度プロフアイ ルが 1 X 1018cm 3以上であるので、窒化ガリウム支持基体/ェピタキシャル膜界面 付近におけるマグネシウム (Mg)、鉄 (Fe)といった不純物によるキャリア濃度の低下 を小さくできる。また、窒化ガリウムェピタキシャル膜 75のドナー濃度は 5 X 1017cm 3 以下であるようにしてもよい。
実施例 2
[0041] 以下の手順に従って、ェピタキシャル基板を作製した。 HVPE法を用いて作製され た窒化ガリウム (GaN)自立基板を準備する。この GaN基板は面方位 (0001)面の主 面を有している。 GaN基板は n+導電型を示しており、そのキャリア濃度は 3 X 1018c m— 3であり、厚みは 400マイクロメートルである。この基板中の平均転位密度は、 1 X 1 06cm 2以下である。この自立基板の主面上に、有機金属気相成長法により、 GaNェ ピタキシャル膜を成長する。ェピタキシャル膜は n導電性を有しており、そのキャリア 濃度は 5 X 1015cm— 3であり、その厚みは、 10マイクロメートルである。この GaNェピタ キシャル膜上には、第 1の P導電型窒化ガリウム系ェピタキシャル膜が設けられている 。第 1の p導電型窒化ガリウム系ェピタキシャル膜は、マグネシウム濃度 1 X 1018cm"3 および厚み 0. 5マイクロメートルを有する。必要な場合には、第 2の p導電型窒化ガリ ゥム系ェピタキシャル膜上には、第 2の p導電型窒化ガリウム系ェピタキシャル膜が設 けられている。第 2の p導電型窒化ガリウム系ェピタキシャル膜は、マグネシウム濃度 5 X 1019cm— 3および厚み 0. 05マイクロメートルを有する。 GaN自立基板および GaN ェピタキシャル層の界面には、 5 X 1018cm— 3以上のシリコンを含む n+GaN層状領域 がある。層状領域を形成するために、基板の表面あるいはェピタキシャル膜中にシリ コンを添カロすることができる。
[0042] 次 、で、このェピタキシャル基板を用いて、以下の手順に従って pnダイオードを形 成した。この試料を有機洗浄した後に、 GaN自立基板の裏面全面に、ォーミック電極 を作製した。ォーミック電極の形成には、 EB蒸着法により金属堆積膜を堆積した後 に、合金化処理を行った。合金化処理は、例えば摂氏 600度、 1分間で行われる。ま た、ェピタキシャル膜上に、ォーミック電極を作製した。ォーミック電極の形状は、例 えば半径 200マイクロメートルである。ォーミック電極の作製には、 EB蒸着法により金 属堆積膜を堆積した後に、合金化処理を行った。合金化処理は、例えば摂氏 600度 、 1分間で行われる。両ォーミック電極の作製に先だって、 HC1溶液（半導体用塩酸： 超純水 = 1 : 1)を用いて、試料の前処理を行った。
[0043] SIMS法により、ェピタキシャル層と基板との界面付近に Mg、 Feのピークを検出し た。マグネシウムのピーク濃度は 1 X 1016cm 3以下であり、鉄のピーク濃度は 1 X 101 7cm 3以下であった。このように、界面付近のマグネシウム、鉄等によるキャリアの補償 の効果を抑制できるので、上記のような pnダイオードのオン抵抗を低減することがで き、また順方向立ち上がり電圧を小さくすることができ、加えて耐圧が向上できる。
[0044] 以上説明したように、窒化ガリウム系 pn接合ダイオード 71といった窒化ガリウム系縦 型デバイスは、窒化ガリウム基板 13上に低濃度のホモェピタキシャル膜 75を含んで いる。ところが、窒化ガリウム基板とホモェピタキシャル膜との界面付近にはマグネシ ゥムおよび鉄などの不純物がたまりやす 、ので、低濃度の界面付近にお!、てキャリア 濃度制御は困難である。そこで界面付近に設けられた比較的高濃度の層状領域を 利用して、上記の不純物の影響を低減すると共に、界面力 離れたェピタキシャル膜 におけるキャリア濃度を所望の低濃度に維持することができる。上記の不純物の影響 に起因する電気的な影響を除き、窒化ガリウム系 pn接合ダイオード 71の順方向の抵 抗或いはオン抵抗を低減すると共に、逆方向耐圧を向上できる。
[0045] 好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そ のような原理力 逸脱することなく配置および詳細において変更され得ることは、当 業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定 されるものではない。本実施の形態では、 n型ドナー不純物は、成長中に添加するこ とができるけれども、ェピタキシャル成長に先立って基板 (表面および Zまたは内部） に存在しているものでもよい。したがって、特許請求の範囲およびその精神の範囲か ら来る全ての修正および変更に権利を請求する。

Claims

請求の範囲
[1] n導電型の窒化ガリウム支持基体と、
前記窒化ガリウム支持基体の主面上に設けられており n導電型を有する窒化ガリウ ムェピタキシャル膜と、
前記窒化ガリウムェピタキシャル膜上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記窒化ガリウムェピタキシャル膜内に設けられた p導電型領域と、
前記 P導電型領域内に設けられた n導電型領域と、
前記窒化ガリウムェピタキシャル膜の前記 n導電型領域上に設けられたソース電極 と、 前記窒化ガリウム支持基体の裏面上に設けられたドレイン電極と
を備え、
前記窒化ガリウム支持基体力 前記窒化ガリウムェピタキシャル膜へ向力う軸に沿 つたドナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化ガリウム 支持基体の表面および前記窒化ガリウムェピタキシャル膜内に設けられており、 前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである、こと を特徴とする縦型窒化ガリウム半導体装置。
[2] n導電型の窒化ガリウム支持基体と、
前記窒化ガリウム支持基体の主面上に設けられており 導電型を有する窒化ガリウ ムェピタキシャル膜と、
前記窒化ガリウムェピタキシャル膜上に設けられたショットキ電極と、
前記窒化ガリウム支持基体の裏面上に設けられたォーミック電極と
を備え、
前記窒化ガリウム支持基体力 前記窒化ガリウムェピタキシャル膜へ向力う軸に沿 つたドナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化ガリウム 支持基体の表面および前記窒化ガリウムェピタキシャル膜内に設けられており、 前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである、こと を特徴とする縦型窒化ガリウム半導体装置。
[3] n導電型の窒化ガリウム支持基体と、 前記窒化ガリウム支持基体の主面上に設けられており n—導電型窒化ガリウムェピタ キシャル膜と、
前記 n—導電型窒化ガリウムェピタキシャル膜上に設けられており p導電型窒化ガリウ ムェピタキシャル膜と、
前記 P導電型窒化ガリウムェピタキシャル膜上に設けられた第 1のォーミック電極と 、 前記窒化ガリウム支持基体の裏面上に設けられた第 2のォーミック電極と を備え、
前記窒化ガリウム支持基体力 前記 n導電型窒化ガリウムェピタキシャル膜へ向か う軸に沿ったドナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化 ガリウム支持基体の表面および前記 n導電型窒化ガリウムェピタキシャル膜内に設け られており、
前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである、こと を特徴とする縦型窒化ガリウム半導体装置。
[4] 前記窒化ガリウムェピタキシャル膜はドナー濃度として 5 X 1017cm 3以下であり、 前記窒化ガリウム支持基体のドナー不純物は酸素あるいはシリコンを含む、ことを 特徴とする請求項 1〜請求項 3のいずれか一項に記載された縦型窒化ガリウム半導 体装置。
[5] 前記層状領域内にはマグネシウム、ベリリウム、カルシウム、亜鉛、あるいは力ドミゥ ムの濃度プロファイルのピークが位置する、ことを特徴とする請求項 1から請求項 4の いずれか一項に記載された縦型窒化ガリウム半導体装置。
[6] 前記層状領域内には鉄、チタン、コバルト、ニッケル、バナジウム、クロム、あるいは マンガンの濃度プロファイルのピークが位置する、ことを特徴とする請求項 1〜請求 項 4のいずれか一項に記載された縦型窒化ガリウム半導体装置。
[7] n導電型の窒化ガリウム基板と、
前記窒化ガリウム基板上に設けられており 導電型を有する窒化ガリウムェピタキ シャル膜と
を備え、
前記窒化ガリウム基板力 前記窒化ガリウムェピタキシャル膜へ向力 軸に沿ったド ナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化ガリウム基板の 表面および前記窒化ガリウムェピタキシャル膜内に設けられており、
前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである、こと を特徴とするェピタキシャル基板。
[8] n導電型の窒化ガリウム基板と、
前記窒化ガリウム基板上に設けられており n—導電型窒化ガリウムェピタキシャル膜と 前記 n導電型窒化ガリウムェピタキシャル膜上に設けられており p導電型窒化ガリウ ムェピタキシャル膜と
を備え、
前記窒化ガリウム基板力 前記 n導電型窒化ガリウムェピタキシャル膜へ向力う軸 に沿ったドナー不純物の濃度が 1 X 1018cm 3以上である層状領域が、前記窒化ガリ ゥム基板の表面および前記 n導電型窒化ガリウムェピタキシャル膜内に設けられて おり、
前記ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである、こと を特徴とするェピタキシャル基板。
[9] 前記窒化ガリウムェピタキシャル膜のドナー濃度は、 5 X 1017cm 3以下であり、 前記窒化ガリウム基板はドナー不純物として酸素もしくはシリコンを含む、ことを特 徴とする請求項 7または請求項 8に記載されたェピタキシャル基板。
[10] 前記層状領域内にはマグネシウム、ベリリウム、カルシウム、亜鉛、あるいは力ドミゥ ムの濃度プロファイルのピークが位置する、ことを特徴とする請求項 7から請求項 9の いずれか一項に記載されたェピタキシャル基板。
[11] 前記層状領域内には鉄、チタン、コバルト、ニッケル、バナジウム、クロム、あるいは マンガンの濃度プロファイルのピークが位置する、ことを特徴とする請求項 7〜請求 項 10のいずれか一項に記載されたェピタキシャル基板。
PCT/JP2006/303828 2005-03-04 2006-03-01 縦型窒化ガリウム半導体装置およびエピタキシャル基板 WO2006093174A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/569,798 US7872285B2 (en) 2005-03-04 2006-03-01 Vertical gallium nitride semiconductor device and epitaxial substrate
CA002563731A CA2563731A1 (en) 2005-03-04 2006-03-01 Vertical gallium nitride semiconductor device and epitaxial substrate
EP06714948A EP1758171A4 (en) 2005-03-04 2006-03-01 VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-061174 2005-03-04
JP2005061174 2005-03-04

Publications (1)

Publication Number Publication Date
WO2006093174A1 true WO2006093174A1 (ja) 2006-09-08

Family

ID=36941203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303828 WO2006093174A1 (ja) 2005-03-04 2006-03-01 縦型窒化ガリウム半導体装置およびエピタキシャル基板

Country Status (7)

Country Link
US (1) US7872285B2 (ja)
EP (1) EP1758171A4 (ja)
KR (1) KR20070107572A (ja)
CN (1) CN100555657C (ja)
CA (1) CA2563731A1 (ja)
TW (1) TW200731549A (ja)
WO (1) WO2006093174A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156479A (ja) * 2014-01-20 2015-08-27 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006938B2 (ja) * 2007-11-02 2012-08-22 キヤノンアネルバ株式会社 表面処理装置およびその基板処理方法
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US20100314695A1 (en) * 2009-06-10 2010-12-16 International Rectifier Corporation Self-aligned vertical group III-V transistor and method for fabricated same
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
DE112010003700T5 (de) * 2009-09-18 2013-02-28 Soraa, Inc. Power-leuchtdiode und verfahren mit stromdichtebetrieb
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
US8525321B2 (en) * 2011-07-06 2013-09-03 Fairchild Semiconductor Corporation Conductive chip disposed on lead semiconductor package
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
CN104247052B (zh) 2012-03-06 2017-05-03 天空公司 具有减少导光效果的低折射率材料层的发光二极管
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
KR102100841B1 (ko) 2013-03-29 2020-04-14 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
TWI512971B (zh) * 2013-09-24 2015-12-11 Richtek Technology Corp 絕緣閘雙極電晶體及其製造方法
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233764A (ja) * 1990-07-30 1992-08-21 Texas Instr Inc <Ti> 縦形トランジスタ
JPH05102497A (ja) * 1991-10-04 1993-04-23 Toshiba Corp 電力用半導体素子
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6396085B1 (en) * 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
WO2002043157A1 (fr) * 2000-11-21 2002-05-30 Matsushita Electric Industrial Co.,Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP3826825B2 (ja) 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP2004047764A (ja) 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
WO2004061923A1 (en) 2002-12-27 2004-07-22 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
JP2005033132A (ja) 2003-07-11 2005-02-03 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2008263023A (ja) * 2007-04-11 2008-10-30 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233764A (ja) * 1990-07-30 1992-08-21 Texas Instr Inc <Ti> 縦形トランジスタ
JPH05102497A (ja) * 1991-10-04 1993-04-23 Toshiba Corp 電力用半導体素子
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156479A (ja) * 2014-01-20 2015-08-27 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス

Also Published As

Publication number Publication date
CN1969388A (zh) 2007-05-23
EP1758171A1 (en) 2007-02-28
EP1758171A4 (en) 2009-04-29
TW200731549A (en) 2007-08-16
CN100555657C (zh) 2009-10-28
CA2563731A1 (en) 2006-09-08
US20090194796A1 (en) 2009-08-06
US7872285B2 (en) 2011-01-18
KR20070107572A (ko) 2007-11-07

Similar Documents

Publication Publication Date Title
WO2006093174A1 (ja) 縦型窒化ガリウム半導体装置およびエピタキシャル基板
EP1633004B1 (en) Guard ring for semiconductor devices
JP5582058B2 (ja) エピタキシャル基板および半導体素子
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
US7084441B2 (en) Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
CN107408511B (zh) 化合物半导体基板
JP2006100801A (ja) エピタキシャル基板および半導体素子
JP4463448B2 (ja) ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
WO2016038833A1 (ja) 半導体装置及びその製造方法
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
US8853063B2 (en) Method and system for carbon doping control in gallium nitride based devices
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP5082392B2 (ja) ショットキバリアダイオード
JP2007250693A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
CN104937699B (zh) 外延晶片和使用其的开关元件及发光元件
US6559482B1 (en) III-N compound semiconductor bipolar transistor structure and method of manufacture
JP2006196623A (ja) エピタキシャル基板および半導体素子
JPWO2012099209A1 (ja) 炭化ケイ素単結晶基板及び半導体素子の製造方法
JP2011146441A (ja) 半導体装置とその製造方法
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2563731

Country of ref document: CA

REEP Request for entry into the european phase

Ref document number: 2006714948

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006714948

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067024390

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11569798

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680000348.4

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2006714948

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU