CN1969388A - 垂直氮化镓半导体器件和外延衬底 - Google Patents

垂直氮化镓半导体器件和外延衬底 Download PDF

Info

Publication number
CN1969388A
CN1969388A CNA2006800003484A CN200680000348A CN1969388A CN 1969388 A CN1969388 A CN 1969388A CN A2006800003484 A CNA2006800003484 A CN A2006800003484A CN 200680000348 A CN200680000348 A CN 200680000348A CN 1969388 A CN1969388 A CN 1969388A
Authority
CN
China
Prior art keywords
gallium nitride
epitaxy
substrate
nitride film
type conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800003484A
Other languages
English (en)
Other versions
CN100555657C (zh
Inventor
桥本信
木山诚
田边达也
三浦广平
樱田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1969388A publication Critical patent/CN1969388A/zh
Application granted granted Critical
Publication of CN100555657C publication Critical patent/CN100555657C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供用于垂直氮化镓半导体器件的外延衬底，具有其中在n－型的氮化镓衬底上可以设置具有希望的低载流子浓度的n－型氮化镓层的结构。在氮化镓衬底(63)上设置氮化镓外延膜(65)。在氮化镓衬底(63)和氮化镓外延膜65中设置层区(67)。氮化镓衬底(43)和氮化镓外延膜(65)之间的界面位于层区(67)中。在层区(67)中，沿从氮化镓衬底(63)至氮化镓外延膜(65)的轴的施主杂质的峰值是1×1018cm－3以上。该施主杂质是硅和锗中的至少一个。

Description

垂直氮化镓半导体器件和外延衬底
技术领域
本发明涉及垂直氮化镓半导体器件和外延衬底。
背景技术
在专利文献1中，公开了一种氮化镓单晶生长工艺。根据该工艺，提供一种允许氧成为n-型掺杂剂的氮化镓单晶生长工艺。在该工艺中，使用具有除前侧(顶侧面)上的c-面以外的面的籽晶晶体，同时提供包括原-材料镓、原-材料氮以及用于掺杂的氧的源气体，氮化镓晶体被蒸汽淀积，除c-面以外的前侧面保持原样，以通过前侧面将氧掺杂到氮化镓晶体中。在该另一情况中，使用在前侧面上具有c-面的籽晶晶体，在提供包括原-材料镓、原-材料氮以及用于掺杂的氧的源气体的同时，沿c-轴蒸汽淀积氮化镓晶体，创建除c-面的小晶面(facet plane)，以及小晶面被保持原样，以通过小晶面将氧掺杂到氮化镓晶体中。
非专利文献1描述了pin二极管的性能。在这些二极管中，通过在氮化镓独立衬底上金属有机汽相淀积，制造(不掺杂的，n～3×1016cm-3，3微米)氮化镓外延膜和(Mg-掺杂的，p～1×1017cm-3，0.3微米)氮化镓外延膜，以及，在该氮化镓独立衬底的背面上，制造用于n-型的欧姆电极，以及在外延膜的前侧面上，制造p-型的欧姆电极。
专利文献1：日本未经审查的专利申请公开号2002-373864。
非专利文献1：Irokawa et al.，Applied Physics Letters，Vol.83，15September 2003，pp.2271-2273。
发明内容
本发明解决的问题
在氮化镓垂直电子器件中，在n-型氮化镓衬底上外延生长n-型氮化镓膜。根据发明人进行的实验，发现在氮化镓衬底和外延膜(1μm或以下的宽度)之间的界面附近集中无意的杂质如镁(Mg)和铁(Fe)。这些杂质的峰值浓度在1017cm-3的数量级上，以及这些杂质峰值使之难以提供在界面附近的区域具有计划的低载流子浓度的氮化镓膜。这种镁(Mg)、铍(Be)、钙(Ca)、锌(Zn)、镉(Cd)、铁(Fe)、钛(Ti)、钴(Co)、镍(Ni)、钒(V)、铬(Cr)或锰(Mn)的杂质减小氮化镓衬底和外延膜之间的界面附近的载流子，以及在界面附近产生高阻区。因此，希望在n-型氮化镓衬底上提供一种具有低载流子浓度的外延膜。
考虑到上述环境，本发明的目的是制成可用的垂直氮化镓半导体器件和用于该垂直氮化镓半导体器件的外延生长衬底，其结构使之可以实现在n-型氮化镓衬底上具有希望低载流子浓度的n-型氮化镓膜。
解决问题的方法
本发明的一个方面涉及一种垂直氮化镓半导体器件，具有：(a)n+-型导电性的氮化镓支撑基体；(b)在该氮化镓支撑基体的主表面上设置的n型导电性的氮化镓外延膜；(c)在该氮化镓外延膜上设置的栅绝缘膜；(d)在该栅绝缘膜上设置的栅电极；(e)在该氮化镓外延膜中设置的p-型导电区；(f)在该p型导电区中设置的n-型导电区；(g)在该氮化镓外延膜的n型导电区上设置的源电极；以及(h)在该氮化镓支撑基体的背面上设置的漏电极。在该氮化镓支撑基体和氮化镓外延膜的表面中设置一层区，其中沿从氮化镓支撑基体至氮化镓外延膜的轴的施主杂质浓度是1×1018cm-3或以上，以及施主杂质是硅和锗中的至少一个。
本发明的另一方面涉及一种垂直氮化镓半导体器件，具有：(a)n型导电性的氮化镓支撑基体；(b)在该氮化镓支撑基体的主表面上设置的n型导电性的氮化镓外延膜；(c)在该氮化镓外延膜上设置的肖特基电极；以及(d)在该氮化镓支撑基体的背面上设置的欧姆电极。在氮化镓支撑基体和氮化镓外延膜的表面中设置一层区，其中沿从氮化镓支撑基体到氮化镓外延膜的轴的施主杂质浓度是1×1018cm-3或以上，以及该施主杂质是硅和锗中的至少一个。
本发明的再一方面涉及一种垂直氮化镓半导体器件，具有：(a)n-型导电性的氮化镓支撑基体；(b)在该氮化镓支撑基体的主表面上设置的n-型导电性的氮化镓外延膜；(c)在该n型导电性的氮化镓外延膜上设置的p-型导电性的氮化镓外延膜；(d)在该p型导电性的氮化镓外延膜上设置的第一欧姆电极；以及(e)在该氮化镓支撑基体的背面上设置的第二欧姆电极。在该氮化镓支撑基体和n-型导电性的氮化镓外延膜的表面中设置一层区，其中沿从氮化镓支撑基体到n型导电性的氮化镓外延膜的轴的施主杂质浓度是1×1018cm-3或以上，以及该施主杂质是硅和锗中的至少一个。
根据上面的垂直氮化镓半导体器件，由于层区的施主杂质浓度分布是1×1018cm-3或以上，因此可以减小由于氮化镓衬底和外延膜之间的界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子浓度的减少。
在根据本发明的垂直氮化镓半导体器件中，优选氮化镓外延膜的施主浓度是5×1017cm-3或以下，以及氮化镓支撑基体的施主杂质包括氧或硅。
根据该垂直氮化镓半导体器件，可以在氮化镓外延膜中充分地形成耗尽层，以及可以减小氮化镓衬底和外延膜之间的界面附近的载流子减少。
在根据本发明的垂直氮化镓半导体器件中，镁、铍、钙、锌或镉的浓度分布中的峰值存在于层区中。根据该垂直氮化镓半导体器件，在氮化镓衬底和外延膜之间的界面附近可以减小由于用作p型掺杂剂的镁、铍、钙、锌或镉所引起的载流子减少。
在根据本发明的垂直氮化镓半导体器件中，铁、钛、钴、镍、钒、铬或锰的浓度分布中的峰值存在于层区中。根据该垂直氮化镓半导体器件，在氮化镓衬底和外延膜之间的界面附近可以减小作为寿命抑制器的铁、钛、钴、镍、钒、铬或锰所引起的载流子减小。
本发明的再一方面涉及一种外延衬底，具有：(a)n-型导电性的氮化镓衬底；以及(b)在该氮化镓衬底上设置的n-型导电性的氮化镓外延膜。在该氮化镓衬底和氮化镓外延膜的表面中设置一层区，其中沿从氮化镓衬底至氮化镓外延膜的轴的施主杂质浓度是1×1018cm-3或以上，以及该施主杂质是硅和锗中的至少一个。
本发明的再一方面涉及一种外延衬底，具有：(a)n-型导电性的氮化镓衬底；(b)在氮化镓衬底上设置的n-型导电性的氮化镓外延膜；以及(c)在n-型导电性的氮化镓外延膜上设置的p-型导电性的氮化镓外延膜。在该氮化镓衬底和氮化镓外延膜的表面中设置一层区，其中沿从氮化镓衬底至氮化镓外延膜的轴的施主杂质浓度是1×1018cm-3或以上，以及该施主杂质是硅和锗中的至少一个。
根据该外延衬底，由于层区的施主杂质浓度分布是1×1018cm-3或以上，因此可以减小由于氮化镓衬底和外延膜之间的界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子浓度的减少。因此，可以制造用于垂直氮化镓半导体器件的外延衬底。
在根据本发明的外延衬底中，氮化镓外延膜的施主浓度是5×1017cm-3或以下，以及氮化镓衬底包括作为施主杂质的氧或硅。
根据该外延衬底，可以在氮化镓外延膜中充分地形成耗尽层，以及可以减小氮化镓衬底和外延膜之间的界面附近的载流子减少。
在根据本发明的外延衬底中，镁、铍、钙、锌或镉的浓度分布中的峰值存在于该层区中。根据该外延衬底，在氮化镓衬底和外延膜之间的界面附近可以减小用作p-型掺杂剂的镁、铍、钙、锌或镉所引起的载流子减小。
在根据本发明的外延衬底中，铁、钛、钴、镍、钒、铬或锰的浓度分布中的峰值存在于层区中。根据该外延衬底，由于在氮化镓衬底和外延膜之间的界面附近可以减小用作寿命抑制器的铁、钛、钴、镍、钒、铬或锰所引起的载流子减少。
从下面的详细描述，继续参考作为例示的附图，将容易明白本发明的上述目的和其他目的、特点和优点。
发明的有益效果
如上所述，根据本发明，可制造一种垂直氮化镓半导体器件，具有其中n型的氮化镓薄膜在n-型的氮化镓衬底上具有希望的低载流子浓度的结构。此外，根据本发明，可制造一种用于垂直氮化镓半导体器件的外延衬底。
附图说明
图1是描绘肖特基二极管的视图。
图2是通过二次离子质谱分析法绘制的上述外延衬底中的镁(Mg)浓度的曲线图。
图3是通过二次离子质谱分析法绘制的上述外延衬底中的铁(Fe)浓度的曲线图。
图4是通过二次离子质谱分析法绘制的上述外延衬底的层区中的施主浓度(硅)的曲线图。
图5是描绘垂直晶体管的视图。
图6是描绘外延衬底的视图。
图7是描绘pn结二极管的视图。
参考数字的说明
11：肖特基二极管
13：n-型导电性的氮化镓支撑基体
15：n-型导电性的氮化镓外延膜
17：肖特基电极
19：欧姆电极
17：肖特基电极
19：欧姆电极
21：层区
41：垂直晶体管
43：n-型导电性的氮化镓支撑基体
45：n-型导电性的氮化镓外延膜
47：栅电极
49：p-型导电区
51：n-型导电区
53：源电极
55：漏电极
57：层区
59：绝缘膜
61：外延衬底
63：n-型导电性的氮化镓衬底
65：n-型导电性的氮化镓外延膜
67：层区
71：pn结二极管
73：p-型导电性的氮化镓外延膜
75：n-型导电性的氮化镓外延膜
77：第一欧姆电极
79：第二欧姆电极
76：pn结
具体实施方式
从下面的详细描述，继续参考作为图例的附图，将容易明白本发明的上述目的和其他目的、特点和优点。下面，将参考附图，描述涉及垂直氮化镓半导体器件和外延衬底的本发明的实施例。如有可能，相同的部件提供相同的参考标记。
实施例模式1
图1是肖特基二极管的视图。肖特基二极管11由n+型导电性的氮化镓支撑基体、n-型导电性的氮化镓外延膜15、肖特基电极17以及欧姆电极19组成。在氮化镓支撑基体13的主表面上设置氮化镓外延膜15。在氮化镓外延膜15上设置肖特基电极17。在氮化镓支撑基体13的背面13a上设置欧姆电极19。在氮化镓支撑基体13和氮化镓外延膜15中设置层区21。氮化镓支撑基体13和氮化镓外延膜15之间的界面位于层区21中。在层区21中，沿从氮化镓支撑基体13至氮化镓外延膜15的轴的施主杂质是1×1018cm-3或以上。该施主杂质是硅和锗中的至少一个。
根据该肖特基二极管11，层区21的施主杂质的浓度分布具有1×1018cm-3或以上的峰值，以便可以减小氮化镓衬底和外延膜之间的界面附近由于杂质如镁(Mg)和铁(Fe)所引起的载流子浓度减少。
氮化镓外延膜15的施主浓度可以是5×1017cm-3或以下，以及氮化镓支撑基体13可以包含作为施主杂质的氧。另外，氮化镓支撑基体13可以包含作为施主杂质的硅。根据该肖特基二极管，可以在氮化镓外延膜15中充分地形成耗尽层，以及可以减小氮化镓支撑基体和外延膜之间的界面附近的载流子浓度的减少。
实施例子1
跟随下面描述的过程，制造外延衬底。制备通过HVPE方法制造的氮化镓(GaN)独立衬底。GaN独立衬底具有(0001)面的主表面并示出n+导电性。该衬底具有3×1018cm-3的载流子浓度和400μm的厚度。衬底中的平均位错密度是1×106cm-3或以下。通过金属有机化学气相淀积，在该独立衬底的主表面上生长GaN外延膜。该外延膜具有n-型导电性。该薄膜具有5×1015cm-3的载流子浓度和3.3μm的厚度。在该GaN独立衬底和GaN外延膜之间的界面形成n+GaN层区，包括具有5×1018cm-3的载流子浓度的硅(Si)。为了形成层区，硅可以被添加到衬底或外延膜的表面层。
接下来，使用该外延衬底，通过下面描述的过程，制造肖特基二极管。在样品的有机清洗之后，在GaN独立衬底背面的整个区域上形成欧姆电极。欧姆电极由Ti/Al/Ti/Au(20nm/100nm/20nm/300nm)构成。为了形成欧姆电极，在通过EB汽相淀积方法淀积金属层叠膜之后，执行合金工序(在600摄氏度下，一分钟)。此外，在外延膜的表面上形成肖特基电极。该肖特基电极是，例如，具有200μm直径的Au膜。为了形成肖特基电极，通过电阻加热淀积来淀积金属膜。在淀积之前，用含水的盐酸(用于半导体的盐酸∶纯水＝1∶1)预先处理(例如，在室温下，一分钟)肖特基电极和欧姆电极的样品。
图2是通过二次离子质谱分析法绘制的上述外延衬底中的镁(Mg)浓度的曲线图。浓度曲线CMg的峰值位于在氮化镓衬底和外延膜之间的界面附近。该峰值浓度是1×1016cm-3或以下。
图3是通过二次离子质谱分析法绘制的上述外延衬底中的铁(Fe)浓度的曲线图。浓度曲线CFe的峰值位于在氮化镓衬底和外延膜之间的界面附近。最大浓度是1×1017cm-3或以下。
图4是通过二次离子质谱分析法绘制的上述外延衬底的层区中的施主浓度(硅)浓度的曲线图。浓度曲线CSi的峰值位于在氮化镓衬底和外延膜之间的界面附近。由于层区的施主杂质浓度分布具有1×1018cm-3或以上的峰值，因此可以减小由于在氮化镓衬底和外延膜之问的界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子浓度减少。尽管层区的厚度大于上述杂质的分布宽度，但是它是1μm或以下，例如。它可以减小由于诸如铍(Be)、钙(Ca)、锌(Zn)、镉(Cd)、钛(Ti)、钴(Co)、镍(Ni)、钒(V)、铬(Cr)和锰(Mn)以及镁(Mg)和铁(Fe)的杂质所引起的载流子浓度减少。
实施例模式2
图5是描绘垂直晶体管的视图。该垂直晶体管41由n+-型导电性的氮化镓支撑基体43、n-型导电性的氮化镓外延膜45、栅电极47、p-型导电区49、n-型导电区51、源电极53以及漏电极55组成。在氮化镓支撑基体43的主表面上设置氮化镓外延膜45。在氮化镓外延膜45上设置栅电极47。在栅电极47下面设置p-型导电区49的延伸部分49b。在氮化镓外延膜45中设置p-型导电区49。在p-型导电区49中设置n-型导电区51。在氮化镓外延膜45中的n-型导电区51上设置源电极53。在氮化镓支撑基体43的背面43a上设置漏电极55。在氮化镓外延膜45和栅电极47之间设置栅绝缘膜59。作为用于栅绝缘膜59的材料，可以使用二氧化硅膜、氮氧化硅膜、氮化硅膜、氧化铝、氮化铝、AlGaN。
在氮化镓支撑基体43和氮化镓外延膜45中设置层区57。氮化镓支撑基体43和氮化镓外延膜45之间的界面位于层区57中。在层区57中，沿从氮化镓支撑基体43至氮化镓外延膜45的轴的施主杂质是1×1018cm-3或以上。该施主杂质是硅和锗中的至少一个。
根据垂直晶体管41，层区57的施主杂质的浓度分布具有1×1018cm-3或以上的峰值，以便可以减小由于氮化镓支撑基体和外延膜之间界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子减少。它可以减小由于诸如铍(Be)、钙(Ca)、锌(Zn)、镉(Cd)、钛(Ti)、钴(Co)、镍(Ni)、钒(V)、铬(Cr)和锰(Mn)以及镁(Mg)和铁(Fe)的杂质所引起的载流子浓度减少。
如上所述，氮化镓垂直电子器件11和41包括分别在氮化镓衬底13和43上的低浓度的异质外延膜15和45。但是，由于诸如镁和铁的杂质很可能集中在氮化镓衬底和异质外延膜之间的界面附近，控制界面附近的载流子浓度是困难的，在界面附近该浓度是低的。因此，本发明利用具有在界面附近设置的较高浓度的层区，以便减小上述杂质的影响和保持除该界面以外的外延膜的载流子浓度为希望的低浓度。此外，可以除去由于由杂质的影响引起电子影响，以便可以减小氮化镓垂直电子器件11和41的正向电阻或导通电阻和可以提高反向击穿电压。
实施例模式3
图6是描绘外延衬底的视图。根据下面的工序制造外延衬底61。外延衬底61由n+-型导电性的氮化镓衬底63和n型导电性的氮化镓外延膜65组成。在氮化镓衬底63上设置氮化镓外延膜65。在氮化镓衬底63和氮化镓外延膜65中设置层区67。氮化镓衬底63和氮化镓外延膜65之间的界面位于层区67中。在层区67中，沿从氮化镓衬底63至氮化镓外延膜65的轴的施主杂质具有1×1018cm-3或以上的峰值。该施主杂质是硅和锗中的至少一个。
根据外延衬底61，层区67的施主杂质的浓度分布具有1×1018cm-3或以上的峰值，以便可以减小由于氮化镓衬底和外延膜之间的界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子浓度减少。此外，它可以减小由于诸如铍(Be)、钙(Ca)、锌(Zn)、镉(Cd)、钛(Ti)、钴(Co)、镍(Ni)、钒(V)、铬(Cr)和锰(Mn)以及镁(Mg)和铁(Fe)的杂质所引起的载流子浓度减少。
氮化镓外延膜65的施主浓度可以是5×1017cm-3或以下，以及氮化镓衬底63的施主杂质可以包含氧。另外，氮化镓衬底63的施主杂质可以包含硅。根据该外延衬底61，可以在氮化镓外延膜65中充分地形成耗尽层，以及可以减小氮化镓衬底和外延膜之间的界面附近的载流子浓度减少，以便外延衬底61优选是具有高击穿电压的氮化镓垂直半导体器件。
实施例模式4
图7是描绘pn结二极管的视图。pn结二极管71由n+-型导电性的氮化镓支撑基体、p-型电导性的氮化镓外延膜73、n-型导电性的氮化镓外延膜75、第一欧姆电极77以及第二欧姆电极79组成。在氮化镓支撑基体13的主表面上设置n-型导电性的氮化镓外延膜75。在n-型导电性的氮化镓外延膜75上设置p-型导电性的氮化镓外延膜73。在p-型导电性的氮化镓外延膜73上设置第一欧姆电极77。在氮化镓支撑基体13的背面13a上设置第二欧姆电极79。p-型导电性的氮化镓外延膜73和n-型导电性的氮化镓外延膜75构成pn结76。沿从氮化镓支撑基体13至氮化镓外延膜73的轴的施主杂质的浓度是1×1018cm-3或以上。在氮化镓支撑基体13和n型导电性的氮化镓外延膜75的表面中设置层区81。该施主杂质是硅和锗中的至少一个。
根据上述pn结二极管71，层区81的施主杂质浓度分布是1×1018cm-3或以上，以便可以减小由于氮化镓支撑基体和外延膜之间的界面附近的杂质如镁(Mg)和铁(Fe)所引起的载流子浓度减少。氮化镓外延膜75的施主浓度可以是5×1017cm-3或以下。
实施例子2
根据下面的工序制造外延衬底。制备通过HVPE方法制造的氮化镓(GaN)独立衬底。GaN独立衬底在面取向中具有(0001)面的主表面。GaN衬底具有n+导电性。衬底具有3×1018cm-3的载流子浓度和400μm的厚度。衬底中的平均位错密度是1×106cm-2或以下。通过金属有机化学气相淀积，在该独立衬底的主表面上生长GaN外延膜。该外延膜具有n-型导电性。该薄膜具有5×1015cm-3的载流子浓度和10μm的厚度。在GaN外延膜上，设置p-型导电的第一氮化镓外延膜。p-型导电的第一氮化镓外延膜具有1×1018cm-3的镁浓度和0.5μm的厚度。必要时，在p-型导电的第二氮化镓外延膜上设置p-型导电的第二氮化镓外延膜。p-型导电的第二氮化镓外延膜具有5×1019cm-3的镁浓度和0.05μm的厚度。在GaN独立衬底和GaN外延层的界面设置具有5×1018cm-3或以上的硅的n+GaN层区。为了形成层区，硅可以被添加到衬底或外延膜的表面层。
然后，通过使用外延衬底，根据下面的过程制造pn二极管。在样品的有机清洗之后，在该GaN独立衬底背面的整个表面上形成欧姆电极。为了形成欧姆电极，在通过EB汽相淀积来淀积金属淀积膜之后，执行合金工序。该合金工序在600摄氏度下执行一分钟，例如。此外，在外延膜上形成欧姆电极。该欧姆电极具有200μm的半径，例如。为了制造欧姆电极，在通过EB汽相淀积来淀积金属淀积膜之后，执行合金工序。该合金工序在600摄氏度下执行一分钟。在制造欧姆电极之前，样品用含水的盐酸(用于半导体的盐酸∶超纯水＝1∶1)预先处理。
通过SIMS方法在外延层和衬底之间的界面附近探测Mg和Fe的峰值。镁的峰值浓度是1×1016cm-3或以下，以及铁的峰值浓度是1×1017cm-3或以下。如上所述，由于可以减小由于界面附近的镁或铁的载流子的补偿效果，因此可以减小上述pn二极管的导通电阻，减小正向上升电压以及提高击穿电压。
如上所述，氮化镓垂直电子器件(例如，氮化镓pn结二极管71)包括氮化镓衬底13上的低浓度的异质外延膜75。但是，因为诸如镁和铁的杂质可能集中在氮化镓衬底和异质外延膜之间的界面附近，控制低浓度界面附近的载流子浓度是困难的。因此，本发明利用具有在界面附近设置的较高浓度的层区，以便减小上述杂质的影响和保持除该界面以外的外延膜的载流子浓度为希望的低浓度。结果，可以除去由于杂质的影响所引起的电子影响，以便可以减小氮化镓pn结二极管71的正向电阻或导通电阻和可以提高反向击穿电压。
尽管在优选实施例中利用图例描述了本发明的原理，但是所属领域的技术人员应当认识到，在不脱离本发明的原理的条件下，本发明可以在位置和细节上进行改变。本发明不局限于本实施例中示出的特定结构。尽管在该实施例中的生长过程中可以增加n-型施主杂质，但是它们可以在外延生长之前，存在于衬底中(在衬底的表面上和/或内部)。由此，请求由权利要求的范围和该范围的精神所导出的所有改进和替换的权利。

Claims (11)

1.一种垂直的氮化镓半导体器件，布置有：
n-型导电性的氮化镓支撑基体；
在所述氮化镓支撑基体的主表面上设置的n-型导电性的氮化镓外延膜；
在所述氮化镓外延膜上设置的栅绝缘膜；
在所述栅绝缘膜上设置的栅电极；
在所述氮化镓外延膜中设置的p-型导电区；
在所述p-型导电区中设置的n-型导电区；
在所述氮化镓外延膜的所述n-型导电区上设置的源电极；以及
在所述氮化镓支撑基体的背面上设置的漏电极；其特征在于：
在所述氮化镓支撑基体和所述氮化镓外延膜的表面中设置层区，其中沿从所述氮化镓支撑基体至所述氮化镓外延膜的轴的施主杂质的浓度是1×1018cm-3或以上，以及
所述施主杂质是硅和锗中的至少一个。
2.一种垂直的氮化镓半导体器件，布置有：
n-型导电性的氮化镓支撑基体；
在所述氮化镓支撑基体的主表面上设置的n-型导电性的氮化镓外延膜；
在所述氮化镓外延膜上设置的肖特基电极；以及
在所述氮化镓支撑基体的背面上设置的欧姆电极；其特征在于
在所述氮化镓支撑基体和所述氮化镓外延膜的表面中设置层区，其中沿从所述氮化镓支撑基体至所述氮化镓外延膜的轴的施主杂质的浓度是1×1018cm-3或以上，以及
所述施主杂质是硅和锗中的至少一个。
3.一种垂直的氮化镓半导体器件，布置有：
n-型导电性的氮化镓支撑基体；
在所述氮化镓支撑基体的主表面上设置的n-型导电性的氮化镓外延膜；
在所述n-型导电性的氮化镓外延膜上设置的p-型导电性的氮化镓外延膜；
在所述p-型导电性的氮化镓外延膜上设置的第一欧姆电极；以及
在所述氮化镓支撑基体的背面上设置的第二欧姆电极；其特征在于：
在所述氮化镓支撑基体和所述n-型导电性的氮化镓外延膜的表面中设置层区，其中沿从所述氮化镓支撑基体至所述n-型导电性的氮化镓外延膜的轴的施主杂质的浓度是1×1018cm-3或以上，以及
所述施主杂质是硅和锗中的至少一个。
4.根据权利要求1至3的任意一项所述的垂直的氮化镓半导体器件，其特征在于：
所述氮化镓外延膜的施主浓度是5×1017cm-3或以下，以及
所述氮化镓支撑基体的所述施主杂质包括氧或硅。
5.根据权利要求1至4的任意一项所述的垂直的氮化镓半导体器件，其特征在于镁、铍、钙、锌或镉的浓度分布中的峰值位于所述层区中。
6.根据权利要求1至4的任意一项所述的垂直的氮化镓半导体器件，其特征在于：铁、钛、钴、镍、钒、铬或锰的浓度分布中的峰值位于所述层区中。
7.一种外延衬底，布置有：
n-型导电性的氮化镓衬底；以及
在所述氮化镓衬底上设置的n-型导电性的氮化镓外延膜；其特征在于
在所述氮化镓衬底和所述氮化镓外延膜的表面中设置层区，其中沿从所述氮化镓衬底至所述氮化镓外延膜的轴的施主杂质的浓度是1×1018cm-3或以上，以及
所述施主杂质是硅和锗中的至少一个。
8.一种外延衬底，布置有：
n-型导电性的氮化镓衬底；
在所述氮化镓衬底上设置的n-型导电性的氮化镓外延膜；以及
在所述n-型导电性的氮化镓外延膜上设置的p-型导电性的氮化镓外延膜；其特征在于
在所述氮化镓衬底和所述n-型导电性的氮化镓外延膜的表面中设置层区，其中沿从所述氮化镓衬底至所述n-型导电性的氮化镓外延膜的轴的施主杂质的浓度是1×1018cm-3或以上，以及
所述施主杂质是硅和锗中的至少一个。
9.根据权利要求7或8所述的外延衬底，其特征在于：
所述氮化镓外延膜的施主浓度是5×1017cm-3或以下，以及
所述氮化镓衬底包括作为施主杂质的氧或硅。
10.根据权利要求7至9的任意一项所述的外延衬底，其特征在于镁、铍、钙、锌或镉的浓度分布中的峰值位于所述层区中。
11.根据权利要求7至10的任意一项所述的外延衬底，其特征在于铁、钛、钴、镍、钒、铬或锰的浓度分布中的峰值位于所述层区中。
CNB2006800003484A 2005-03-04 2006-03-01 垂直氮化镓半导体器件和外延衬底 Expired - Fee Related CN100555657C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005061174 2005-03-04
JP061174/2005 2005-03-04

Publications (2)

Publication Number Publication Date
CN1969388A true CN1969388A (zh) 2007-05-23
CN100555657C CN100555657C (zh) 2009-10-28

Family

ID=36941203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800003484A Expired - Fee Related CN100555657C (zh) 2005-03-04 2006-03-01 垂直氮化镓半导体器件和外延衬底

Country Status (7)

Country Link
US (1) US7872285B2 (zh)
EP (1) EP1758171A4 (zh)
KR (1) KR20070107572A (zh)
CN (1) CN100555657C (zh)
CA (1) CA2563731A1 (zh)
TW (1) TW200731549A (zh)
WO (1) WO2006093174A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751180A (zh) * 2011-04-19 2012-10-24 三星电子株式会社 GaN膜结构及其制造方法和包括其的半导体器件

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971298A (zh) * 2007-11-02 2011-02-09 佳能安内华股份有限公司 表面处理设备和表面处理方法
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US20100314695A1 (en) * 2009-06-10 2010-12-16 International Rectifier Corporation Self-aligned vertical group III-V transistor and method for fabricated same
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
KR101368906B1 (ko) * 2009-09-18 2014-02-28 소라, 인코포레이티드 전력 발광 다이오드 및 전류 밀도 작동 방법
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8525321B2 (en) * 2011-07-06 2013-09-03 Fairchild Semiconductor Corporation Conductive chip disposed on lead semiconductor package
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
CN104247052B (zh) 2012-03-06 2017-05-03 天空公司 具有减少导光效果的低折射率材料层的发光二极管
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
JP6019129B2 (ja) 2013-03-29 2016-11-02 日本碍子株式会社 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
TWI512971B (zh) * 2013-09-24 2015-12-11 Richtek Technology Corp 絕緣閘雙極電晶體及其製造方法
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
JP2015156479A (ja) * 2014-01-20 2015-08-27 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294559A (en) 1990-07-30 1994-03-15 Texas Instruments Incorporated Method of forming a vertical transistor
JP3321189B2 (ja) 1991-10-04 2002-09-03 株式会社東芝 電力用半導体素子
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6396085B1 (en) * 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
CN1173411C (zh) * 2000-11-21 2004-10-27 松下电器产业株式会社 半导体器件及其制造方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP3826825B2 (ja) 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP2004047764A (ja) 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
EP3211659A1 (en) 2002-12-27 2017-08-30 Soraa Inc. Gallium nitride crystal
JP2005033132A (ja) 2003-07-11 2005-02-03 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2008263023A (ja) * 2007-04-11 2008-10-30 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751180A (zh) * 2011-04-19 2012-10-24 三星电子株式会社 GaN膜结构及其制造方法和包括其的半导体器件

Also Published As

Publication number Publication date
TW200731549A (en) 2007-08-16
KR20070107572A (ko) 2007-11-07
US20090194796A1 (en) 2009-08-06
US7872285B2 (en) 2011-01-18
WO2006093174A1 (ja) 2006-09-08
CA2563731A1 (en) 2006-09-08
EP1758171A1 (en) 2007-02-28
EP1758171A4 (en) 2009-04-29
CN100555657C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN1969388A (zh) 垂直氮化镓半导体器件和外延衬底
CN1744326A (zh) 外延基底和半导体元件
CN1181561C (zh) 半导体装置
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
CN1251335C (zh) 以氮化镓为基底的半导体发光装置及其制造方法
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
CN110071170B (zh) 晶体层叠结构体
CN1302519C (zh) 半导体器件制造方法
CN1254868C (zh) Iii族氮化物半导体器件及其制造方法
CN1993834A (zh) Ⅲ族氮化物半导体器件和外延衬底
CN101057336A (zh) 半导体器件及其制造方法
CN1214467C (zh) 半导体器件,半导体层及其生产方法
CN1921148A (zh) 氮化物半导体元件
CN1750273A (zh) 半导体器件及其制造方法
CN1500160A (zh) ZnTe系化合物半导体单晶的制造方法和ZnTe系化合物半导体单晶及半导体器件
CN1643696A (zh) 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
CN1922720A (zh) 半导体纳米导线及包括该纳米导线的半导体装置
CN1656616A (zh) 高压开关器件和形成该器件的工艺
CN1639881A (zh) 场效应晶体管类型发光器件
US10115803B2 (en) Field-effect transistor and method for the fabrication thereof
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
JP2009170456A (ja) 半導体装置の製造方法
CN1969380A (zh) Ⅲ族氮化物半导体器件和外延衬底
CN1731587A (zh) 垂直型宽禁带半导体器件结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20180301

CF01 Termination of patent right due to non-payment of annual fee