DE102014110362A1 - Leitende Kontaktinseln und Verfahren zu ihrer Herstellung - Google Patents

Leitende Kontaktinseln und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102014110362A1
DE102014110362A1 DE201410110362 DE102014110362A DE102014110362A1 DE 102014110362 A1 DE102014110362 A1 DE 102014110362A1 DE 201410110362 DE201410110362 DE 201410110362 DE 102014110362 A DE102014110362 A DE 102014110362A DE 102014110362 A1 DE102014110362 A1 DE 102014110362A1
Authority
DE
Germany
Prior art keywords
substrate
layer
conductive contact
contact pad
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201410110362
Other languages
English (en)
Inventor
Johann Gatterbauer
Bernhard Weidgans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014110362A1 publication Critical patent/DE102014110362A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0512Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05123Magnesium [Mg] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172Vanadium [V] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623Magnesium [Mg] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einer Ausführungsform enthält ein Bauelement eine erste leitende Kontaktinsel (20), die über einem Substrat (10) angeordnet ist, und eine Ätzstoppschicht (50), die über einer oberen Oberfläche der ersten leitenden Kontaktinsel (20) angeordnet ist. Das Bauelement enthält weiter eine über der Ätzstoppschicht (50) angeordnete Lötsperre (60).

Description

  • Die vorliegende Erfindung betrifft allgemein Kontakte und insbesondere leitende Kontaktinseln (Kontaktpads) und Verfahren zu ihrer Herstellung.
  • Halbleiterbauelemente werden bei vielen elektronischen und anderen Anwendungen genutzt. Halbleiterbauelemente umfassen integrierte Schaltungen oder diskrete Bauelemente, die auf Halbleiterwafern gebildet werden, indem viele Typen dünner Filme aus Werkstoff über den Halbleiterwafern aufgetragen und die dünnen Filme aus Werkstoff strukturiert werden, um die integrierten Schaltungen zu bilden.
  • Die Halbleiterbauelemente werden typischerweise innerhalb eines Keramik- oder eines Kunststoffkörpers eingebaut, um die Halbleiterbauelemente vor physischen Schäden oder Korrosion zu schützen. Das Gehäuse trägt auch die elektrischen Kontakte, die zum Verbinden eines Halbleiterbauelements, das auch als Die oder Chip bezeichnet wird, mit anderen Bauelementen außerhalb des Gehäuses erforderlich sind. Viele unterschiedliche Gehäusetypen sind abhängig vom Typ des Halbleiterbauelements und vom Nutzungszweck des im Gehäuse eingebauten Halbleiterbauelements verfügbar. Abhängig vom Gehäusetyp können Halbleiterchips durch Zwischenverbindungen unterschiedlicher Typen, etwa Bonddrähte, Klammern, Platten und andere, mit externen. Schaltkreisen verbunden werden. Diese Zwischenverbindungen werden an leitende Kontaktinseln auf den Oberflächen der Halbleiterchips gekoppelt.
  • Eine der Problematiken beim Gehäuseeinbau betrifft die Minimierung parasitärer Effekte. Denn der Gehäuseeinbau kann die Leistung des Halbleiterchips im Inneren wegen parasitärer Widerstände, Induktivitäten und Anderem grundlegend verändern. Um parasitäre Effekte zu minimieren, können Halbleiterchips mit leitenden Kontaktinseln unterschiedlicher Typen genutzt werden.
  • Gemäß einer Ausführungsform umfasst ein Bauelement eine erste leitende Kontaktinsel, die über einem Substrat angeordnet ist, und eine Ätzstoppschicht ist über einer oberen Oberfläche der ersten leitenden Kontaktinsel angeordnet. Das Bauelement umfasst weiter eine Lötsperrschicht, die über der Ätzstoppschicht angeordnet ist, und eine Lötmetallschicht, die über der Lötsperrschicht angeordnet ist.
  • In verschiedenen Ausführungsformen wird ein Bauelement bereitgestellt, das Folgendes aufweist: eine erste leitende Kontaktinsel, die über einem Substrat angeordnet ist; eine Ätzstoppschicht, die über einer oberen Oberfläche der ersten leitenden Kontaktinsel angeordnet ist; und eine Lötschicht, die über der Ätzstoppschicht angeordnet ist.
  • In einer Ausgestaltung kann die Lötschicht Folgendes aufweisen: eine Lötsperrschicht, die über der Ätzstoppschicht angeordnet ist; und eine Lötmetallschicht, die über der Lötsperrschicht angeordnet ist. In noch einer Ausgestaltung kann das Bauelement weiter Folgendes aufweisen eine Haftschicht, die zwischen der Ätzstoppschicht und der Lötsperrschicht angeordnet ist. In noch einer Ausgestaltung kann die Ätzstoppschicht Wolfram und Titan aufweisen. In noch einer Ausgestaltung kann die Lötsperrschicht Nickel und Vanadium aufweisen. In noch einer Ausgestaltung kann die Lötmetallschicht Silber aufweisen. In noch einer Ausgestaltung kann das Bauelement weiter eine zweite leitende Kontaktinsel, die über dem Substrat angeordnet ist, aufweisen, wobei die zweite leitende Kontaktinsel ausgebildet ist, um unter Nutzung einer anderen Technik als Lötbonden gebondet zu werden. In noch einer Ausgestaltung kann die zweite leitende Kontaktinsel ausgebildet sein, um drahtgebondet zu werden. In noch einer Ausgestaltung können die erste leitende Kontaktinsel und die zweite leitende Kontaktinsel Aluminium oder Kupfer aufweisen. In noch einer Ausgestaltung kann eine Dicke der zweiten leitenden Kontaktinsel einer Dicke der ersten leitenden Kontaktinsel entsprechen. In noch einer Ausgestaltung kann das Substrat ein Halbleitersubstrat aufweisen. In noch einer Ausgestaltung kann das Substrat eine Leiterplatte aufweisen. In noch einer Ausgestaltung kann das Substrat ein Ball-Grid-Array-Substrat aufweisen.
  • In verschiedenen Ausführungsformen wird ein Gehäuse (Package) bereitgestellt, das Folgendes aufweist: eine Stapelung, die ein erstes Substrat und ein zweites Substrat umfasst; eine Drahtbondung, die an eine erste leitende Kontaktinsel auf dem zweiten Substrat gekoppelt ist; und ein Verbindungsstück, das an eine zweite leitende Kontaktinsel auf dem zweiten Substrat gekoppelt ist, wobei das Verbindungsstück an die zweite leitende Kontaktinsel gelötet ist, wobei eine Ätzstoppschicht zwischen dem Verbindungsstück und der zweiten leitenden Kontaktinsel angeordnet ist.
  • In einer Ausgestaltung kann das erste Substrat über dem zweiten Substrat angeordnet sein. In noch einer Ausgestaltung kann das erste Substrat einen Chip aufweisen und das zweite Substrat kann eine Leiterplatte aufweisen. In noch einer Ausgestaltung kann das erste Substrat einen ersten Chip aufweisen und das zweite Substrat kann einen zweiten Chip aufweisen, In noch einer Ausgestaltung kann das erste Substrat unter dem zweiten Substrat angeordnet sein. In noch einer Ausgestaltung kann das erste Substrat einen Leitungsrahmen aufweisen und das zweite Substrat kann einen Chip aufweisen.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Bilden eines Bauelements bereitgestellt, wobei das Verfahren Folgendes aufweist: Bilden einer ersten leitenden Kontaktinsel und einer zweiten leitenden Kontaktinsel über einem Substrat; Bilden einer Ätzstoppschicht über der ersten leitenden Kontaktinsel und der zweiten leitenden Kontaktinsel; Bilden einer Lötschicht über der Ätzstoppschicht; Entfernen der Lötschicht von über der ersten leitenden Kontaktinsel unter Nutzung eines ersten Ätzprozesses; und Entfernen der Ätzstoppschicht von über der ersten leitenden Kontaktinsel unter Nutzung eines zweiten Ätzprozesses, wobei der zweite Ätzprozess die Ätzstoppschicht relativ zur darunterliegenden ersten leitenden Kontaktinsel selektiv entfernt.
  • In einer Ausgestaltung kann die Ätzstoppschicht eine Ätzstoppschicht für den ersten Ätzprozess sein. In noch einer Ausgestaltung kann die erste leitende Kontaktinsel hinsichtlich der Ätzchemie des ersten Ätzprozesses nicht selektiv sein, In noch einer Ausgestaltung kann die Ätzstoppschicht Titan und Wolfram aufweisen, wobei der zweite Ätzprozess eine Ätzchemie aufweist, die Wasserstoffperoxid, Salpetersäure, Ammoniumperoxid und/oder ein SF6-basiertes Mittel für trockenchemische Ätzung aufweist. In noch einer Ausgestaltung kann das Bilden der Lötschicht über der Ätzstoppschicht Bilden einer Lötsperrschicht über der Ätzstoppschicht und Bilden einer Lötmetallschicht über der Lötsperrschicht aufweisen.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Gehäuse eine Stapelung, die ein erstes Substrat und ein zweites Substrat umfasst. Eine Drahtbondung ist an eine erste leitende Kontaktinsel auf dem zweiten Substrat gekoppelt. Ein Verbindungsstück ist an eine zweite leitende Kontaktinsel auf dem zweiten Substrat gekoppelt. Das Verbindungsstück ist an die zweite leitende Kontaktinsel gelötet. Eine Ätzstoppschicht ist zwischen dem Verbindungsstück und der zweiten leitenden Kontaktinsel angeordnet.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden eines Bauelements Bilden einer ersten leitenden Kontaktinsel und einer zweiten leitenden Kontaktinsel über einem Substrat, Bilden einer Ätzstoppschicht über der ersten leitenden Kontaktinsel und der zweiten leitenden Kontaktinsel und Bilden einer Lötschicht über der Ätzstoppschicht. Die Lötschicht wird von über der ersten leitenden Kontaktinsel unter Nutzung eines ersten Ätzprozesses entfernt. Die Ätzstoppschicht wird von über der ersten leitenden Kontaktinsel unter Nutzung eines zweiten Ätzprozesses entfernt. Der zweite Ätzprozess entfernt selektiv die Ätzstoppschicht relativ zur darunterliegenden ersten leitenden Kontaktinsel.
  • Zu einem umfassenderen Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun Bezug auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung genommen, in der:
  • 1 eine Querschnittsansicht eines Bauelements gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 eine Querschnittsansicht eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 3, welche die 3A und 3B enthält, ein Halbleitergehäuse gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei 3A eine Querschnittsansicht veranschaulicht und 3B eine Draufsicht veranschaulicht;
  • 4 eine alternative Ausführungsform eines Substrats mit mehreren leitenden Kontaktinseln gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 5 ein Halbleitergehäuse veranschaulicht, das einen gestapelten Chip gemäß einer Ausführungsform der vorliegenden Erfindung umfasst; die 611 ein Bauelement während verschiedener Phasen der Fertigung gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen; und
  • 12 eine alternative Ausführungsform des Halbleiterbauelements veranschaulicht und die zusätzliche Haftschicht, die zwischen der Lötsperrschicht und der Ätzstoppschicht angeordnet ist, veranschaulicht.
  • Entsprechende Bezugszeichen und Symbole in den unterschiedlichen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht anders angegeben. Die Figuren sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungsformen klar veranschaulichen, und sind nicht zwangsläufig maßstabgerecht gezeichnet.
  • Die Anfertigung und die Nutzung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare Erfindungsgedanken bereitstellt, die in vielen verschiedenen speziellen Kontexten ausgeführt werden können. Die erörterten speziellen Ausführungsformen sollen spezielle Möglichkeiten zum Anfertigen und zum Nutzen der Erfindung lediglich veranschaulichen und begrenzen nicht den Schutzbereich der Erfindung.
  • 1 veranschaulicht eine Querschnittsansicht eines Bauelements gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 1 kann das Bauelement in verschiedenen Ausführungsformen ein Halbleiterbauelement, eine Leiterplatte, ein Bauelementträger und/oder andere Bauelemente sein. Das Bauelement enthält ein Substrat 10. Das Substrat 10 kann ein Halbleitersubstrat, ein Isolatorsubstrat und/oder eine Kombination von Halbleiter- und Isolierschichten sein.
  • In verschiedenen Ausführungsformen enthält mindestens eine Oberfläche des Substrats 10 zwei unterschiedliche Typen leitender Kontaktinseln. In einer Ausführungsform ist eine erste leitende Kontaktinsel 20 eine Kontaktinsel, die ausgebildet ist, um drahtgebondet zu werden, während eine zweite leitende Kontaktinsel 30 ausgebildet ist, um gelötet zu werden. In verschiedenen Ausführungsformen können die leitenden Kontaktinseln ausgebildet sein, um drahtgebondet, gelötet, druckgebondet, keilgebondet, anodisch gebondet und unter Nutzung anderer Techniken befestigt zu werden. Alternativ kann eine der leitenden Kontaktinseln eine Prüfkontaktstelle sein, während eine andere der leitenden Kontaktinseln eine lötbare Kontaktinsel sein kann.
  • In verschiedenen Ausführungsformen sind die leitenden Kontaktinseln in einer Isolierschicht 40 angeordnet. In einer Ausführungsform ist die Isolierschicht 40 möglicherweise eine Polyimidschicht. In alternativen Ausführungsformen umfasst die Isolierschicht 40 eine geeignete Harzschicht oder andere Schichten, zum Beispiel entspannende Schichten, die ausgebildet sind, um durch Spannung hervorgerufene Mängel und Verunreinigungen von äußeren Massen wie Vergussmassen zu verhindern.
  • In verschiedenen Ausführungsformen umfassen die leitenden Kontaktinseln möglicherweise Aluminium- oder Kupferkontaktinseln. In einer oder mehreren Ausführungsformen umfassen die leitenden Kontaktinseln möglicherweise ein Reinmetall, das Spurenverunreinigungen enthalten kann, sowie Legierungen eines Metalls mit einem anderen Werkstoff. In verschiedenen Ausführungsformen ist über der zweiten leitenden Kontaktinsel 30 eine Unterhöckermetallisierungsschicht (Under Bump Metallization, UBM) angeordnet.
  • In einer oder mehreren Ausführungsformen umfasst die Unterhöckermetallisierungsschicht möglicherweise eine Ätzstoppschicht 50, eine Haftschicht 65 (siehe 12), eine Lötmetallsperrschicht 60 und eine Lötmetallschicht 70. In verschiedenen Ausführungsformen umfasst die Ätzstoppschicht 50 einen leitenden Werkstoff und umfasst in einer Ausführungsform möglicherweise Wolfram und in einer anderen Ausführungsform Titan und Wolfram. In einer oder mehreren Ausführungsformen umfasst die Haftschicht 65 (siehe 12) Titan. In einigen Ausführungsformen kann die Haftschicht 65 (siehe 12) weggelassen sein.
  • Die Lötmetallsperrschicht 60 kann ausgebildet sein, um eine Diffusion des Lötmetalls in die leitenden Kontaktinseln zu verhindern, und in einigen Ausführungsformen auch als lotbenetzbare Schicht. In einigen Ausführungsformen umfasst die Lötmetallsperrschicht 60 möglicherweise Nickel und Vanadium, zum Beispiel eine NiV-Legierungsschicht. In anderen Ausführungsformen umfasst die Lötmetallsperrschicht 60 möglicherweise eine andere Zusammensetzung, die eine Reinnickelschicht enthält.
  • Die Lötmetallschicht 70 kann so ausgebildet sein, dass sie ein Lot mit einem anderen befestigten Werkstoff bildet. Die Lötmetallschicht 70 umfasst in einer Ausführungsform möglicherweise Silber. In anderen Ausführungsformen umfasst die Lötmetallschicht 70 möglicherweise andere Lotwerkstoffe wie Kupfer, Pb-Sn und andere. Somit stellt die obere Oberfläche der Lötmetallschicht 70 über der zweiten leitenden Kontaktinsel 30 eine Oberfläche zum Bilden einer Lötverbindung zu einem anderen Substrat bereit.
  • Wie in 1 veranschaulicht, kann die erste Dicke t20 der ersten leitenden Kontaktinsel 20 in verschiedenen Ausführungsformen der zweiten Dicke t30 der zweiten leitenden Kontaktinsel 30 entsprechen. Dies ist zurückführbar auf die Selektivität, die durch den Ätzstoppbelag 50 bereitgestellt wird, wie unten weiter beschrieben wird.
  • 2 veranschaulicht eine Querschnittsansicht eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauelement ein Halbleiterchip 5 sein und kann ein Substrat 10, das ein Halbleitersubstrat 100 enthält, und eine Vielzahl von Isolierschichten umfassen. Die Vielzahl von Isolierschichten kann mehrere Metallisierungsschichten umfassen. In einer oder mehreren Ausführungsformen kann die erste leitende Kontaktinsel 20 an eine erste Region des Substrats 10 gekoppelt sein, während die zweite leitende Kontaktinsel 30 an eine zweite Region des Substrats 10 gekoppelt sein kann.
  • Das Halbleitersubstrat 100 ist in einer Ausführungsform möglicherweise ein Siliciumsubstrat. Alternativ wurde der Halbleiterchip 5 in anderen Ausführungsformen möglicherweise auf Siliciumcarbid (SiC), Germanium, Saphir und anderen Substraten gebildet. Folglich umfasst das Halbleitersubstrat 100 in verschiedenen Ausführungsformen möglicherweise ein Siliciumsubstrat, ein Silicium-auf-Isolator-Substrat, ein Verbindungshalbleitersubstrat. Das Halbleitersubstrat 100 kann Epitaxieschichten enthalten, die auch Heteroepitaxieschichten enthalten können. In einer Ausführungsform ist der Halbleiterchip 5 ein Bauelement, das mindestens teilweise auf Galliumnitrid (GaN) gebildet ist, welches ein GaN-auf-Saphir- oder ein GaN-auf Silicium-Substrat sein kann.
  • In verschiedenen Ausführungsformen umfasst der Halbleiterchip 5 möglicherweise ein Leistungshalbleiterbauelement, das in einer Ausführungsform ein diskretes Bauelement sein kann. In einer Ausführungsform ist der Halbleiterchip 5 ein Bauelement mit zwei Anschlüssen, etwa eine PIN-Diode oder eine Schottky-Diode. In einer oder mehreren Ausführungsformen ist der Halbleiterchip 5 ein Bauelement mit drei Anschlüssen, etwa ein Leistungs-Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), ein Sperrschicht-Feldeffekttransistor (JFET), ein bipolarer Sperrschichttransistor (BJT), ein Bipolartransistor mit isolierter Gateelektrode (IGBT) oder ein Thyristor. In verschiedenen Ausführungsformen kann der Halbleiterchip 5 einen Leistungschip umfassen, der zum Beispiel große Ströme aufnehmen kann (die z. B. größer als 30 Ampere sind). In verschiedenen Ausführungsformen umfasst der Halbleiterchip 5 möglicherweise ein diskretes vertikales Bauelement, etwa ein vertikales Leistungsbauelement mit zwei oder drei Anschlüssen. In verschiedenen Ausführungsformen ist der Halbleiterchip 5 möglicherweise ein vertikales Halbleiterbauelement, das ausgebildet ist, um bei etwa 20 V bis etwa 1000 V betrieben zu werden.
  • In einer Ausführungsform ist die erste leitende Kontaktinsel 20 an einen Gateanschluss gekoppelt, während die zweite leitende Kontaktinsel 30 an einen Sourceanschluss eines diskreten Transistors gekoppelt ist. Der Strom durch den Gateanschluss ist relativ zum Sourceanschluss kleiner. Deshalb kann der Gateanschluss durch einen Bonddraht an einen externen Schaltkreis gekoppelt sein, während die zweite leitende Kontaktinsel durch eine dickere lötbare Zwischenverbindung gekoppelt ist.
  • Die Dicke des Halbleiterchips 5 von der oberen Oberfläche zur gegenüberliegenden unteren Oberfläche ist in verschiedenen Ausführungsformen möglicherweise kleiner als 50 μm. Die Dicke des Halbleiterchips 5 von der oberen Oberfläche zur unteren Oberfläche ist in einer oder mehreren Ausführungsformen möglicherweise kleiner als 20 μm. Die Dicke des Halbleiterchips 5 von der oberen Oberfläche zur unteren Oberfläche ist in einer oder mehreren Ausführungsformen möglicherweise kleiner als 10 μm.
  • Eine Menge von Metallisierungsschichten 105 ist über dem Halbleitersubstrat 100 angeordnet, welche in verschiedenen Ausführungsformen eine oder mehrere Lagen von Metallleiterbahnen und Durchkontakten umfassen kann. Die Metallisierungsschichten 105 umfassen in einer Ausführungsform zum Beispiel möglicherweise zehn oder mehr Metalllagen. In einer anderen Ausführungsform umfassen die Metallisierungsschichten 105 möglicherweise drei Metallschichten. In einer anderen Ausführungsform umfassen die Metallisierungsschichten 105 möglicherweise vier oder mehr Metalllagen. Die Metallisierungsschichten 105 können in einer Ausführungsform verschiedene Bauelemente innerhalb des Halbleiterchips 5 koppeln. In einer anderen Ausführungsform bilden die Metallisierungsschichten 105 Kontakte zu unterschiedlichen Regionen eines diskreten Halbleiterbauelements.
  • In verschiedenen Ausführungsformen sind die erste leitende Kontaktinsel 20 und die zweite leitende Kontaktinsel 30 an aktive Bauelemente im Substrat 10, etwa ein erstes Bauelement 15, gekoppelt. Das erste Bauelement 15 ist in verschiedenen Ausführungsformen möglicherweise ein Transistor, ein Kondensator, eine Diode, ein Thyristor und andere Bauelemente. In einer Ausführungsform ist das erste Bauelement 15 ein diskreter Transistor. Die erste leitende Kontaktinsel 20 und die zweite leitende Kontaktinsel 30 sind in einer Ausführungsform möglicherweise eine obere Metallisierungsschicht einer mehrlagigen Metallisierung. Eine Vielzahl von innerhalb der Metallisierungsschichten 105 angeordneten Metallleiterbahnen und Durchkontakten kann die aktiven Bauelemente im Substrat 10 mit der ersten leitenden Kontaktinsel 20 und der zweiten leitenden Kontaktinsel 30 koppeln.
  • 2 veranschaulicht eine zweischichtige Metallisierung mit einer ersten Durchkontaktlage 131, einer ersten Metalllage 141, einer zweiten Durchkontaktlage 132, einer zweiten Metalllage 142, die durch eine dritte Durchkontaktlage 133 an die erste leitende Kontaktinsel 20 und die zweite leitende Kontaktinsel 30 gekoppelt ist. In einer Ausführungsform sind die erste leitende Kontaktinsel 20 und die zweite leitende Kontaktinsel 30 eine auf der obersten Metalllage des Halbleiterchips 5 gebildete Metalllage.
  • Jede der Metallisierungslagen kann eine zwischenlagige dielektrische Schicht enthalten. Zum Beispiel ist über dem Halbleitersubstrat 100 eine erste zwischenlagige dielektrische Schicht 106 aufgetragen. Über der ersten zwischenlagigen dielektrischen Schicht 106 ist eine zweite zwischenlagige dielektrische Schicht 107 aufgetragen. Über der zweiten zwischenlagigen dielektrischen Schicht 107 ist eine dritte zwischenlagige dielektrische Schicht 108 aufgetragen. Die zwischenlagigen dielektrischen Schichten können durch Ätzstoppbeläge voneinander getrennt sein.
  • In den veranschaulichten Ausführungsformen können die Leitmerkmale, welche die Metallleiterbahnen und die Durchkontakte bilden, unter Nutzung eines Dual-Damascene-Prozesses gebildet werden. In alternativen Ausführungsformen können die Leitmerkmale unter Nutzung eines Damascene-Prozesses oder einer Kombination von Single- und Dual-Damascene-Prozessen gebildet werden.
  • Jedes Leitmerkmal kann einen Metallbelag enthalten, der mehrere Schichten enthalten kann. Der Metallbelag enthält in einigen Ausführungsformen zum Beispiel möglicherweise einen ersten Metallbelag und einen zweiten Metallbelag. Der erste Metallbelag kann eine Diffusionssperre sein, während der zweite Metallbelag eine Keimschicht sein kann. Der Metallbelag kann mindestens teilweise weggelassen werden, falls als leitender Werkstoff Aluminium genutzt wird. Falls zum Bilden des Leitmerkmals jedoch Kupfer genutzt wird, können vor dem Auftragen des Kupfers unter Nutzung eines elektrochemischen. Prozesses eine Kupfersperr- und eine Kupferkeimschicht aufgetragen werden. Aluminiumleitmerkmale können unter Nutzung eines subtraktiven Prozesses aufgetragen werden.
  • Über dem Substrat 10, welches das Halbleitersubstrat 100 umfasst, wird eine Isolierschicht 40 gebildet. Zusätzlich, wie in der vorherigen Ausführungsform beschrieben, kann über der zweiten leitenden Kontaktinsel 30, jedoch nicht der ersten leitenden Kontaktinsel 20 eine Unterhöckermetallisierungsschicht gebildet werden, die eine Ätzstoppschicht 50, eine Haftschicht 65 (12), eine Lötmetallsperrschicht 60 und eine Lötmetallschicht 70 umfasst.
  • 3, welche die 3A und 3B enthält, veranschaulicht ein Halbleitergehäuse gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 3A eine Querschnittsansicht veranschaulicht und 3B eine Draufsicht veranschaulicht.
  • Unter Bezugnahme auf 3A umfasst das Halbleitergehäuse 75 mindestens einen innerhalb eines Kapselungswerkstoffs 55 eingebetteten Halbleiterchip 5. Der Halbleiterchip 5 ist über einem Die-Trägerkörper 220 eines (Leitungs-)Rahmens angeordnet, welcher eine Vielzahl von Zuleitungen 230 zum Kontaktieren des Halbleitergehäuses aufweist. Eine Klammer 250 ist über dem Halbleiterchip 5 angeordnet und ist an die zweite leitende Kontaktinsel 30 gekoppelt. In verschiedenen Ausführungsformen ist die Klammer 250 an die zweite leitende Kontaktinsel 30 gelötet. Ein zusätzliches Lötmetall wird möglicherweise auf der über der zweiten leitenden Kontaktinsel 30 angeordneten Lötmetallschicht 70 appliziert, bevor die Klammer 250 befestigt wird.
  • In verschiedenen Ausführungsformen weist die Klammer 250 einen ersten Abschnitt 250A, einen zweiten Abschnitt 250B, einen dritten Abschnitt 250C und einen vierten Abschnitt 250D auf. In verschiedenen Ausführungsformen ist der erste Abschnitt 250A ausgebildet, um eine Kontaktinsel auf dem Halbleiterchip 5 zu kontaktieren. In verschiedenen Ausführungsformen weist der erste Abschnitt 250A möglicherweise eine erste Breite auf, die mit der Breite der zweiten leitenden Kontaktinsel 30 korreliert ist, der vierte Abschnitt 250D weist möglicherweise eine zweite Breite zum Kontaktieren einer Zuleitung der Vielzahl von Zuleitungen 230 auf. Die Klammer 250 umfasst in einer Ausführungsform möglicherweise Kupfer. Die Klammer 250 ist in einer oder mehreren Ausführungsformen möglicherweise mit einem Lotwerkstoff beschichtet. In alternativen Ausführungsformen umfasst die Klammer möglicherweise andere leitende Werkstoffe.
  • In verschiedenen Ausführungsformen koppeln eine oder mehrere Drahtbondungen 160 möglicherweise andere leitende Kontaktinseln auf dem Halbleiterchip 5 an eine Zuleitung der Vielzahl von Zuleitungen 230.
  • Die Klammer 250, die Drahtbondungen 160 und der Halbleiterchip 5 sind innerhalb des Kapselungswerkstoffs 55 eingebettet. In verschiedenen Ausführungsformen umfasst der Kapselungswerkstoff 55 einen dielektrischen Werkstoff und umfasst in einer Ausführungsform möglicherweise eine Vergussmasse. In anderen Ausführungsformen umfasst der Kapselungswerkstoff 55 möglicherweise ein Polymer, ein Biopolymer, ein faserimprägniertes Polymer (z. B. Kohlenstoff- oder Glasfasern in einem Harz), ein teilchengefülltes Polymer und andere organische Werkstoffe. In einer oder mehreren Ausführungsformen umfasst der Kapselungswerkstoff 55 einen Dichtstoff, der nicht unter Nutzung einer Vergussmasse gebildet wurde, und Werkstoffe wie Epoxidharze und/oder Silicone. In verschiedenen Ausführungsformen ist der Kapselungswerkstoff 55 möglicherweise aus einem beliebigen zweckmäßigen duroplastischen, thermoplastischen oder wärmehärtbaren Werkstoff oder einem Schichtstoff gefertigt. Der Werkstoff des Kapselungswerkstoffs 55 kann in einigen Ausführungsformen Füllstoffe enthalten. In einer Ausführungsform umfasst der Kapselungswerkstoff 55 möglicherweise einen Epoxidwerkstoff und einen Füllstoff, der kleine Glasteilchen oder andere elektrisch isolierende Mineralfüllstoffe wie Aluminiumoxid oder organische Füllstoffe umfasst.
  • 3B veranschaulicht eine Draufsicht auf ein Halbleitergehäuse. Die Draufsicht ist eine der vielen Ausführungsformen der in 3A veranschaulichten Querschnittsansicht.
  • Wie in 3B veranschaulicht, ist die erste leitende Kontaktinsel 20 in einer Ausführungsform durch die Drahtbondungen 160 an eine Gatezuleitung 230A der Vielzahl von Zuleitungen 230 gekoppelt. Die zweite leitende Kontaktinsel 30 ist durch die Klammer 250 an eine Sourcezuleitung 230B der Vielzahl von Zuleitungen 230 gekoppelt. Eine Drainzuleitung 230C ist an den Die-Trägerkörper 220 gekoppelt und ist möglicherweise an den Drainkontakt des Halbleiterchips 5 gekoppelt. Ausführungsformen der Erfindung enthalten Single-, Dual- und Quad-Lead-Bauformen. Ausführungsformen der Erfindung enthalten ein Dual Flat No-Lead Package, ein Quad Flat No-Lead Package, ein Leadless Leadframe Package, einen Leadless Plastic Chip Carrier, einen Micro-Leadframe und andere. Zum Beispiel können in einer anderen Ausführungsform alle Zuleitungen auf einer Seite des Die-Trägerkörpers platziert sein. In verschiedenen Ausführungsformen umfasst das Halbleitergehäuse 75 möglicherweise Gehäuse beliebiger geeigneter Typen, einschließlich Through Hole Packages, Surface Mounted Packages etc.
  • 4 veranschaulicht eine alternative Ausführungsform eines Substrats mit mehreren leitenden Kontaktinseln gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In verschiedenen Ausführungsformen ist das Substrat 10 möglicherweise ein Isolatorsubstrat. In einer oder mehreren Ausführungsformen enthält das Isolatorsubstrat möglicherweise Metallleiterbahnen oder Durchkontakte. Das Isolatorsubstrat hat eine Vorderseite, auf der ein oder mehrere Halbleiterchips 5 montiert sein können, und eine Rückseite zum Verbinden mit externen Schaltkreisen. Die Vorderseite des Isolatorsubstrats enthält zum Beispiel möglicherweise eine oder mehrere erste leitende Kontaktinseln 20 und zweite leitende Kontaktinseln 30. Die zweite leitende Kontaktinsel 30 kann zum Montieren eines Halbleiterchips 5 genutzt werden.
  • Wie in 4 veranschaulicht, ist der Halbleiterchip 5 durch die Unterhöckermetallisierungsschicht an die zweite leitende Kontaktinsel 30 gekoppelt. In einer Ausführungsform können die Kontakte auf einer Seite des Halbleiterchips 5 durch die Drahtbondungen 160 an eine oder mehrere erste leitende Kontaktinseln 20 gekoppelt sein. Im Unterschied dazu kann eine andere Seite des Halbleiterchips 5 an die zweite leitende Kontaktinsel 30 gelötet sein. Die Lötkugeln 190 auf der Rückseite des Substrats 10 können zum Koppeln des Halbleiterchips 5 an externe elektrische Schaltkreise genutzt werden. Somit kann das Substrat 10 in dieser Ausführungsform ein isolierender Träger sein, etwa ein Ball-Grid-Array-Substrat.
  • 5 veranschaulicht ein Halbleitergehäuse, das einen gestapelten Chip gemäß einer Ausführungsform der vorliegenden Erfindung umfasst
  • 5 veranschaulicht eine weitere alternative Ausführungsform eines weiteren Chips 210, der auf dem Halbleiterchip 5 angeordnet ist. Der Halbleiterchip 5 ist möglicherweise über einem Leitungsrahmen angeordnet, welcher einen Die-Trägerkörper 220 und eine Vielzahl von Zuleitungen 230 umfasst. Der weitere Chip 210 kann an die zweite leitende Kontaktinsel 30 gebondet werden, zum Beispiel unter Nutzung von Flip-Chip-Bonden. Die erste leitende Kontaktinsel 20 auf dem Halbleiterchip 5 kann unter Nutzung der Drahtbondungen 160 an die Vielzahl von Zuleitungen 230 gekoppelt werden. Zusätzliche Klammern oder Platten können genutzt werden, um den Halbleiterchip 5 an die Vielzahl von Zuleitungen 230 zu koppeln.
  • Die 611 veranschaulichen ein Bauelement während verschiedener Phasen der Fertigung gemäß Ausführungsformen der vorliegenden Erfindung.
  • In einer Ausführungsform veranschaulicht 6 ein Halbleiterbauelement nach allen Fertigungsprozessen. Die Fertigungsprozesse enden mit der Bildung der Vielzahl von Chipkontaktinseln. Zum Beispiel sind eine erste leitende Kontaktinsel 20 und eine zweite leitende Kontaktinsel 30 zwischen einer Isolierschicht 40 exponiert. Die Isolierschicht 40 ist möglicherweise eine Harzschicht, eine Polyimidschicht, eine Siliciumoxidschicht, eine Siliciumnitridschicht und andere geeignete, dem Durchschnittsfachmann bekannte Isolierstoffe. Wie in verschiedenen Ausführungsformen beschrieben, enthält das Substrat 10 möglicherweise ein Halbleitersubstrat, ein Isolatorsubstrat und andere Trägertypen.
  • Unter Bezugnahme auf 7 ist über dem Substrat 10 eine Unterhöckermetallisierungsschicht gebildet. In verschiedenen Ausführungsformen ist die Unterhöckermetallisierungsschicht als unstrukturierte Schicht gebildet. Die Unterhöckermetallisierungsschicht kann eine oder mehrere leitende Schichten enthalten. In einer oder mehreren Ausführungsformen umfasst die Unterhöckermetallisierungsschicht eine leitende Ätzstoppschicht 50, eine Haftschicht 65 ( 12), eine Lötmetallsperrschicht 60 und eine Lötmetallschicht 70. In verschiedenen Ausführungsformen wird die leitende Ätzstoppschicht 50 möglicherweise unter Nutzung eines Sputterprozesses aufgetragen. In alternativen Ausführungsformen werden möglicherweise andere Auftragungsprozesse genutzt, einschließlich der chemischen Gasphasenabscheidung, der physikalischen Gasphasenabscheidung, der Atomschichtabscheidung und der Aufdampfung. In einer oder mehreren Ausführungsformen beträgt die Dicke der leitenden Ätzstoppschicht 50 nach der Auftragung etwa 10 nm bis etwa 200 nm. In verschiedenen Ausführungsformen umfasst die Ätzstoppschicht 50 eine Legierung, die Wolfram umfasst. In einer Ausführungsform umfasst die Ätzstoppschicht 50 eine Legierung, die Wolfram und Titan umfasst.
  • Als Nächstes wird die Haftschicht über der Ätzstoppschicht 50 aufgetragen. Die Haftschicht kann in einigen Ausführungsformen weggelassen werden. Die Haftschicht umfasst in einer Ausführungsform möglicherweise Titan. Zum Beispiel kann in einer Ausführungsform eine Schicht, die im Wesentlichen Reintitan umfasst, über der Ätzstoppschicht 50 aufgetragen werden.
  • Als Nächstes wird die Lötmetallsperrschicht 60 über der Haftschicht 65 (falls vorhanden) oder der Ätzstoppschicht 50 aufgetragen. Die Lötmetallsperrschicht 60 wird derart ausgewählt, dass eine Diffusion des anschließenden Lötmetalls in die zweite leitende Kontaktinsel 30 (z. B. in den Halbleiterchip 5 in 2) verhindert wird. Die Lötmetallsperrschicht 60 kann in einer Ausführungsform unter Nutzung eines Sputterprozesses aufgetragen werden. In alternativen Ausführungsformen werden möglicherweise andere Auftragungsprozesse genutzt, einschließlich der chemischen Gasphasenabscheidung, der physikalischen Gasphasenabscheidung, der Atomschichtabscheidung und der Aufdampfung. In verschiedenen Ausführungsformen umfasst die Lötmetallsperrschicht 60 möglicherweise Nickel, Nickelvanadium, Chrom, Kupfer und andere geeignete Werkstoffe.
  • Eine Lötmetallschicht 70 wird über der Lötmetallsperrschicht 60 aufgetragen. Die Lötmetallschicht 70 umfasst in verschiedenen Ausführungsformen möglicherweise eine einzige Metallschicht oder eine Vielzahl unterschiedlicher Metallschichten. In einer Ausführungsform umfasst die Lötmetallschicht 70 Silber. In verschiedenen Ausführungsformen umfasst die Lötmetallschicht 70 möglicherweise ein bleifreies Lot und enthält möglicherweise Kupfer, Zinn, Zink, Mangan, Wismut, Indium, Antimon und Anderes. In einer alternativen Ausführungsform umfasst die Lötmetallschicht 70 zum Beispiel möglicherweise Kupfer, Zinn, Silber und Mangan. In einer anderen Ausführungsform wird zum Beispiel möglicherweise ein Bleilot genutzt, das Blei und Zinn umfasst. Zu anderen Beispielen für die Lötmetallschicht 70 zählen SnPbAg, SnPb, PbAg, PbIn und bleifreie Werkstoffe wie SnBi, SnAgCu, SnTn und SiZn. Die Lötmetallschicht 70 kann elektroplattiert werden, auch wenn in anderen Ausführungsformen noch andere Prozesse wie stromloses Plattieren oder Auftragungsprozesse wie die Gasphasenabscheidung genutzt werden können. In einer Ausführungsform wird die Lötmetallschicht 70 möglicherweise aufgesputtert.
  • Unter Bezugnahme auf 8 wird über dem Substrat 10 ein Resist 80 aufgetragen. Der Resist 80 kann in verschiedenen Ausführungsformen ein positiver oder ein negativer Photoresist sein.
  • Der Resist 80 wird unter Nutzung herkömmlicher Lithografietechniken strukturiert. Nach dem Strukturieren wird der Bereich über der ersten leitenden Kontaktinsel 20 geöffnet, während der Resist 80 den Bereich über der zweiten leitenden Kontaktinsel 30 schützt. Ein Nassätzprozess wird genutzt, um die durch das Strukturieren des Resists 80 exponierte Lötmetallschicht 70 zu entfernen. Der Nassätzprozess umfasst zum Beispiel möglicherweise eine Mischung aus Salpeter-, Phosphor- und Essigsäureprozessen, um eine Silber umfassende Lötmetallschicht 70 zu ätzen.
  • Als Nächstes wird möglicherweise ein weiterer Nassätzprozess genutzt, um die nach dem Entfernen der Lötmetallschicht 70 exponierte Lötmetallsperrschicht 60 zu entfernen. Die Lötmetallsperrschicht 60 kann in einer oder mehreren Ausführungsformen unter Nutzung einer Kupferätzchemie geätzt werden.
  • Falls die darunterliegende Haftschicht 65 (12) vorhanden ist, kann die Haftschicht unter Nutzung der gleichen Ätzchemie oder einer anderen Ätzchemie geätzt werden. In einer Ausführungsform wird eine Titan umfassende Haftschicht 65 möglicherweise unter Nutzung von verdünnter HF geätzt. In einer anderen Ausführungsform wird die Haftschicht 65 derart ausgewählt, dass die Haftschicht 65 entfernt werden kann, ohne dass die Ätzstoppschicht 50 entfernt wird. Falls alternativ die Haftschicht 65 weggelassen wird, wird die Ätzchemie so ausgewählt, dass die Lötmetallsperrschicht 60 entfernt werden kann, ohne dass die Ätzstoppschicht 50 entfernt wird.
  • Als Nächstes wird die Ätzstoppschicht 50 unter Nutzung einer anderen Ätzchemie als bei der Ätzung der Haftschicht 65 und/oder der Lötmetallsperrschicht 60 entfernt. In verschiedenen Ausführungsformen wird die Ätzstoppschicht 50 unter Nutzung eines Wasserstoffperoxidätzprozesses geätzt. In verschiedenen Ausführungsformen wird Wasserstoffperoxid ausgewählt, da es selektiv für die darunterliegende erste leitende Kontaktinsel 20 ist. In verschiedenen Ausführungsformen ist die Ätzchemie relativ zur ersten leitenden Kontaktinsel 20 und zur Ätzstoppschicht 50 selektiv. In verschiedenen Ausführungsformen ist die Ätzrate der Ätzstoppschicht 50 weitaus größer als die Ätzrate der ersten leitenden Kontaktinsel 20 für das zum Ätzen der Ätzstoppschicht 50 ausgewählte Ätzmittel. In verschiedenen Ausführungsformen ist die Ätzrate der Ätzstoppschicht 50 um das 10-fache bis 100-fache schneller als die Ätzrate der ersten leitenden Kontaktinsel 20, wenn sie dem Ätzmittel exponiert wird, zum Beispiel Wasserstoffperoxid, Salpetersäure, Ammoniumperoxid (z. B. Ammoniumhydroxid und Wasserstoffperoxid) und/oder einem SF6-basierten Mittel für trockenchemische Ätzung.
  • In verschiedenen Ausführungsformen können die Ätzprozesse unter Nutzung eines einzigen Werkzeugs durchgeführt werden, zum Beispiel innerhalb einer selben Kammer oder innerhalb mehrerer Kammern, oder können innerhalb mehrerer Werkzeuge bearbeitet werden. In einer oder mehreren Ausführungsformen sind die Ätzprozesse möglicherweise ein isotroper Prozess oder ein anisotroper Prozess. In einer Ausführungsform können die Ätzstoppschicht 50, die Lötmetallsperrschicht 60 und/oder die Lötmetallschicht 70 unter Nutzung eines Plasmaprozesses wie einer reaktiven Ionenätzung entfernt werden.
  • In verschiedenen Ausführungsformen kann eine ähnliche Bearbeitung zum Bilden der in den 25 veranschaulichten Unterhöckermetallisierungsschichten genutzt werden.
  • 12 veranschaulicht eine alternative Ausführungsform des Halbleiterbauelements und veranschaulicht die zusätzliche Haftschicht 65, die zwischen der Lötmetallsperrschicht 60 und der Ätzstoppschicht 50 angeordnet ist. Wie zuvor beschrieben, kann die Haftschicht 65 in einigen Ausführungsformen weggelassen werden. Die Haftschicht 65 kann in einer oder mehreren Ausführungsformen Titan umfassen.
  • In verschiedenen Ausführungsformen ist eine Metallschicht, die eine das Metall umfassende Schicht ist, möglicherweise ein Reinmetall, eine Legierung, eine Verbindung oder ein intermetallischer Werkstoff. Eine Reinmetallschicht enthält in einer oder mehreren Ausführungsformen möglicherweise auch Spurenverunreinigungen. Zum Beispiel enthält eine Aluminium umfassende Kontaktinsel möglicherweise Reinaluminium, eine Aluminiumlegierung, eine Aluminiumverbindung oder einen Aluminium umfassenden intermetallischen Werkstoff.
  • Auch wenn diese Erfindung mit Bezug auf Ausführungsbeispiele beschrieben wurde, soll diese Beschreibung nicht begrenzend ausgelegt werden. Der Fachmann erkennt bei der Bezugnahme auf die Beschreibung verschiedene Abwandlungen und Kombinationen der Ausführungsbeispiele sowie andere Ausführungsformen der Erfindung. Zur Veranschaulichung können die in den 112 beschriebenen Ausführungsformen in alternativen Ausführungsformen miteinander kombiniert werden. Die beigefügten Ansprüche sollen deshalb alle solchen Abwandlungen oder Ausführungsformen einschließen.
  • Auch wenn die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Veränderungen hierin vorgenommen werden können, ohne vom Gedanken und vom Schutzbereich der Erfindung, wie von den beigefügten Ansprüchen definiert, abzuweichen. Zum Beispiel versteht der Fachmann ohne Weiteres, dass viele der Merkmale, der Funktionen, der Prozesse und der Werkstoffe, die hierin beschrieben werden, variiert werden können und diese dennoch in den Schutzbereich der vorliegenden Erfindung fallen.
  • Des Weiteren soll der Schutzbereich der vorliegenden Anmeldung nicht begrenzt sein auf die konkreten Ausführungsformen des Prozesses, der Maschine, der Herstellungsart, der Stoffzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Patentschrift beschrieben werden. Wie der Durchschnittsfachmann anhand der Offenbarung der vorliegenden Erfindung ohne Weiteres erkennt, können Prozesse, Maschinen, Herstellungsarten, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte, die es bereits gibt oder später noch entwickelt werden, die im Grunde dieselbe Funktion erfüllen oder im Grunde dasselbe Ergebnis erzielen wie die hierin beschriebenen entsprechenden Ausführungsformen, gemäß der vorliegenden Erfindung eingesetzt werden. Folglich soll der Schutzbereich der beigefügten Ansprüche solche Prozesse, Maschinen, Herstellungsarten, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte enthalten.

Claims (19)

  1. Bauelement, das Folgendes aufweist: eine erste leitende Kontaktinsel (20), die über einem Substrat (10) angeordnet ist; eine Ätzstoppschicht (50), die über einer oberen Oberfläche der ersten leitenden Kontaktinsel (20) angeordnet ist; und eine Lötschicht (60, 70), die über der Ätzstoppschicht (50) angeordnet ist.
  2. Bauelement nach Anspruch 1, wobei die Lötschicht Folgendes aufweist: eine Lötsperrschicht (60), die über der Ätzstoppschicht (50) angeordnet ist; und eine Lötmetallschicht (70), die über der Lötsperrschicht (60) angeordnet ist; wobei vorzugsweise das Bauelement weiter Folgendes aufweist: eine Haftschicht, die zwischen der Ätzstoppschicht (50) und der Lötsperrschicht (60) angeordnet ist.
  3. Bauelement nach Anspruch 2, wobei die Ätzstoppschicht (50) Wolfram und Titan aufweist.
  4. Bauelement nach Anspruch 3, wobei die Lötsperrschicht (60) Nickel und Vanadium aufweist; wobei vorzugsweise die Lötmetallschicht (70) Silber aufweist.
  5. Bauelement nach einem der Ansprüche 1 bis 4, das weiter eine zweite leitende Kontaktinsel (30), die über dem Substrat (10) angeordnet ist, aufweist, wobei die zweite leitende Kontaktinsel (30) ausgebildet ist, um unter Nutzung einer anderen Technik als Lötbonden gebondet zu werden; wobei vorzugsweise die zweite leitende Kontaktinsel (30) ausgebildet ist, um drahtgebondet zu werden.
  6. Bauelement nach Anspruch 5, wobei die erste leitende Kontaktinsel (20) und die zweite leitende Kontaktinsel (30) Aluminium oder Kupfer umfassen.
  7. Bauelement nach Anspruch 5, wobei eine Dicke der zweiten leitenden Kontaktinsel (30) einer Dicke der ersten leitenden Kontaktinsel (20) entspricht.
  8. Bauelement nach einem der Ansprüche 1 bis 7, wobei das Substrat (10) ein Halbleitersubstrat (10) aufweist.
  9. Bauelement nach einem der Ansprüche 1 bis 8, wobei das Substrat (10) eine Leiterplatte aufweist.
  10. Bauelement nach einem der Ansprüche 1 bis 9, wobei das Substrat (10) ein Ball-Grid-Array-Substrat (10) aufweist.
  11. Gehäuse, das Folgendes aufweist: eine Stapelung, die ein erstes Substrat und ein zweites Substrat aufweist; eine Drahtbondung, die an eine erste leitende Kontaktinsel (20) auf dem zweiten Substrat gekoppelt ist; und ein Verbindungsstück, das an eine zweite leitende Kontaktinsel (30) auf dem zweiten Substrat gekoppelt ist, wobei das Verbindungsstück an die zweite leitende Kontaktinsel (30) gelötet ist, wobei eine Ätzstoppschicht (50) zwischen dem Verbindungsstück und der zweiten leitenden Kontaktinsel (30) angeordnet ist.
  12. Gehäuse nach Anspruch 11, wobei das erste Substrat über dem zweiten Substrat angeordnet ist; wobei vorzugsweise das erste Substrat einen Chip aufweist und das zweite Substrat eine Leiterplatte aufweist.
  13. Gehäuse nach Anspruch 12, wobei das erste Substrat einen ersten Chip aufweist und das zweite Substrat einen zweiten Chip aufweist.
  14. Gehäuse nach einem der Ansprüche 11 bis 13, wobei das erste Substrat unter dem zweiten Substrat angeordnet ist; wobei vorzugsweise das erste Substrat einen Leitungsrahmen aufweist und das zweite Substrat einen Chip aufweist.
  15. Verfahren zum Bilden eines Bauelements, wobei das Verfahren Folgendes aufweist: Bilden einer ersten leitenden Kontaktinsel (20) und einer zweiten leitenden Kontaktinsel (30) über einem Substrat (10); Bilden einer Ätzstoppschicht (50) über der ersten leitenden Kontaktinsel (20) und der zweiten leitenden Kontaktinsel (30); Bilden einer Lötschicht über der Ätzstoppschicht (50); Entfernen der Lötschicht von über der ersten leitenden Kontaktinsel (20) unter Nutzung eines ersten Ätzprozesses; und Entfernen der Ätzstoppschicht (50) von über der ersten leitenden Kontaktinsel (20) unter Nutzung eines zweiten Ätzprozesses, wobei der zweite Ätzprozess die Ätzstoppschicht (50) relativ zur darunterliegenden ersten leitenden Kontaktinsel (20) selektiv entfernt.
  16. Verfahren nach Anspruch 15, wobei die Ätzstoppschicht (50) eine Ätzstoppschicht (50) für den ersten Ätzprozess ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei die erste leitende Kontaktinsel (20) hinsichtlich der Ätzchemie des ersten Ätzprozesses nicht selektiv ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die Ätzstoppschicht (50) Titan und Wolfram aufweist, wobei der zweite Ätzprozess eine Ätzchemie aufweist, die Wasserstoffperoxid, Salpetersäure, Ammoniumperoxid und/oder ein SF6-basiertes Mittel für trockenchemische Ätzung aufweist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Bilden der Lötschicht über der Ätzstoppschicht (50) Bilden einer Lötsperrschicht (60) über der Ätzstoppschicht (50) und Bilden einer Lötmetallschicht (70) aber der Lötsperrschicht (60) aufweist.
DE201410110362 2013-07-26 2014-07-23 Leitende Kontaktinseln und Verfahren zu ihrer Herstellung Withdrawn DE102014110362A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/952,080 2013-07-26
US13/952,080 US9082626B2 (en) 2013-07-26 2013-07-26 Conductive pads and methods of formation thereof

Publications (1)

Publication Number Publication Date
DE102014110362A1 true DE102014110362A1 (de) 2015-01-29

Family

ID=52274184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410110362 Withdrawn DE102014110362A1 (de) 2013-07-26 2014-07-23 Leitende Kontaktinseln und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
US (2) US9082626B2 (de)
DE (1) DE102014110362A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD774477S1 (en) * 2014-03-28 2016-12-20 Osram Sylvania Inc. Conductor pads
US9633957B2 (en) * 2014-11-28 2017-04-25 Infineon Technologies Ag Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US10892210B2 (en) * 2016-10-03 2021-01-12 Delta Electronics, Inc. Package structures
KR102420586B1 (ko) * 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
DE102007057689A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
FR2931586B1 (fr) * 2008-05-22 2010-08-13 St Microelectronics Grenoble Procede de fabrication et de test d'un circuit electronique integre
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20150287668A1 (en) 2015-10-08
US20150028461A1 (en) 2015-01-29
US9362216B2 (en) 2016-06-07
US9082626B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102013106577B4 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102014110362A1 (de) Leitende Kontaktinseln und Verfahren zu ihrer Herstellung
DE102012109484A1 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102016109166B4 (de) Lötmetallisierungsstapel und Verfahren zum Bilden desselben
DE102012104270A1 (de) Halbleiterkomponente und Verfahren zum Herstellen einer Halbleiterkomponente
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102015108510B4 (de) Bearbeiten von dicken Metallpads
DE112019005745T5 (de) Halbleiterbauelement
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned