CN107507767B - 碳化硅的等离子体切割 - Google Patents

碳化硅的等离子体切割 Download PDF

Info

Publication number
CN107507767B
CN107507767B CN201710442632.7A CN201710442632A CN107507767B CN 107507767 B CN107507767 B CN 107507767B CN 201710442632 A CN201710442632 A CN 201710442632A CN 107507767 B CN107507767 B CN 107507767B
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrate
plasma
layer
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710442632.7A
Other languages
English (en)
Other versions
CN107507767A (zh
Inventor
迈克尔·勒斯纳
曼弗雷德·恩格尔哈特
古德龙·施特兰茨尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107507767A publication Critical patent/CN107507767A/zh
Application granted granted Critical
Publication of CN107507767B publication Critical patent/CN107507767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请涉及碳化硅的等离子体切割。形成半导体器件的方法包括在碳化硅衬底的第一侧形成有源区，所述碳化硅衬底具有与所述第一侧相反的第二侧并在所述第一侧上形成接触焊盘。接触焊盘与有源区耦接。所述方法还包括在接触焊盘上形成蚀刻终止层以及从所述第二侧等离子体切割碳化硅衬底。等离子体切割蚀刻穿透碳化硅衬底并终止于蚀刻终止层。切割的碳化硅衬底通过蚀刻终止层被保持在一起。将切割的碳化硅衬底附接在载体上。通过切割蚀刻终止层将切割的碳化硅衬底分离成碳化硅管芯。

Description

碳化硅的等离子体切割
技术领域
本发明一般地涉及半导体加工，并且在具体实施方案中涉及碳化硅的等离子体切割(plasma dicing)。
背景技术
半导体器件被用于许多电子应用和其他应用中。半导体器件可包括形成于半导体晶片上的集成电路。或者，半导体器件可形成为单片器件例如，分立器件。通过如下在半导体晶片上形成半导体器件：在所述半导体晶片上沉积许多类型的材料薄膜，使所述材料薄膜图案化，对所述半导体晶片的选择性区域进行掺杂等。
每个半导体晶片被制造成包括多个管芯。在半导体晶片上制造半导体器件后，通过将晶片分成多个管芯来形成单独的半导体管芯。在制造结束时，通常使用锯切方法进行分割(其也被称为单切(singulation)或切割)。
发明内容
根据本发明的一个实施方案，形成半导体器件的方法包括在碳化硅衬底的第一侧形成有源区，所述碳化硅衬底包括与所述第一侧相反的第二侧并且在所述第一侧上形成接触焊盘，所述接触焊盘与所述有源区耦接。所述方法还包括在所述接触焊盘上形成蚀刻终止层以及从所述第二侧等离子体切割所述碳化硅衬底。等离子体切割蚀刻穿透所述碳化硅衬底并终止于蚀刻终止层。经切割的碳化硅衬底通过所述蚀刻终止层被保持在一起。将经切割的碳化硅衬底附接在载体上。通过使蚀刻终止层断开将经切割的碳化硅衬底分离成单独的碳化硅管芯。
根据一个可替选实施方案，形成功率半导体器件的方法包括提供包括第一侧和与所述第一侧相反的第二侧的碳化硅衬底以及对所述碳化硅衬底的一部分进行掺杂以从所述第一侧形成有源区。所述方法还包括在所述有源区上形成陶瓷稳定化层，以及从所述第二侧对所述碳化硅衬底进行减薄以露出主表面。所述方法还包括在所述碳化硅衬底的露出的主表面下方形成图案化掩模层，以及使用包含含氯和氟的卤间化合物的蚀刻化学物质和作为蚀刻掩模的图案化掩模层蚀刻穿透碳化硅衬底以露出陶瓷稳定化层。
根据一个可替选实施方案，等离子体蚀刻工具包括等离子体室、卤间化合物气体的入口、卤间化合物气体的出口、用于由卤间化合物气体产生等离子体的电极，以及用于加热待使用所述等离子体蚀刻的晶片的加热单元。
根据一个可替选实施方案，功率半导体器件包括碳化硅衬底；设置在所述碳化硅衬底的一侧上的背侧金属化层；设置在所述碳化硅衬底的相反侧上的前侧金属化层；以及支承所述碳化硅衬底且设置在所述前侧金属化层上的蚀刻终止层。所述蚀刻终止层具有比所述碳化硅衬底更大的占据面积(foot print)且包括前侧金属化层中通往接触焊盘的开口。
附图说明
为了更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，其中：
图1A是根据本发明的一个实施方案的半导体器件的截面图，图1B是所述半导体器件的对应的截面顶视图；
图1C包括根据本发明的一个实施方案组装之后的半导体器件的截面图；
图2A示出了根据本发明的一个实施方案在制造期间半导体器件的截面图；
图2B示出了根据本发明的一个实施方案在制造期间形成蚀刻终止层之后的半导体器件的截面图；
图2C示出了根据本发明的一个实施方案将器件安装在载体上之后半导体器件的截面图；
图2D示出了根据本发明的一个实施方案在减薄期间半导体器件的截面图；
图2E示出了根据本发明的一个实施方案在制造期间在将碳化硅衬底减薄之后沉积背侧金属化层之后的半导体器件的截面图；
图2F示出了根据本发明的一个实施方案在制造期间在形成图案化硬掩模层之后的半导体器件的截面图；
图2G示出了根据本发明的一个实施方案在制造期间在等离子体切割过程期间在等离子体工具中的半导体器件的截面图；
图2H示出了根据本发明的一个实施方案在制造期间在除去任何剩余的硬掩模层之后的半导体器件的截面图；
图2I示出了根据本发明的一个实施方案在制造期间在附接带和框架之后的半导体器件的截面图；
图2J示出了根据本发明的一个实施方案在制造期间在从载体去除之后的半导体器件的截面图；
图2K示出了根据本发明的一个实施方案在制造期间在完成切割过程之后的半导体器件的截面图；
图3示出了根据本发明的一个实施方案在制造期间使用分割经减薄的碳化硅衬底的可替选方式的半导体器件的截面图；
图4A至4E示出了根据本发明的一个替选实施方案在制造的各个阶段期间半导体器件的截面图；
图5A至5B示出了根据本发明的一个替选实施方案在制造的各个阶段期间半导体器件的截面图；
图6A至6D示出了根据本发明的一个实施方案在制造的各个阶段期间在形成图案化蚀刻终止层时的半导体器件的截面图；以及
图7A至7B示出了根据本发明的一个实施方案在制造的各个阶段期间半导体器件的截面图以及示出了通过单独的管芯的局部激光钻孔的接触形成。
具体实施方式
由于相对于硅具有更宽的带隙，碳化硅是功率半导体器件的有吸引力的选择。由于较高的击穿场强和热导率，碳化硅器件尤其在功率转换中具有很多应用。例如，更宽的带隙可以在较小尺寸的器件中支持较大的电压。虽然已很好地确立了相对于硅使用碳化硅作为基底半导体材料的理论优势，但是由于与碳化硅衬底中的器件的制造相关的实际考虑，该技术的采用受到限制。
此外，现代半导体芯片正以较小的厚度制造以提高性能，例如通过减少热效应和降低衬底电阻。薄的碳化硅芯片将有益于高功率应用。然而，非常薄的碳化硅芯片需要对薄的碳化硅晶片进行加工，所述薄的碳化硅晶片可以薄于60μm。此外，功率器件需要厚的金属化，其在与这些薄的碳化硅晶片组合时可以导致可靠性问题。例如，常规的锯切技术不足以切割碳化硅晶片。在使用常规的锯切方法加工之后切割碳化硅晶片引入许多缺陷。这是因为碳化硅极其硬(比硅硬许多倍)。事实上，碳化硅是继金刚石、氮化硼和碳化硼之后的材料的最硬材料种类之一。例如，金刚石的莫氏硬度为10，而氮化硼的莫氏硬度为9.5至10，碳化硅的莫氏硬度为9至9.5。这与硅(其约为6至7)形成鲜明对比。因此，锯切碳化硅需要使用非常硬的刀片，例如具有金刚石/碳化硼尖端。尽管使用这样的极其硬的材料，锯切刀片在切割步骤过程中仍容易磨损并且甚至断裂。工具故障可以导致昂贵的停机时间。即使那样，正在生产的芯片也可能面临重大损坏。例如，锯切也可能不整齐，导致不均匀的侧壁，其可引起管芯边缘碎裂、裂纹扩展和/或不同层的分层。此外，锯切过程非常缓慢且产生显著量的热(这可以导致有害的副作用)。因此，低成本且快速的切割技术将有利于碳化硅管芯的大量生产。
本发明的实施方案描述了用于切割碳化硅晶片的高速(快速)且低成本的方法。将使用图1A至图1C描述结构性实施方案。将使用图2至图7描述制造这些器件的各种方法。
图1A是根据本发明的一个实施方案的半导体器件的截面图。图1B是所述半导体器件的对应的截面顶视图。
参考图1A，示出了半导体管芯1。半导体管芯1包括经减薄的碳化硅衬底15，所述碳化硅衬底包括器件区20和金属化层30。所述器件区20包括所述半导体管芯1的有源器件区(例如，场效应晶体管的沟道区、双极晶体管的基极区、二极管的p/n结)。
在一个实施方案中，半导体管芯1包括功率器件。在一个实施方案中，半导体管芯1包括垂直功率MOSFET。或者，半导体管芯1包括侧向器件。在各种实施方案中，半导体管芯1包括齐纳二极管(Zener diode)、肖特基二极管(Schottky diode)、PIN二极管、JFET、n-沟道MOSFET、p-沟道MOSFET、NPN晶体管、PNP晶体管、IGBT、晶闸管、其组合及其他器件。在一个实施方案中，半导体管芯1是分立的功率半导体器件。在一个可替选的实施方案中，半导体管芯1是集成电路。
在一个实施方案中，经减薄的碳化硅衬底15具有六方晶体结构。在一个可替选的实施方案中，经减薄的碳化硅衬底15具有立方或菱方晶体结构。在各种实施方案中，经减薄的碳化硅衬底15包括2H-SiC、4H-SiC、6H-SiC、3C-SiC，以及其他多晶型晶体结构。
半导体管芯1还包括设置在经减薄的碳化硅衬底15上的蚀刻终止层40。蚀刻终止层40延伸到经减薄的碳化硅衬底15的侧壁之外。在一个或更多个实施方案中，蚀刻终止层40包括断开的表面(cleaved surface)。在一个或更多个实施方案中，蚀刻终止层40是陶瓷层。在各种实施方案中，蚀刻终止层40可包含例如氧化铝、氧化钇、铝氮化物、铝氧化物、钇氮化物、钇氧化物。
蚀刻终止层40包括对第一接触焊盘36和第二接触焊盘37的开口。在一个实施方案中，第一接触焊盘36通过金属化层30连接至功率MOSFET器件的源极或漏极，而第二接触焊盘37通过金属化层30连接至功率MOSFET的栅极或控制节点。
如从图1B清楚地看出，蚀刻终止层40的占据面积比经减薄的碳化硅衬底15大。在一个实施方案中，蚀刻终止层40可比经减薄的碳化硅衬底15厚。在各种实施方案中，蚀刻终止层40可有助于在等离子体切割过程期间用作蚀刻终止层以及有助于在等离子体切割之后机械地支承经切割的半导体管芯。以下描述的各种方法实施方案将有助于进一步更好地理解这些方面。
可将背侧金属化层21设置在碳化硅衬底15的背侧。背侧金属化层21可包括厚的铜层并且还可包括钎料层。在一个实施方案中，背侧金属化层21可比经减薄的碳化硅衬底15厚。
图1C包括根据本发明的一个实施方案组装之后的半导体器件的截面图。
图1C示出了使用半导体管芯1形成的半导体封装5。在本发明的各种实施方案中制造的半导体管芯1可以以合适的封装形状因子进行组装。引线框封装仅作为实例示出。引线框封装包括其上附接有半导体管芯1的管芯座(die paddle)2。例如使用扩散钎料层9将半导体管芯1的背侧附接至管芯座2。扩散钎料层9可包括包含铜-锡的金属间接头。半导体管芯1前侧的接触焊盘例如通过互连件附接至引线3。互连件可以是线接合到引线3的线或可以是其他类型的互连件。
如上所述，含有陶瓷材料的蚀刻终止层4是半导体管芯1的一部分。蚀刻终止层4中的开口用于接触半导体管芯1前侧上的第一接触焊盘36和第二接触焊盘37。半导体管芯1可被封装于封装剂6内。
图2A示出了根据本发明的一个实施方案在制造期间半导体器件的截面图。
参考图2A，示出了完成前端加工和后端加工之后的碳化硅衬底10。碳化硅衬底10具有形成在其内的多个半导体器件，即半导体管芯1。每个半导体管芯1可以是任何类型的芯片。
在各种实施方案中，半导体管芯1可包括功率半导体器件，其在一个实施方案中可以是分立器件。在一个实施方案中，半导体管芯1是二端器件(two terminal device)，例如PIN二极管、肖特基二极管或结势垒肖特基整流器。在一个或更多个实施方案中，半导体管芯1是三端器件(threeterminal device)，例如功率金属绝缘体半导体场效应晶体管(MISFET或MOSFET)、结型场效应晶体管(JFET)、双极结型晶体管(BJT)、绝缘栅双极晶体管(IGBT)或晶闸管。在另外的实例中，每个半导体管芯1可以是逻辑芯片、存储芯片、模拟芯片、高功率开关和其他类型的芯片。每个半导体芯片1可以包括形成集成电路的多个器件如晶体管或二极管，或者可以是分立器件，例如单个晶体管或单个二极管。
作为示例，碳化硅衬底10可以是100mm、150mm、200mm或300mm碳化硅晶片。在一个示例中，碳化硅衬底10可以是200mm碳化硅晶片，其厚度可为350μm至750μm，而在另一个实施方案中，碳化硅衬底10可以是150mm碳化硅晶片，其厚度为350mm至500mm。在另外的实施方案中，碳化硅衬底10可以是在衬底上生长的SiC的单晶外延层。
碳化硅衬底10可以是具有六方晶体结构的单晶材料。碳化硅衬底10的晶体结构可以是4H-SiC、6H-SiC或3C-SiC。在一个实施方案中，碳化硅衬底10是4H-SiC衬底。在各种实施方案中，碳化硅衬底10可以掺杂有n型掺杂剂如氮或磷或者可以掺杂有p型掺杂剂如铝。碳化硅衬底10的表面可以具有{0001}表面。然而，在另一些实施方案中，所述表面可以偏离轴线或朝<11-20>方向倾斜。在一个实施方案中，碳化硅衬底10的表面可以偏离轴并朝<11-20>方向以4°或8°取向。作为另一个示例，碳化硅衬底10的表面可以是朝<11-20>方向偏离轴3°至4°取向的6H-SiC。在另一些实施方案中，表面可以相对于该平面偏离轴。碳化硅衬底10可以包括一个或更多个外延层。
参考图2A，器件区20设置于碳化硅衬底10内。在各种实施方案中，器件区20可以包括掺杂区域。此外，器件区20的一些部分可以形成在碳化硅衬底10上。器件区20可包括有源区，例如晶体管的沟道区。
在此加工阶段，碳化硅衬底10包括顶表面11和相反的底表面12。在各种实施方案中，器件区20形成为较底表面12更靠近碳化硅衬底10的顶表面11。有源器件可以形成于碳化硅衬底10的器件区20中。器件区20在一定深度上延伸，所述一定深度取决于器件，为距离顶表面11亚微米至高达约50μm，并且在一个实施方案中为约10μm。此外，如随后将描述的，半导体管芯1的最终深度将在减薄之后确定。
在各种实施方案中，用于器件区20的器件之间耦接的所有必要的互连件、连接件、焊盘等形成于碳化硅衬底10的上方。如随后将描述的，在一些实施方案中，用于与外部电路耦接的接触焊盘在稍后阶段形成。因此，金属化层30形成于碳化硅衬底10的上方。金属化层30可包括一个或更多个金属化水平。每个金属化水平可包括埋置于绝缘层内的通孔或金属线。金属化层30可包括金属线和通孔以接触器件区20以及耦接每个半导体管芯1内的不同器件。
图案化的接触焊盘形成于顶表面11上，然后沉积保护层。图案化的接触焊盘31可通过使用镀覆方法沉积厚的铜层来形成。酰亚胺层32可沉积在厚的铜层上并且被打开以露出图案化的铜焊盘31。
通常，在进一步加工之前沉积钝化层或保护层。保护层被设计成有助于在随后的加工期间保护金属化层30以及器件区20。然而，在一个或更多个实施方案中，可省略保护层，因为可有利地使用蚀刻终止层来实现该功能。
图2B示出了根据本发明的一个实施方案在制造期间在形成蚀刻终止层之后的半导体器件的截面图。
参考图2B，将蚀刻终止层40沉积到碳化硅衬底10的顶表面11上。在各种实施方案中，蚀刻终止层40被选择为对于碳化硅蚀刻终止。在一个或更多个实施方案中，蚀刻终止层40包含当暴露于非常快地蚀刻碳化硅衬底10的等离子体时蚀刻不良的材料。例如，碳化硅衬底10可以以5微米/分钟至50微米/分钟的速率进行蚀刻，而在暴露于相同的化学物质时，蚀刻终止层可以以小于0.1微米/分钟的速率进行蚀刻。在一个实施方案中，蚀刻终止层40包含陶瓷材料，其可包括氧化铝、氧化钇、铝氮化物、铝氧化物、钇氮化物、钇氧化物。
在各种实施方案中，使用气相沉积方法、印刷或涂覆方法来沉积蚀刻终止层40。在一个或更多个实施方案中，将陶瓷糊料沉积到碳化硅衬底10的顶表面11上。在各种实施方案中，使用印刷方法将陶瓷糊料作为液体沉积，然后进行干燥和烧结。在一个可替选的实施方案中，使用涂覆方法来沉积陶瓷糊料。在另一些实施方案中，可使用诸如旋涂方法的方法来沉积陶瓷糊料，例如在此期间沉积旋涂电介质的旋涂方法。在另一些实施方案中，可使用其他沉积方法沉积糊料。在一个或更多个实施方案中，除了陶瓷材料以外，可印刷和烧结例如氧化铝、氧化镁、氧化钛或类似材料的糊料以形成稳定的氧化物如陶瓷糊料或混凝土。在各种实施方案中，陶瓷糊料可为水基混合物并且可表现出自硬化如混凝土。在各种实施方案中，陶瓷糊料具有浆料状粘度，防止其从碳化硅衬底10流走。在一些实施方案中，陶瓷糊料可由两种组分的混合物形成，其凝固以形成固体材料。此外，在一些实施方案中，还可使用基于由有机化合物填充的热稳定聚合物的复合材料。另外的实施方案可使用利用激光烧结固化和/或图案化的粉末材料(包括陶瓷和氧化物)。
将陶瓷糊料烧结(加热)以形成固体材料。例如，在一个或更多个实施方案中，烧结可在380℃至约450℃下进行。在另一个实施方案中，烧结在350℃至约450℃下进行。在另一个实施方案中，烧结在400℃至约450℃下进行。在另外的实施方案中，烧结过程可在更低的温度下进行。固化之后，蚀刻终止层还可另外提供机械支承和电隔离。
在各种实施方案中，在经受固化过程和抛光过程之后，固化的陶瓷糊料形成具有顶表面41的蚀刻终止层40。固化后，由于沉积的陶瓷糊料的表面张力和/或随后在烧结期间产生的应力，固化的陶瓷糊料可具有弯曲表面。可进行抛光过程以形成如图所示的平坦表面。在一个或更多个实施方案中，可使用化学机械方法、研磨、湿法蚀刻、等离子体蚀刻等进行抛光。
在各种实施方案中，蚀刻终止层40具有类似于碳化硅的热膨胀系数，例如，4×10-6/K至5×10-6/K。在一个或更多个实施方案中，蚀刻终止层40的厚度为至少1μm。然而，在另一些实施方案中，蚀刻终止层40可更厚以提供机械稳定和支承，并且因此在各种实施方案中可为约10μm至约100μm。在一个或更多个实施方案中，蚀刻终止层40的厚度为碳化硅衬底10的最终厚度之厚度的至少20％至70％(或器件区20的20％至70％)。
在各种实施方案中，蚀刻终止层40可包括多个层。在一个或更多个实施方案中，蚀刻终止层40可包括耐等离子体蚀刻化学物质蚀刻的薄金属层，例如铁、镍和铜。然而，在各种实施方案中，蚀刻终止层40不是纯粹由金属制成的。这是因为金属原子在随后的等离子体蚀刻期间将溅射并且最终需要清洁或更换等离子体室的壁。
图2C示出了根据本发明实施方案将器件安装在载体上之后的半导体器件的截面图。
参考图2C，可将半导体器件安装在陶瓷载体50上用于进一步加工。在一些实施方案中，如果蚀刻终止层40足够厚以便在随后的加工期间也提供机械支承，则可省略陶瓷载体50。如图2C所示，碳化硅衬底10在此加工阶段具有第一厚度为t1，其将被减小以提高器件性能。
图2D示出了根据本发明的一个实施方案在减薄期间半导体器件的截面图。
使用陶瓷载体50作为机械支承物，将碳化硅衬底10从背侧，即从先前的底表面12减薄。在各种实施方案中，减薄可使用机械研磨、化学蚀刻或两者的组合来进行。将在减薄之后确定在碳化硅衬底10中形成的管芯1的最终深度。减薄工具(其在一个实施方案中可以是研磨工具)减小了碳化硅衬底10的厚度。在另一个实施方案中，减薄工具可使用化学方法如湿法蚀刻或等离子体蚀刻来使碳化硅衬底10变薄。在一个或更多个实施方案中，碳化硅衬底10可在不安装到带上的情况下变薄。
在各种实施方案中，可在整个晶片的背侧上整体地进行减薄。在一个或更多个实施方案中，减薄之后的碳化硅衬底10(即，经减薄的碳化硅衬底15)的第二厚度t2可为1μm至约500μm。减薄暴露了经减薄的碳化硅衬底15的新的背表面111。
图2E示出了根据本发明的一个实施方案在制造期间在将碳化硅衬底减薄之后沉积背侧金属化层之后的半导体器件的截面图。
背侧金属化层16可在经减薄的碳化硅衬底15的露出的背表面111上形成。在各种实施方案中，背侧金属化层16可包括多于一个的金属层。在一个或更多个实施方案中，背侧金属化层16可使用物理气相沉积方法来沉积。在可替选的实施方案中，背侧金属化层16可使用包括化学气相沉积、原子层沉积、电化学沉积、无电沉积、印刷等的其他气相沉积方法来沉积。
在一个或更多个实施方案中，背侧金属化层16包含铝。在一个可替选的实施方案中，背侧金属化层16包含铜。在另一个可替选的实施方案中，背侧金属化层16包含钎料相容材料，例如，可包含银、锡、金、铂、锡、铅、铟、镉、铋中的一种或更多种。具体实例包括铝层、钛层、镍钒层、银、金-锡等，使得能够进行用于在经减薄的碳化硅衬底15的背侧上形成低欧姆接触的热铝物理气相沉积。在又一些实施方案中，背侧金属化层16包含金属硅化物。在另一个实施方案中，背侧金属化层16包含金属氮化物，例如钛氮化物、钨氮化物、钽氮化物。在各种实施方案中，背侧金属化层16可通过沉积钛或钨，然后沉积铝来形成。
背侧金属化层16还可包括用于接触形成的钎料层。钎料层的实例包括Au、Ag、Sn、Au合金、Ag合金、Sn合金及其组合。在一个实施方案中，钎料层包含银锡合金。在各种实施方案中，钎料层可包括形成钎料层的多个层，并且还可保护下面的金属免受环境的影响。在一些实施方案中，铜可被用作钎料层。
图2F示出了根据本发明的一个实施方案在制造期间在形成图案化硬掩模层之后的半导体器件的截面图。
如图2F所示形成图案化硬掩模层70。在一个实施方案中，沉积硬掩模的未图案化层(blanket layer)并使其图案化。硬掩模可包含多个层，例如Ni、Al、碳、氧化硅、氮化硅、氮化钛等。
在各种实施方案中，选择硬掩模层70的材料使得其蚀刻得比经减薄的碳化硅衬底15慢。特别地，对于给定的蚀刻速率选择硬掩模层70的厚度使得硬掩模层70在蚀刻穿透经减薄的碳化硅衬底15所需的时间期间未被完全蚀刻。
可使用诸如化学气相沉积(CVD)、物理气相沉积、等离子体增强CVD(包括大气压化学气相沉积(APCVD)或亚大气压化学气相沉积(SACVD))的气相沉积方法、旋涂方法等沉积硬掩模层70。
可使用光刻方法来使硬掩模层70图案化。例如，将光敏材料层沉积在硬掩模层70上。通过暴露于光或辐射以将图案从光刻掩模(未示出)转移到光敏材料层并使光敏材料显影来使光敏材料层图案化。然后将光敏材料层用作蚀刻掩模，同时蚀刻掉硬掩模层70的一部分，留下所示的图案化结构。
图2G示出了根据本发明的一个实施方案在制造期间在形成图案化硬掩模层之后的半导体器件的截面图。
使用图案化硬掩模层70作为蚀刻掩模，使用等离子体方法对经减薄的碳化硅衬底15进行等离子体蚀刻。等离子体室150的壁衬有惰性材料如石英。将待蚀刻的器件放置在等离子体室150内的卡盘25上。
在各种实施方案中，通过使用高温方法来提高经减薄的碳化硅衬底15的等离子体蚀刻速率。因此，在各种实施方案中，将经减薄的碳化硅衬底15加热至约300℃或甚至更高。在一个实施方案中，将经减薄的碳化硅衬底15加热至500℃至700℃。这可通过例如通过灯42加热晶片来实现。灯42可为弧光灯、红外灯或闪光灯以快速加热晶片。在一个实施方案中，灯42可在等离子体壁的外部并且可通过等离子体壁中的窗口进入。或者，卡盘25还可单独加热或与灯42组合加热。可使用快速热退火灯快速加热晶片。例如，可在10秒至20秒内对经减薄的碳化硅衬底15进行加热。一旦经减薄的碳化硅衬底15达到保持温度，则开始等离子体加工。
在各种实施方案中，小心地控制经减薄的碳化硅衬底15的温度以避免超过金属化的容许极限。例如，如果前侧金属化包括铝线，则温度低于450℃以避免对铝金属线造成损坏。
然而，在开始等离子体加工之前，必须对器件表面和等离子体室进行清洁以除去任何会导致爆炸的潜在气体。这是因为等离子体蚀刻将使用三氟化氯(和类似气体)进行，这是一种非常易燃易爆的组分。三氟化氯是一种氧化性气体且极具反应性。其与几乎所有的物质(包括硅氧化物、硅氮化物)和半导体制造中使用的几乎所有材料发生反应。例如，即使痕量的水也可以引起爆炸。
因此，惰性气体如氮气和/或氩气可用于吹扫。在一个实施方案中，可在加热经减薄的碳化硅衬底15之前进行吹扫。在另一个实施方案中，可在加热经减薄的碳化硅衬底15之后进行吹扫。因此，在加热过程期间或之后，可进行吹扫过程以清洁经减薄的碳化硅衬底15的表面并从等离子体室150中除去任何爆炸性气体。
接着，在等离子体室150内产生等离子体。等离子体蚀刻系统可被设计成反应性的或离子的，并且通常为二者的组合。等离子体蚀刻过程的净蚀刻速率可以高于可使用反应性湿法蚀刻或物理蚀刻方法获得的单独的蚀刻速率。因此，等离子体系统可以是等离子体蚀刻系统，例如筒式反应器、下游等离子体蚀刻器、以等离子体模式或以反应离子蚀刻模式运行的平行板蚀刻系统或高密度等离子体蚀刻系统。在一个或更多个实施方案中，使用各向异性蚀刻方法，例如反应性离子蚀刻和高密度等离子体蚀刻。
因此，在各种实施方案中，可使用不同类型的等离子体反应器来产生等离子体。在一个实施方案中，等离子体工具可以是微波发生器、电子回旋共振(ECR)等离子体反应器、电感耦接等离子体反应器、远程等离子体反应器、螺旋等离子体反应器等。此外，在一些实施方案中可使用由微波等离子体发生单元产生的远程(remote)等离子体。在一个或更多个实施方案中，等离子体工具产生高密度等离子体。
在包括一个或更多个入口151和一个或更多个出口152的等离子体室150中进行等离子体蚀刻过程。通过从入口151穿过室到出口152的气流来控制等离子体化学物质。将具有蚀刻终止层40的经减薄的碳化硅衬底15放置在卡盘25上。在一些实施方案中，载体50和蚀刻终止层40还可为导电的用于提供改进的蚀刻各向异性和在经减薄的碳化硅衬底15周围提供更均匀的电场。在一些实施方案中，可省略载体50，因此将蚀刻终止层40直接放置在卡盘25上。
可通过在顶部电极节点76与底部电极节点77之间施加电能来产生等离子体。等离子体室150在操作期间接地。底部电极节点77通过阻塞电容器(blocking capacitor)将RF发生器耦接至卡盘25。在一个实施方案中，可通过将等离子体室150从约0.1W/cm2充能(powering)至约10W/cm2来产生等离子体。在一个实施方案中，以13.56MHz的RF功率以100V至2000V的激励RMS电压向等离子体充能。在各种实施方案中，在等离子体蚀刻系统中，在顶部电极75与经减薄的碳化硅衬底15之间施加高电场，其使等离子体室150内的一些气体原子电离以形成等离子体155。在等离子体155与顶部电极75和经减薄的碳化硅衬底15之间产生偏压。带电离子以及中性化学自由基可被加速并被导向经减薄的碳化硅衬底15，导致蚀刻。
在各种实施方案中，等离子体化学物质可包含蚀刻剂气体和惰性气体。在各种实施方案中，蚀刻剂气体被选择为三氟化氯或其他卤间化合物如氟化氯、五氟化氯。如果使用三氟化氯化合物，则可使用另外的反应气体。三氟化氯的流动速率约为100sccm至约500sccm。等离子体室150内的压力可为约1毫托至1托。
如上所述，由于卡盘25与等离子体室150之间的电位差，一些三氟化氯被离子化并朝向经减薄的碳化硅衬底15的露出的背表面加速。硬掩模层70仅露出经减薄的碳化硅衬底15的切割区域使得蚀刻沿着切割平面穿过经减薄的碳化硅衬底15进行。
离子化物质和中性物质一起快速蚀刻穿过经减薄的碳化硅衬底15。由离子化物质提供的定向蚀刻产生垂直侧壁。由于三氟化氯的极具反应性性质，容易实现大于10微米/分钟的蚀刻速率，导致优异的生产量。在各种实施方案中，通过经减薄的碳化硅衬底15的蚀刻速率可为10微米/分钟至30微米/分钟。
另外，由于等离子体室150中使用的卤间化合物气体的爆炸和腐蚀性质，故等离子体室150的壁衬有惰性材料(例如氧化铝、氧化钇或其他陶瓷或石英)以最小化/避免蚀刻等离子体室150的壁。
专门设计蚀刻终止层40来终止等离子体蚀刻过程。在没有蚀刻终止层40的情况下，一旦等离子体蚀刻继续蚀刻穿透经减薄的碳化硅衬底15使管芯分离，单个管芯将在等离子体室150内散开。蚀刻终止层40相对于等离子体化学物质为惰性的并且不蚀刻，因此有助于将管芯保持在一起。等离子体蚀刻可为定时蚀刻或者可以当观察到蚀刻终止层40的材料时终止。
碳化硅非常难以被等离子体蚀刻且常规的等离子体蚀刻速率小于1微米/分钟。使用本发明的一个实施方案，比使用常规等离子体蚀刻所能够实现的蚀刻速率高许多倍的蚀刻速率是可能的。
本发明的一个实施方案可用于远程等离子体系统，在上述各种实施方案中描述的等离子体产生过程可用于产生等离子体，然后将其转移到不同的室中。来自等离子体源的反应性化学物质和/或离子可随后用于相邻室中的切割步骤。例如，化学物质可以扩散到与晶片相互作用的另一个室中。或者，离子物质可被向下加速并使用。
图2H示出了根据本发明的一个实施方案在制造期间在除去任何剩余的硬掩模层之后的半导体器件的截面图。
与蚀刻终止层40不同，在等离子体暴露期间，硬掩模层70被显著蚀刻。在一些实施方案中，如前图所示，在等离子体蚀刻之后，可能仅存在小厚度的硬掩模层70。除去该剩余的硬掩模层以暴露经减薄的碳化硅衬底15的表面。
图2I示出了根据本发明的一个实施方案在制造期间在附接带之后的半导体器件的截面图。
可将经减薄的碳化硅衬底15安装到包括粘合带的框架80上。将经减薄的碳化硅衬底15附接到外框架内的粘合带上。在一个或更多个实施方案中，为环形结构的框架沿着外边缘支承粘合带。在一个实施方案中，粘合带可为切割带。在另一个实施方案中，粘合带可具有附有粘合剂层(例如丙烯酸树脂)的涂层的衬底，例如，聚氯乙烯。在一个或更多个实施方案中，框架80包括支承材料如金属或塑料(陶瓷)材料。在各种实施方案中，框架80的内径大于经减薄的碳化硅衬底15的直径。
图2J示出了根据本发明的一个实施方案在制造期间在从载体除去之后的半导体器件的截面图。
图2J示出了在与载体50分离并翻转衬底之后的器件。附接到框架80上的具有蚀刻终止层40的经减薄的碳化硅衬底15与载体50分离。可通过使用化学方法、加热方法、机械方法或上述方法的组合来分离载体50。
图2K示出了根据本发明的一个实施方案在制造期间在完成切割过程之后的半导体器件的截面图。
切割过程中的下一步骤是切割将不同的芯片保持在一起的蚀刻终止层40。将现在已被等离子体切割的经减薄的碳化硅衬底15分离成单独的芯片。在一个实施方案中，使用机械分离方法对蚀刻终止层40施加压力。
如图2K所示，通过经由辊90施加压力机械地切割蚀刻终止层40。例如，可使用辊90提供x-y平面中的重复机械力，导致蚀刻终止层40断开。机械力引发通过蚀刻终止层40扩展的裂纹。因此，蚀刻终止层40的侧壁表面包括可具有比已被等离子体切割的经减薄的碳化硅衬底15的侧壁更高的表面粗糙度的断开表面。
图3示出了根据本发明的一个实施方案在可替选的分离方式之后的制造期间半导体器件的截面图。
参考图3，在一个实施方案中，可使用锯切刀片91切割蚀刻终止层40。在一个可替选的实施方案中，可使用激光方法(例如非接触切割(stealth dicing))切割蚀刻终止层40。
图4A至4E示出了根据本发明的一个实施方案在制造的各个阶段期间半导体器件的截面图。
在一个或更多个实施方案中，必须露出器件前侧的接触焊盘。在一个或更多个实施方案中，在等离子体切割之后露出接触焊盘以防止蚀刻接触焊盘。因此，形成接触焊盘并被蚀刻终止层覆盖。在等离子体切割经减薄的碳化硅衬底之后，使蚀刻终止层图案化以露出接触焊盘。有利地，在单独的管芯以晶片形式保持附接在一起的同时进行蚀刻终止层的图案化。在完全分离之后在蚀刻终止层中形成开口可以是昂贵的。
图4A至4E中描述的实施方案示出了打开接触点的一种方式。将图2中描述的实施方案与图4A至4E中描述的实施方案组合。例如，图4A示出了在形成蚀刻终止层40(例如，如图2A至2F所述)之后和等离子体切割之后(例如，如图2G至2H所述)的器件。
如图4A所示，将晶片51置于载体50上用于加工。参考图4B，例如使用常规的光刻方法来形成抗蚀剂层105并使其图案化。使抗蚀剂层105图案化用于通过金属化层30接触经减薄的碳化硅衬底15内的器件区20中的器件。
使用图案化抗蚀剂层105，蚀刻下面的蚀刻终止层40以形成开口112。在各种实施方案中，使用各向异性蚀刻方法如反应性离子蚀刻方法进行蚀刻。通过如图4C和4D所示的蚀刻过程打开金属化层30的最上水平处的接触焊盘115。图4C是截面图，以及图4D是示出金属化层30中的接触焊盘的顶部截面图。在露出接触焊盘115之后，如图4E接着所示，除去图案化抗蚀剂层105(如果剩余的话)。
图5A至5B示出了根据本发明的一个实施方案在制造的各个阶段期间半导体器件的截面图。
该实施方案示出了露出预先形成的接触焊盘的可替选方式。在该实施方案中，预先制造接触开口并填充有牺牲材料。参考图5A，在沉积蚀刻终止层40之前，可形成牺牲抗蚀剂层125并使其图案化以覆盖接触焊盘。牺牲抗蚀剂层125包含对于等离子体蚀刻化学物质也具有不同的蚀刻抗性(etch immunity)的牺牲材料。例如，牺牲抗蚀剂层125的牺牲材料在经受三氟化氯时不蚀刻。另外，牺牲材料具有与随后沉积的蚀刻终止层40不同的材料。由于这种差异，可以在等离子切割之后选择性地除去牺牲材料。
如图5A接着所示，将蚀刻终止层40沉积在牺牲抗蚀剂层125之间的开口内。在本发明的各种实施方案中，牺牲抗蚀剂层125可具有与牺牲抗蚀剂层125不同的厚度。例如，当暴露于等离子体时，牺牲抗蚀剂层125可具有更快的蚀刻速率。然而，只要在等离子体加工期间未完全除去牺牲抗蚀剂层125，就不会对下面的接触焊盘115造成损坏。
图6A至6B示出了根据本发明的一个实施方案在形成图案化蚀刻终止层的同时在制造的各个阶段期间半导体器件的截面图。
在另外的实施方案中，可沉积图案化蚀刻终止层。例如，可将图案化蚀刻终止层沉积在牺牲抗蚀剂层125之间(图6A)，并且在沉积蚀刻终止层40之后除去牺牲抗蚀剂层125以露出接触焊盘(图6B)。或者，可使用模板印刷在单个步骤中沉积具有用于接触的开口的图案化蚀刻终止层。
参考图6C，将衬底10的前侧安装在载体(例如载体50)上。在一个实施方案中，载体50包括凹部。在一个实施方案中，载体50可包括具有凹部的硅晶片。
参考图6D，在从背侧将衬底10减薄并附接到载体50上之后，形成图案化硬掩模层70用于如先前实施方案中所述的等离子体切割。
在进一步加工期间，蚀刻终止层40中的接触开口可被不受高温影响的高温胶、O形环(密封垫(seal))等覆盖。例如，在一个实施方案中，载体50可包括可以配合减薄的硅衬底15的凹部。接触载体50的侧壁可填充有高温胶以形成防止蚀刻剂侵蚀通过接触开口露出的接触焊盘的密封垫。密封层的实例包括围绕蚀刻终止层40的高温圆形O形环116。
在等离子体工具中等离子体切割经减薄的碳化硅衬底15(类似于图2G)。
图7A至7B示出了根据本发明的一个实施方案在制造的各个阶段期间半导体器件的截面图以及示出了通过单独的管芯的局部激光钻孔的接触形成。
在可替选的实施方案中，可如先前实施方案(例如图2A至2K或3)中所述进行管芯的加工以产生多个分离的管芯。然而，在切割之前不形成接触焊盘开口。因此，切割的管芯不具有露出的接触焊盘。因此，单独地加工每个单独的管芯，并且例如使用激光钻孔方法来打开接触焊盘。因此，图7A示出了在激光钻孔期间除将激光束聚焦到蚀刻终止层40上的激光尖端116之外的半导体管芯的截面图。图7B示出了激光钻孔之后的半导体管芯的截面图。
虽然已参照示例性实施方案描述了本发明，但是本说明书不旨在以限制性含义来解释。参照说明书后，示例性实施方案的各种修改和组合以及本发明的其他实施方案对于本领域技术人员将是显而易见的。因此，旨在所附权利要求书包括任何这样的修改或实施方案。

Claims (22)

1.一种形成半导体器件的方法，所述方法包括：
在碳化硅衬底的第一侧形成有源区，所述碳化硅衬底包括与所述第一侧相反的第二侧；
在所述碳化硅衬底的所述第一侧上形成接触焊盘，所述接触焊盘耦接至所述有源区；
在形成所述接触焊盘之后，在所述接触焊盘上形成蚀刻终止层；
从所述第二侧等离子体切割所述碳化硅衬底，所述等离子体切割蚀刻穿透所述碳化硅衬底并终止于所述蚀刻终止层，经切割的碳化硅衬底通过所述蚀刻终止层被保持在一起；
将所述经切割的碳化硅衬底附接在载体上；
在所述等离子体切割之后从所述第一侧在所述蚀刻终止层中形成接触开口，所述接触开口使得形成于所述碳化硅衬底的所述第一侧的所述接触焊盘露出；
在露出所述接触焊盘之后，通过使所述蚀刻终止层断开将所述经切割的碳化硅衬底分离成碳化硅管芯。
2.根据权利要求1所述的方法，其中所述等离子体切割包括相对于所述蚀刻终止层选择性地蚀刻所述碳化硅衬底的蚀刻化学物质。
3.根据权利要求1所述的方法，其中在所述等离子体切割期间，当露出于所述等离子体切割的等离子体时，所述碳化硅衬底的蚀刻速率为10μm/分钟至30μm/分钟。
4.根据权利要求3所述的方法，其中当露出于所述等离子体切割的等离子体时，所述蚀刻终止层的蚀刻速率为0.01μm/分钟至0.1μm/分钟。
5.根据权利要求1所述的方法，其中使所述蚀刻终止层断开包括通过机械力分离。
6.根据权利要求1所述的方法，其中使所述蚀刻终止层断开包括锯切所述蚀刻终止层或非接触切割所述蚀刻终止层。
7.根据权利要求1所述的方法，其中在所述接触焊盘上形成蚀刻终止层包括在所述碳化硅衬底上涂覆液体层，将所述液体层固化，以及将固化的液体层抛光以形成平坦表面。
8.根据权利要求1所述的方法，其中在所述接触焊盘上形成蚀刻终止层包括对所述蚀刻终止层进行模板印刷，所述接触焊盘在所述模板印刷之后保持打开。
9.根据权利要求1所述的方法，其中所述载体包括具有带的框架。
10.根据权利要求1所述的方法，其中所述碳化硅衬底包括在所述第一侧的第一主表面和在所述第二侧的第二主表面，其中所述碳化硅衬底是单晶材料，以及其中所述第一主表面是(100)晶面表面。
11.根据权利要求1所述的方法，还包括：
在所述等离子体切割之前从所述第二侧对所述碳化硅衬底进行研磨。
12.根据权利要求1所述的方法，其中所述蚀刻终止层包含陶瓷材料。
13.根据权利要求1所述的方法，其中使用等离子体蚀刻工具进行所述等离子体切割，所述等离子体蚀刻工具包括：
等离子体室；
卤间化合物气体的入口；
所述卤间化合物气体的出口；
用于由所述卤间化合物气体产生等离子体的电极；以及
用于加热待利用所述等离子体被蚀刻的晶片的加热单元。
14.一种形成功率半导体器件的方法，所述方法包括：
提供包括第一侧和与所述第一侧相反的第二侧的碳化硅衬底；
从所述第一侧对所述碳化硅衬底的一部分进行掺杂以形成有源区；
在所述碳化硅衬底的所述第一侧形成接触焊盘，所述接触焊盘耦接至所述有源区；
形成覆盖所述接触焊盘的图案化保护层；
在所述有源区和所述接触焊盘上形成陶瓷稳定化层，所述陶瓷稳定化层配置为提供机械稳定和支承，所述陶瓷稳定化层设置在所述图案化保护层的相邻区域之间；
从所述第二侧对所述碳化硅衬底进行减薄以露出主表面；
在所述碳化硅衬底的露出的主表面的下方形成图案化掩模层；
将具有所述图案化掩模层的所述碳化硅衬底放置在等离子体室内，并将所述碳化硅衬底加热到大于300℃的温度；
使用包含含氯和氟的卤间化合物的蚀刻化学物质和作为蚀刻掩模的所述图案化掩模层，蚀刻穿透所述碳化硅衬底以露出所述陶瓷稳定化层；以及
在所述蚀刻之后去除所述图案化保护层。
15.根据权利要求14所述的方法，其中所述卤间化合物是四氟化氯。
16.根据权利要求14所述的方法，其中相对于所述陶瓷稳定化层，所述蚀刻化学物质选择性地蚀刻所述碳化硅衬底。
17.根据权利要求14所述的方法，还包括：
在所述蚀刻之后，将柔性载体附接至所述碳化硅衬底的所述露出的主表面；以及
使所述陶瓷稳定化层断开以形成多个碳化硅管芯，其中所述多个碳化硅管芯中的每一个包括所述陶瓷稳定化层的一部分和所述碳化硅衬底的一部分。
18.根据权利要求17所述的方法，其中使所述陶瓷稳定化层断开包括通过机械力分离。
19.根据权利要求17所述的方法，其中使所述陶瓷稳定化层断开包括锯切所述陶瓷稳定化层或非接触切割所述陶瓷稳定化层。
20.根据权利要求14所述的方法，还包括：
在所述第一侧上形成接触焊盘，所述接触焊盘耦接至所述有源区。
21.根据权利要求20所述的方法，还包括：
在所述蚀刻之前在所述陶瓷稳定化层中形成开口，所述开口使所述接触焊盘露出。
22.根据权利要求14所述的方法，其中在等离子体蚀刻工具中进行所述蚀刻，所述等离子体蚀刻工具包括：
等离子体室；
卤间化合物气体的入口；
所述卤间化合物气体的出口；
用于由所述卤间化合物气体产生等离子体的电极；以及
用于加热待利用所述等离子体被蚀刻的晶片的加热单元。
CN201710442632.7A 2016-06-14 2017-06-13 碳化硅的等离子体切割 Active CN107507767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/182,387 US10032670B2 (en) 2016-06-14 2016-06-14 Plasma dicing of silicon carbide
US15/182,387 2016-06-14

Publications (2)

Publication Number Publication Date
CN107507767A CN107507767A (zh) 2017-12-22
CN107507767B true CN107507767B (zh) 2020-12-01

Family

ID=60419914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710442632.7A Active CN107507767B (zh) 2016-06-14 2017-06-13 碳化硅的等离子体切割

Country Status (3)

Country Link
US (1) US10032670B2 (zh)
CN (1) CN107507767B (zh)
DE (1) DE102017112644B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355014B1 (en) * 2017-12-22 2019-07-16 Micron Technology, Inc. Assemblies having vertically-extending structures
US20200051793A1 (en) * 2018-08-13 2020-02-13 Skc Solmics Co., Ltd. Ring-shaped element for etcher and method for etching substrate using the same
KR20200034503A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11972970B1 (en) 2020-09-01 2024-04-30 Hrl Laboratories, Llc Singulation process for chiplets
CN113984484B (zh) * 2021-12-29 2022-03-04 中国科学院地质与地球物理研究所 纳米刻蚀精度多次离子切割装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US20070196999A1 (en) * 2004-07-30 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Method For Manufacturing Semiconductor Device
CN101432898A (zh) * 2006-04-27 2009-05-13 松下电器产业株式会社 半导体发光元件及晶片
CN101728285A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 焊盘的形成方法
CN102832117A (zh) * 2011-06-14 2012-12-19 国际商业机器公司 用于形成多结光生伏打结构的剥离方法和光生伏打器件
CN103531536A (zh) * 2012-07-05 2014-01-22 英飞凌科技股份有限公司 部件以及使用超薄载体制造部件的方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US20020177321A1 (en) 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
WO2007126158A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 半導体発光素子およびウエハ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US20070196999A1 (en) * 2004-07-30 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Method For Manufacturing Semiconductor Device
CN101432898A (zh) * 2006-04-27 2009-05-13 松下电器产业株式会社 半导体发光元件及晶片
CN101728285A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 焊盘的形成方法
CN102832117A (zh) * 2011-06-14 2012-12-19 国际商业机器公司 用于形成多结光生伏打结构的剥离方法和光生伏打器件
CN103531536A (zh) * 2012-07-05 2014-01-22 英飞凌科技股份有限公司 部件以及使用超薄载体制造部件的方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece

Also Published As

Publication number Publication date
US20170358494A1 (en) 2017-12-14
DE102017112644A1 (de) 2017-12-14
US10032670B2 (en) 2018-07-24
CN107507767A (zh) 2017-12-22
DE102017112644B4 (de) 2024-01-04

Similar Documents

Publication Publication Date Title
CN107507767B (zh) 碳化硅的等离子体切割
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
US20220181211A1 (en) Composite Wafer, Semiconductor Device and Electronic Component
CN105609410B (zh) 用于处理半导体衬底的方法和用于处理半导体晶片的方法
CN105308726A (zh) 用于对半导体晶片进行等离子体切片的方法和设备
JP2011108813A (ja) 半導体装置及びその製造方法
JPH11297980A (ja) のこ引きにより切り離されるメサ構造の半導体チップ
US9455192B2 (en) Kerf preparation for backside metallization
CN105336718B (zh) 源极向下半导体器件及其制造方法
US9847270B2 (en) Method for insulating singulated electronic die
US11393784B2 (en) Semiconductor package devices and method for forming semiconductor package devices
US9922899B2 (en) Method of manufacturing element chip and element chip
CN110875268A (zh) 晶圆级封装方法及封装结构
JP4966348B2 (ja) 半導体装置の製造方法
US20170154853A1 (en) Method for singulating a multiplicity of chips
CN109065510B (zh) 一种芯片封装结构及其制备方法
US9640419B2 (en) Carrier system for processing semiconductor substrates, and methods thereof
JP2020092107A (ja) ウェーハの加工方法
JP2007266347A (ja) 半導体装置の製造方法
CN112309972A (zh) 电子器件及其形成方法
KR20200067103A (ko) 웨이퍼의 가공 방법
KR20040025951A (ko) 반도체 소자의 백그라인딩 방법
JP2009295766A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant