CN112309972A - 电子器件及其形成方法 - Google Patents

电子器件及其形成方法 Download PDF

Info

Publication number
CN112309972A
CN112309972A CN202010757132.4A CN202010757132A CN112309972A CN 112309972 A CN112309972 A CN 112309972A CN 202010757132 A CN202010757132 A CN 202010757132A CN 112309972 A CN112309972 A CN 112309972A
Authority
CN
China
Prior art keywords
base substrate
workpiece
support layer
major surface
polymeric support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010757132.4A
Other languages
English (en)
Inventor
G·M·格里弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112309972A publication Critical patent/CN112309972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本公开涉及电子器件及其形成方法。公开了一种方法和电子器件。可使用该方法以允许对包括管芯的工件的薄层进行处理。该工件可包括基部基底和覆盖在该基部基底上的多个层。该方法可包括：在该多个层上形成聚合物支撑层；将该工件的部件区内的该基部基底减薄或移除，其中该部件区包括电子器件；以及在将该基部基底减薄或移除之后将该工件切割为多个管芯。在另一方面，可使用这种方法形成该电子器件。在一个实施方案中，该工件可具有与半导体晶片相对应的大小以允许晶片级处理，而不是管芯级处理。

Description

电子器件及其形成方法
技术领域
本公开涉及方法和电子器件，并且具体地，涉及用于从工件移除基部基底的至少一部分的方法和由该方法形成的电子器件。
背景技术
包括电子器件的管芯可能会使全部或几乎全部半导体晶片从该管芯的部件区内的器件层下方移除。器件层的累积厚度可在2微米至7微米厚的范围内。当电子器件的区域较小时，诸如对于切割的管芯，器件层的相对薄的累积厚度可本身具有充分的机械支撑。然而，随着与电子器件相关联的基底的大小增加，例如，当该基底具有100mm或更大的直径时，器件层的此相对薄的累积厚度本身可能提供不了充分的机械支撑。
可使用复杂的处理序列来附接和移除基底，如Chung,J.W.等的“Si上GaN技术，用于能源和通信中的高级装置的新方法(GaN-on-Si Technology,a New Approach forAdvanced Devices in Energy and Communications)”；欧洲固态装置研究会议纪要2010(Proceedings of the European Solid-State Device Research Conference 2010)；IEEE，第52页至第56页(2010)中所描述。鉴于工艺流程，可能并不需要此类复杂的处理，并且此类复杂的处理可导致较低的产量。需要包括相对薄的电子器件的工件处理方面的改进。
发明内容
本发明将要解决的问题是允许移除基部基底或者使基部基底的厚度基本上薄于常规的背面磨削的基部基底，并且仍然允许在不损坏器件层的情况下执行处理操作。
在一方面，提供一种方法。所述方法可包括提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面。该工件可包括基部基底和覆盖在该基部基底上的多个层。其中所述多个层与所述第二主表面相比更接近所述第一主表面。该方法还可包括沿着所述工件的所述第一主表面形成聚合物支撑层；以及移除所述基部基底在所述工件的部件区内的厚度的至少50％，其中所述部件区包括电子器件，并且在移除了所述基部基底的所述厚度的至少50％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度是至少30微米。该方法还可包括在移除了所述基部基底的所述厚度的至少50％之后，将所述工件切割为多个管芯。
在一个实施方案中，所述聚合物支撑层永久地附接到所述第一主表面。
在另一实施方案中，所述方法还可包括在形成所述聚合物支撑层之前沿着所述工件的所述第一主表面形成间隔物结构。
在特定实施方案中，所述方法还可包括移除所述聚合物支撑层的一部分以暴露所述间隔物结构。提供所述工件可包括提供所述工件，其中所述基部基底是晶片并且具有至少200mm的直径，并且形成所述间隔物结构可包括形成电连接到所述电子器件的端子的导电构件，其中所述导电构件具有至少30微米的高度。形成所述聚合物支撑层可包括沿着所述工件的所述第一主表面形成模制化合物；以及固化所述模制化合物以形成所述聚合物支撑层。移除所述聚合物支撑层的所述部分可包括磨削掉所述模制化合物以暴露所述导电构件，并且移除所述基部基底的厚度的至少50％可包括移除所述基部基底在所述工件的所述部件区内的所述厚度的至少80％，其中在移除了所述基部基底的所述厚度的至少80％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度具有在75微米至300微米的范围内的厚度。
在另一实施方案中，所述基部基底是单晶第14族元素晶片，并且高电子迁移率晶体管包括所述多个层中的至少两个层。
在另一方面，提供一种方法。所述方法可包括提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括基部基底和覆盖在所述基部基底上的多个层，其中所述多个层与所述第二主表面相比更接近所述第一主表面。该方法还可包括沿着所述工件的所述第一主表面形成沟槽，并且所述沟槽至少延伸到所述基部基底；以及形成延伸到所述沟槽中并接触所述基部基底的聚合物支撑层。该方法还可包括移除所述基部基底在部件区内的厚度的至少一部分以暴露所述沟槽内的所述聚合物支撑层，其中在所述沟槽内并且在移除了所述基部基底的至少所述部分之后，所述聚合物支撑层具有在所述沟槽内测得的至少30微米的高度，并且所述部件区包括电子器件；并且在移除了所述基部基底的所述厚度的至少一部分之后，将所述工件切割为多个管芯。
在一个实施方案中，所述多个层可包括牺牲层，并且可执行将所述基部基底的厚度的至少一部分移除以暴露所述牺牲层。
在另一个方面，提供了电子器件。所述电子器件可包括：多个层，所述多个层具有第一主表面和与所述第一主表面相反的第二主表面；聚合物支撑层，所述聚合物支撑层沿着所述工件的所述第一主表面，其中在部件区内，聚合物支撑层和所述多个层的组合厚度是至少30微米；以及后侧构件，所述后侧构件沿着所述第二主表面。所述聚合物支撑层的至少一个外围侧和所述后侧构件的至少一个外围侧可为基本上共边的。
在一个实施方案中，所述多个层内的特定层是半导体层，并且所述多个层具有最多9微米的累积厚度。
在另一实施方案中，所述器件可包括高电子迁移率晶体管，并且所述多个层中的至少两个层可包括III-V半导体材料。
由本发明实现的技术效果可包括在将所述基部基底减薄或移除之前沿着工件的与基部基底相反的一侧形成聚合物支撑层。所述聚合物支撑层允许使用器件层和其余部分的基部基底(如果存在)的厚度，而在不存在聚合物支撑层的情况下，所述工件可能具有不充分的机械支撑来承受后续的处理操作。
附图说明
在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
图1包括工件的俯视图的图解，该工件包括部件区和划刻道。
图2包括图1的工件的一部分的横截面视图的图解，该工件的该部分在部件区内包括示例性器件结构。
图3包括图1的工件的一部分的横截面视图的图解，该工件的该部分在部件区内包括另一示例性器件结构。
图4包括图1的工件的一部分的横截面视图的图解，该工件的该部分包括基部基底、多个层和间隔物结构。
图5包括在形成前侧聚合物支撑层之后的图4的工件的横截面视图的图解。
图6包括在移除了基部基底的一部分之后的图5的工件的横截面视图的图解。
图7包括在移除了基部基底的其余部分之后的图6的工件的横截面视图的图解。
图8包括在形成后侧聚合物支撑层之后的图7的工件的横截面视图的图解。
图9包括在移除了前侧聚合物支撑层的一部分以暴露间隔物结构之后的图8的工件的横截面视图的图解。
图10包括在将工件切割为管芯之后的图9的工件的横截面视图的图解。
图11包括在将工件切割之后的管芯的俯视图的图解。
图12包括根据另一实施方案的在形成电绝缘导热层并且沿着工件的背部主表面附接散热片结构之后的图7的工件的横截面视图的图解。
图13包括在移除了前侧聚合物支撑层的一部分以暴露间隔物结构并且沿着工件的背部主表面移除基部基底的一部分之后的图5的工件的横截面视图的图解。
图14包括在移除了基部基底的其余部分之后的图13的工件的横截面视图的图解。
图15包括在形成后侧聚合物支撑层之后的图14的工件的横截面视图的图解。
图16包括在移除了划刻道内的基部基底的一部分之后的图4的工件的横截面视图的图解。
图17包括在形成前侧聚合物支撑层之后的图16的工件的横截面视图的图解。
图18包括在移除了基部基底之后的图17的工件的横截面视图的图解。
图19包括在形成后侧聚合物支撑层之后的图18的工件的横截面视图的图解。
图20包括在移除了前侧聚合物支撑层的部分以暴露接合焊盘之后的图19的工件的横截面视图的图解。
图21包括在移除了划刻道内的多个层和基部基底的部分之后的图4的工件的横截面视图的图解。
图22包括在形成前侧聚合物支撑层之后的图21的工件的横截面视图的图解。
图23包括在移除了基部基底之后的图22的工件的横截面视图的图解。
图24包括在沿着工件的背侧形成导电层之后的图23的工件的横截面视图的图解。
图25包括在移除了划刻道内的导电层的部分之后的图24的工件的横截面视图的图解。
图26包括在将工件切割为管芯之后的图25的工件的横截面视图的图解。
图27包括在移除了划刻道内的多个层的部分之后的图4的工件的横截面视图的图解，其中该多个层包括牺牲层、器件区段和互连区段。
图28包括在形成前侧聚合物支撑层之后的图27的工件的横截面视图的图解。
图29包括在移除了基部基底之后的图28的工件的横截面视图的图解。
图30包括在移除了牺牲层并且沿着工件的背部主表面形成导电层之后的图29的工件的横截面视图的图解。
图31包括在沿着工件的背侧移除了基部基底的部分而不是全部之后的图22的工件的横截面视图的图解。
图32包括在移除了基部基底的部分以限定沟槽之后的图31的工件的横截面视图的图解。
图33包括在形成导电层以填充沟槽之后的图32的工件的横截面视图的图解。
图34包括在移除了前侧聚合物支撑层的部分以暴露间隔物结构并且将工件切割为管芯之后的图33的工件的横截面视图的图解。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其他元件放大，以有助于改善对本发明的实施方案的理解。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，基于如本申请中所公开的教导内容，可以采用其他实施方案。
术语“宽度”意在是指跨越基底的主表面而测得的尺寸。当基底沿着主表面具有不同的尺寸时，较大的尺寸是长度，并且较小的尺寸是宽度。当沿着主表面的尺寸相同(例如，正方形)或一致(例如，圆形的直径)时，这些尺寸在本文称为宽度。对于非等边矩形基底(非正方形基底)，这种基底的沿着主表面的宽度小于该基底沿着该主表面的长度。对于具有可通过短轴和长轴来表征的尺寸的基底(例如，椭圆形或卵形基底)的主表面，该短轴对应于宽度，并且该长轴对应于长度。在垂直于主表面的方向上测量与基底相关联的层、结构或其他特征的高度和厚度。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可包括未明确列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下中的任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并且给出本发明的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从确切如所述的理想目标来看，值的至多百分之十(10％)(对于掺杂物浓度是至多20％)的差值是合理的差值。
族编号对应于基于2016年11月28日版IUPAC元素周期表的元素周期表中的列。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其他来源中找到。
本文描述的实施方案允许处理具有可在处理期间暴露的相对薄的层的至少部分的工件。在一个实施方案中，工件可具有永久附接的聚合物支撑层，该聚合物支撑层有助于在后续的处理操作期间提供充分的机械支撑。在使用永久附接的聚合物支撑层的情况下，不需要通过切割和管芯封装来保留相对厚的基部基底。因此，可处理基本上大于管芯的工件，使得可针对许多管芯仅需要执行一次处理序列，这与针对每个管芯执行处理序列形成对比，针对每个管芯执行处理序列对于每个半导体晶片来说可能会执行多于100次。该方法良好地适合于其中厚的基部基底可能提供不了最佳电气特性的电子器件(例如，III-V半导体器件上的厚Si基底可为不合意的，随着半导体基底更厚，与漏极或集电极相关联的电阻可能会更高，等等)。许多实施方案可使用一个或多个聚合物支撑层来确保工件具有充分的厚度，从而允许在晶片级下执行处理，而不会有相对薄的器件层在处理期间被损坏的显著风险。在需要或期望时，可使用间隔物结构来辅助确保留有聚合物支撑层的充分厚度。
在一个方面，方法可包括：提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括基部基底和覆盖在所述基部基底上的多个层，其中所述多个层与所述第二主表面相比更接近所述第一主表面；沿着所述工件的所述第一主表面形成聚合物支撑层；移除所述基部基底在所述工件的部件区内的厚度的至少50％，其中所述部件区包括电子器件，并且在移除了所述基部基底的所述厚度的至少50％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度是至少30微米，以及在移除了所述基部基底的所述厚度的至少50％之后，将所述工件切割为多个管芯。
在另一个方面，方法可包括：提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括基部基底和覆盖在所述基部基底上的多个层，其中所述多个层与所述第二主表面相比更接近所述第一主表面；沿着所述工件的所述第一主表面形成沟槽，并且所述沟槽至少延伸到所述基部基底；形成延伸到所述沟槽中并接触所述基部基底的聚合物支撑层；移除所述基部基底在部件区内的厚度的至少一部分以暴露所述沟槽内的所述聚合物支撑层，其中在所述沟槽内并且在移除了所述基部基底的至少所述部分之后，所述聚合物支撑层具有在所述沟槽内测得的至少30微米的高度，并且所述部件区包括电子器件；并且在移除了所述基部基底的所述厚度的至少一部分之后，将所述工件切割为多个管芯。
在另一方面，一种电子器件可包括多个层，该多个层具有第一主表面和与该第一主表面相反的第二主表面；聚合物支撑层，所述聚合物支撑层沿着所述工件的所述第一主表面，其中在部件区内，聚合物支撑层和所述多个层的组合厚度是至少30微米；以及后侧构件，所述后侧构件沿着所述第二主表面，其中所述聚合物支撑层的至少一个外围侧和所述后侧构件的至少一个外围侧是基本上共边的。
图1包括工件100的前侧(器件侧)主表面的俯视图的图解。后侧主表面与该前侧主表面相反，并且在图1中看不到。工件100包括基部基底102、部件区106和在部件区106之间的划刻道108。在图1中未示出器件层，并且在下文关于图2和图3更详细地描述器件层。在一个实施方案中，基部基底102的半导体材料可包括单晶第14族元素(例如，硅或锗)、III-V半导体材料或II-VI半导体材料。在特定实施方案中，基部基底102可为半导体晶片。基部基底102具有沿着基部基底102的相反两侧的两个主表面。沿着基部基底102的更接近工件100的前侧主表面的主表面形成部件区106。
在所示出的实施方案中，基部基底102是圆形并且具有沿着该主表面的直径，该直径是一种类型的宽度。基部基底102可具有另一形状，诸如正方形、矩形、椭圆等。基部基底102可具有至少100mm的宽度(在所示出的实施方案中的直径)。随着宽度增加，可需要或要求更多的机械支撑。因此，具有至少150mm的宽度的基部基底102可比100mm的宽度更厚，具有至少200mm的宽度的基部基底102可比150mm的宽度更厚，具有至少300mm的宽度的基部基底102可比200mm的宽度更厚，等等。虽然可能不存在对宽度的理论限制，但基部基底102可具有最多400mm的宽度。
许多不同类型的电子部件可位于部件区内。图2和图3包括示例性部件的横截面视图来示出可位于部件区内的几个不同类型的电子部件。在图2和图3中示出和描述的电子器件不旨在限制本发明的范围，本发明的范围是在所附权利要求书中进行限定。
图2包括电子器件的部件区106内的高电子迁移率晶体管(HEMT)的横截面视图。成核层122、缓冲层124、沟道层126和阻隔层128覆盖在基部基底102上。层122、124、126和128中的任何一者或多者可为包括带隙能量大于基部基底102的半导体材料的带隙能量的半导体材料的半导体层。层122、124、126和128中的任何一者或多者的半导体材料可包括化合物半导体材料。化合物半导体材料可包括III-V化合物或II-V化合物。III-V化合物可包括III-N、III-P、III-As，并且III元素可为Al、Ga、In或它们的任何组合。II-VI化合物可包括II-O、II-S、II-Se或II-Te，并且II族元素可包括Zn、Cd、Hg、Pb等。
在另一实施方案中，层122、124、126和128中的任何一者或多者可包括AlxGa(1-x)N，其中0≤x≤1。在更特定的实施方案中，成核层122包括AlN，缓冲层124包括AlyGa(1-y)N，其中0≤y<1，其中y随着距成核层122的距离增加而减小，沟道层126包括GaN，并且阻隔层128包括AlzGa(1-z)N，其中0<z≤0.5。在任何一对或多对层122、124、126和128之间的界面处可存在异质结。二维电荷载气可与该异质结相关联。举例来说，可存在沿着在沟道层126与阻隔层128之间的异质结的至少一部分的二维电子气(2DEG)。在HEMT内可存在或可不存在二维空穴气。隔离区130有助于使晶体管结构与可在部件区内存在的其他晶体管结构(未示出)隔离。可通过植入氮离子来形成隔离区130。
介电层140可包括一个或多个介电膜。介电层140经过蚀刻以限定开口，并且形成源极电极和漏极电极152和154。源极电极和漏极电极152和154的开口可延伸到阻隔层128的上表面，部分地穿过阻隔层128或完全穿过阻隔层128，如图2中所示。部分地或完全穿过介电层140形成开口，并且在该开口内形成栅极电极156。该HEMT可为耗尽型HEMT或增强型HEMT。在阅读了本说明书之后，技术人员将能够确定在栅极电极156与穿过至少部分介电层140的开口之间的用于实现耗尽型HEMT或增强型HEMT的关系。延伸超过介电层140的开口的电极152、154和156的部分可为有助于影响栅极-漏极电容和栅极-源极电容的场板。
层间介电(ILD)层160形成于介电层140以及电极152、154和156上。ILD层160可包括一个或多个绝缘膜。ILD层160经过蚀刻以限定开口，并且形成互连件162和164。类似于电极152、154和156，在开口之外在横向方向上延伸的互连件162和164的部分可为有助于影响HEMT内的电容耦合的场板。在图2中示出的互连件162的两个部分彼此连接在未示出的位置，并且限定栅极电极156上的开口。互连件162内的开口有助于减小栅极-源极电容。另一ILD层170形成于ILD层160以及互连件162和164上。ILD层170可包括一个或多个绝缘膜，并且可具有与ILD层160相比相同的组合物或不同的组合物。ILD层170经过蚀刻以限定开口，并且形成互连件172和174。类似于互连件162和164，在开口之外在横向方向上延伸的互连件172和174的部分可为有助于影响HEMT内的电容耦合的场板。
钝化层180覆盖在ILD层170以及互连件172和174上。钝化层180可包括氮化物或氮氧化物并且是电子器件的防潮层。绝缘层190形成于钝化层180上，并且层180和190经过蚀刻以限定开口，并且源极接合焊盘192形成于该开口内并且在HEMT的一部分上延伸。形成其他互连件和接合焊盘，并且该其他互连件和接合焊盘电连接到漏极电极154和栅极电极156，但在图2中未示出。此外，还可使用金属边缘环密封件(未示出)，并且该金属边缘环密封件邻近于划刻道108。
图3包括工件的一部分的横截面视图，该工件的该部分包括垂直绝缘栅极场效应晶体管(IGFET)。在所示出的实施方案中，基部基底102可包括第14族元素(即，碳、硅、锗或它们的任何组合)并且可被重度n型掺杂或p型掺杂。出于本说明书的目的，重度掺杂意在是指至少1x1018个原子/立方厘米的峰值掺杂物浓度，轻度掺杂意在是指小于1x1018个原子/立方厘米的峰值掺杂物浓度。轻度掺杂的半导体层103覆盖在基部基底102上。在一个实施方案中，可从基部基底102外延生长轻度掺杂的半导体层103。在特定实施方案中，轻度掺杂的半导体层103可具有与基部基底102相同的半导体材料和导电类型。轻度掺杂的半导体层可为IGFET的漂移区。
阱区104形成于半导体层103内并且具有与基部基底102相反的导电类型。阱区104被轻度掺杂，并且具有高于轻度掺杂的半导体层103的峰值掺杂物浓度。焊盘层107覆盖在阱区104上，并且可包括氧化物、氮化物或氮氧化物。场隔离区120邻近于焊盘层107而形成。可形成掺杂隔离区123，并且该掺杂隔离区延伸穿过阱区104并且延伸到基部基底102中。掺杂隔离区123可具有与基部基底102的导电类型相反的导电类型。
形成沟槽，该沟槽延伸穿过焊盘层107和阱区104进入轻度掺杂的半导体层103中。栅极介电层142和栅极电极144形成于沟槽内。源极区163可形成于该沟槽之外并且邻近于该沟槽。源极区163具有与阱区104的导电类型相反的导电类型。源极区163被重度掺杂，并且在特定实施方案中具有至少1x1019个原子/立方厘米的掺杂物浓度。沿着沟槽的侧壁并且在源极区163与轻度掺杂的半导体层103之间的阱区104的部分是沟道区。栅极电极144随着沟槽略微凹进以减少栅极-源极电容耦合。
ILD层200形成于工件上。ILD层200可包括单个膜或多个膜。ILD层200可包括氧化物膜、氮化物膜或氮氧化物膜。在具体实施方案中，ILD层200可包括相对薄的蚀刻停止膜、相对厚的氧化物膜和相对薄的抗反射膜。ILD层200的许多其他变化形式是可能的，并且可针对特定应用来定制ILD层200。
形成接触开口，在该接触开口中形成与源极区163的接触。可执行掺杂步骤以形成掺杂阱接触区304，这些掺杂阱接触区允许与阱区104形成欧姆接触。源极区163具有与阱区104相比相反的导电类型，并且掺杂阱接触区304具有与阱区104相比相同的导电类型。通向栅极电极144的接触开口可在相同或不同的图案化序列期间制成；然而，在该掺杂操作期间不暴露栅极电极144以形成重度掺杂的阱接触区304。形成互连件，诸如源极互连件363，并且该互连件延伸到接触开口中。源极互连件363电连接到源极区163和掺杂阱接触区304，并且栅极互连件(未示出)电连接到栅极电极144。后侧金属(在图3中未示出)可用作电连接到基部基底102的漏极触点。
钝化层380覆盖在ILD层200和源极电极363上。钝化层380可包括氮化物或氮氧化物并且是电子器件的防潮层。钝化层380经过蚀刻以限定开口，并且源极接合焊盘393和栅极接合焊盘(未示出)形成于该开口内并且在IGFET的一部分上延伸。源极接合焊盘393接触源极互连件363，并且栅极接合焊盘接触栅极互连件。所示出的特征位于部件区106内。划刻道108(在图3中未示出)可包围包括图3中的特征的电子器件。可在电连接到基部基底102的漏极触点处使用后侧金属(在图3中未示出)。在成品器件中，电流可从基部基底102流过半导体层103、阱区104、源极区163和源极互连件363，到达源极接合焊盘393。因此，这些特征中的每一者是电子器件内的载流特征。
图2和图3示出特定实施方案并且用于演示可使用广泛多种不同的电子器件。虽然未要求，但在涉及高电压(例如，至少50V)、高电流(例如，至少1A)或高功率(例如，至少1W)的应用中使用的电子器件可良好地适合于本文描述的概念。在如在下文更详细地描述的后续处理期间，随后从覆盖在基部基底102上的多个层下方移除全部或几乎全部基部基底102。在将晶片切割为管芯之前，基部基底102的厚度(如果存在于成品器件中)基本上薄于在执行常规的背面磨削操作之后的晶片的厚度，例如，在75微米至200微米的范围内。
已经开发出形成电子器件的方法和所得的电子器件，该方法和该电子器件可允许在将电子器件分隔为单独的管芯之前从电子器件的部件区移除基部基底的全部或几乎全部厚度。该多个层以及基部基底102的其余部分(如果存在)的厚度可薄于在常规的背面磨削操作之后的基底，例如，小于75微米。在一个实施方案中，当使用如在下文更详细地描述的方法时，该多个层的厚度可为最多9微米。技术人员可称该处理为晶片级处理，这与管芯级处理形成对比。因此，基部基底102可具有沿着主表面的至少100mm的尺寸。该尺寸可为宽度或长度。在一个实施方案中，该尺寸是宽度，并且该宽度可包括正方形的尺寸、非等边矩形的两个尺寸中的较小者、圆的直径、椭圆的短轴等。先前描述了基部基底102的其他大小。
图4包括基部基底102、部件区106内的多个层400、划刻道108和间隔物结构403。该多个层400对应于形成于基部基底102上的层，诸如在图2和图3中示出的那些层，包括用于形成诸如电子器件或部件、电极和互连件等特征的层。可沿着在图4中示出的划刻道108移除多个层400中的一者或多者，或者多个层400中的一者或多者在两个部件区106之间可为连续的并且跨越划刻道108延伸。
间隔物结构403可有助于在随后形成的聚合物支撑层减薄时确定终点。间隔物结构403不是在所有实施方案中都需要，并且一些实施方案可省略间隔物结构403。
在提出关于间隔物结构403的细节之前，在表1中提供了用于不同大小的基部基底102的聚合物支撑层的推荐最小厚度。然而，依据覆盖在基部基底102上的多个层400的内应力，可使用更厚或更薄的聚合物支撑层。在一个实施方案中，在多个层400上测得聚合物支撑层的厚度。
表1-基部基底宽度和聚合物支撑层厚度
基部基底宽度(mm) 100 150 200 300 400
聚合物支撑层厚度(微米) 30 40 50 75 100
间隔物结构403的高度可至少与用于特定宽度的基部基底102的聚合物支撑层的推荐厚度相同。在另一实施方案中，间隔物结构403的高度可为用于特定宽度的基部基底102的推荐最小厚度的至少1.2倍或至少1.5倍。虽然间隔物结构403的高度的理论上限是未知的，但当间隔物结构403的高度太大时，可能会出现方法或器件复杂性。在另一实施方案中，间隔物结构403的高度可为用于特定宽度的基部基底102的推荐最小厚度的最多5倍、最多4倍或最多3倍。在另一实施方案中，球滴球体可用于间隔物结构403，并且大小可为1mm或推荐最小厚度的25倍。
间隔物结构403可包括不同于随后形成的聚合物支撑层的材料。间隔物结构403可包括含有金属的材料；无机氧化物、氮化物或氮氧化物；与聚合物支撑层相比不同的聚合物或用以辅助终点检测的添加剂(当间隔物结构403和聚合物支撑层包括相同的基础聚合物材料时)。
在一个实施方案中，间隔物结构403可为导电构件并且可为金属或金属合金。间隔物结构403可被镀敷为导电凸块，该导电凸块电连接到多个层400内的下面的接合焊盘、互连件等。在另一实施方案中，可将导电焊料球置于暴露的接合焊盘、互连件等上。在另一实施方案中，间隔物结构403可为电绝缘的并且位于划刻道108内。在特定实施方案中，绝缘材料可形成于划刻道108内。可在不显著影响已经形成或将形成到部件区106内的接合焊盘、互连件等的电连接件的情况下使用一个或多个模板掩模以在划刻道108内形成绝缘材料。在另一实施方案中，间隔物结构403可呈固体晶格的形式，该固体晶格定位成使得其对准于划刻道108。在需要或期望时可使用相对薄的粘附层以在聚合物支撑层随后形成于基部基底102上时阻止固体晶格移动。
间隔物结构403覆盖的区域的量可取决于间隔物结构403的位置和下面的器件设计。当间隔物结构403形成于划刻道108内并且不延伸或仅延伸微小的距离进入部件区106中时，间隔物结构403可覆盖沿着基部基底102的前侧主表面的区域的最多30％。
当间隔物结构403是导电的时，间隔物结构可覆盖每个部件区106的最多95％。在仅具有电子器件与外部电部件(例如，电路板、引线框架、中介层等)之间的数个(例如，不大于五个)电连接件的电力电子器件中可出现这种高覆盖水平。当电子器件具有更多的外部电连接件时，被间隔物结构403覆盖的部件区的量可更低。微处理器、微控制器或存储器可具有比电力器件基本上更多的端子。间隔物结构403中的每一者可更小，并且被用于微处理器、微控制器或存储器的间隔物结构403占据的累积区域可小于部件区106的区域的50％。在特定实施方案中，间隔物结构403可占据部件区106的区域的至少25％。在另一实施方案中，不同电子器件可具有介于电力器件的端子数目与微处理器、微控制器或存储器的端子数目之间的端子数目。被间隔物结构403占据的区域可为部件区106的区域的至少5％。在特定实施方案中，间隔物结构403可占据在部件区106的11％至30％的范围内的区域。
在图5中，前侧聚合物支撑层503可形成于基部基底102、多个层400和间隔物结构403上。聚合物支撑层503独自地或与间隔物结构403的组合在随后移除了全部或几乎全部基部基底102时提供充分的机械支撑。在如先前描述的表1中提供了用于特定大小的基部基底102的聚合物支撑层503的推荐最小厚度。虽然聚合物支撑层503的厚度的理论上限是未知的，但可使用实际的上限，使得处理不会不必要地复杂或者不会浪费额外材料。在一个实施方案中，聚合物支撑层503可为最多500微米，并且在许多实施方案中，最多300微米的厚度可提供充分的机械支撑。在其他实施方案中，该厚度可为至少50微米或至少75微米。
可通过以下方式形成聚合物支撑层503：压缩模塑、涂覆、滚轧或另外沉积聚合物前体并且固化该聚合物前体以形成聚合物支撑层503。可通过热方式或通过其他手段执行固化，诸如化学硬化剂或暴露于辐射诸如紫外辐射或红外辐射等，并且可在大气压或更高压力下执行。在特定实施方案中，该聚合物前体可为用于封装半导体器件的包覆模制的化合物。该聚合物前体可为使用热和高于大气压的压力固化的环氧树脂。
依据特定应用的需要或意愿，可在处理中在此时使用不同的处理流程。在一组实施方案中，在移除聚合物支撑层503之前移除基部基底102。在另一组实施方案中，在移除基部基底102之前移除聚合物支撑层503的一部分。以下描述提出了其中在处理序列中相对较早地移除基部基底102的实施方案，之后提出了其中在该处理序列中相对晚地移除基部基底102的实施方案。
后续处理可涉及或可不涉及将工件附接到临时支撑件。该临时支撑件可包括胶带基底和压敏粘合剂、具有粘合剂的玻璃载体、静电卡盘等。在胶带的情况下，用于胶带基底和压敏粘合剂的材料可取决于特定应用。举例来说，当将工件附接到高温胶带时，可执行磨削操作或热固化操作。该胶带基底可包含可承受至少200℃的温度的聚酰亚胺或另一材料，并且压敏粘合剂可包含硅氧烷或丙烯酸材料。如果胶带不暴露于高温，则可使用更多种类的胶带基底和压敏粘合剂。胶带基底可包含聚氯乙烯、聚对苯二甲酸乙二醇酯、聚烯烃，并且压敏粘合剂可包含聚异丁烯、聚乙烯醇等。可使用可商购获得的切割带。KaptonTM牌胶带包括用于不同目的的多种胶带。在阅读了本说明书之后，技术人员将能够确定是使用还是不使用胶带或其他临时支撑件，并且当使用时，确定用于带基底和压敏粘合剂的材料。
参见图6，聚合物支撑层503附接到胶带605。在沿着工件的后侧主表面移除基部基底102的任何部分之前，基部基底102可具有在500微米至900微米的范围内的厚度。在一个实施方案中，可使用背面磨削操作来执行该移除的第一部分。该背面磨削操作可为标准磨削，或在一些情况下可为Taiko磨削。该移除基部基底102的第一部分可减小基部基底102的厚度，使得该厚度在约20微米至200微米的范围内。与在不存在聚合物支撑层503的情况下使用常规的背面磨削操作相比，前侧聚合物支撑层503允许基部基底102的厚度更薄。
在背面磨削之后，在需要或期望时，可将工件转移到另一胶带705或安装到该另一胶带上。在图7中，可使用对多个层400内的层具有选择性的干式或湿式剥离技术来移除基部基底102的其余部分。可使用终点检测、定时蚀刻或终点检测与定时过蚀刻的组合来执行对基部基底102的其余部分的移除。
在移除了基部基底102之后，在需要或期望时可将工件转移到另一胶带805，如图8中示出。沿着工件的其中已经移除了基部基底102的部分形成后侧聚合物支撑层803。可使用如先前关于前侧聚合物支撑层503所描述的材料、厚度和形成技术中的任一者来形成聚合物支撑层803。聚合物支撑层803可具有与聚合物支撑层503相比相同的组合物或不同的组合物。聚合物支撑层803可具有与聚合物支撑层503相比相同的厚度或不同的厚度。可使用与聚合物支撑层503相比相同的形成技术或不同的形成技术来形成聚合物支撑层803。
参见图9，工件被翻转，并且聚合物支撑层803附接到胶带905。前侧聚合物层503的一部分被移除以减小聚合物支撑层503的厚度。在一个实施方案中，执行磨削以移除聚合物支撑层503，直到暴露间隔物结构403为止。间隔物结构403，无论在部件区106内(图9)还是在划刻道108内，可辅助前方磨削操作的终点检测。在特定实施方案中，用于半导体行业中的可商购获得的平整机可配备有用于磨削操作的金刚石钻头。在需要或期望时，通过诸如化学蚀刻等其他手段移除聚合物支撑层503的一部分，以允许升高间隔物结构403。当用于倒装芯片封装中时，管芯的这种配置可为期望的。
在需要或期望时，可将工件转移到另一胶带1005，如图10中示出。后侧聚合物支撑层803附接到胶带1005。可沿着划刻道108将工件切割，以提供各自包括部件区106的管芯，如图10中示出。
图11包括在切割之后的管芯1100的俯视图。漏极端子1101、源极端子1103和栅极端子1105是特定类型的间隔物结构403并且位于部件区106中的一者之内。其他部件区106可具有与端子1101、1103和1105相比相同或不同的端子。聚合物支撑层503的其余部分沿着暴露表面定位并且侧向地包围端子1101、1103和1105。管芯中的每一者具有外围侧1123。聚合物支撑层503的至少一个外围侧和聚合物支撑层803的至少一个外围侧基本上共边。在图10和图11中，聚合物支撑层503的所有外围侧和聚合物支撑层803的所有外围侧基本上共边。聚合物支撑层503和803的其余部分分别是前侧构件和后侧构件的示例。与部件区106中的一者相对应的管芯1100可附接到封装基底、中介层或引线框架并且被进一步处理。
在图12中示出的另一实施方案中，可沿着工件的后侧主表面使用散热片模块1301。用于散热片模块1301的方法可在移除了基部基底102之后开始，如图7中示出。在图12中，散热片模块1301可包括散热片层1303和散热片结构1305，以上两者都是导热的。在一个实施方案中，散热片结构1305可为导电的，并且散热片层1303是电绝缘的。散热片层1303可包括AlN并且是通过物理气相沉积、气溶胶沉积等形成。散热片层1303可具有足以使散热片结构1305与多个层电绝缘的厚度。在特定实施方案中，散热片结构1305可通过导热的环氧树脂(未示出)附接到散热片层1303。
在另一组实施方案中，在将基部基底102减薄之前，可将前侧聚合物支撑层503减薄。如先前关于图4和图5所描述和示出，可沿着工件的前侧主表面形成间隔物结构403和聚合物支撑层503。可将基部基底102附接到胶带或其他临时支撑结构。如先前关于图9所描述，可移除聚合物支撑层503，直到暴露间隔物结构403为止。
如图13中示出，将工件翻转，并且将间隔物结构403和聚合物支撑层503附接到胶带或其他临时支撑结构1405。在减薄之前，基部基底102可具有在500微米至900微米的范围内的厚度。执行移除方法以移除大部分基部基底102。该移除方法可为如先前关于图6所描述和示出的移除方法中的任一者。在移除方法之后，基部基底102的厚度在50微米至200微米的范围内。
在减薄之后，如图14中示出，将工件和胶带或其他临时支撑结构1405任选地附接到胶带1505。附加的胶带1505可提供附加的机械支撑。如先前关于图7所描述和示出，可移除基部基底102的其余部分。
如图15中示出，可沿着工件的其中已经移除了基部基底102的部分形成后侧聚合物支撑层803。可将工件翻转，并且可将聚合物支撑层803附接到胶带1605。如先前关于图10所描述和示出，可将工件切割以提供管芯。该管芯中的至少一者可与在图11中示出的管芯基本上相同。
在另一组实施方案中，可在划刻道108之内以及部件区106之外提供结构支撑。可如先前关于图4所描述来处理工件。参见图16，蚀刻、锯子、激光喷射等可移除基部基底102的部分以限定划刻道108内的沟槽1703。沟槽1703的深度可对应于沿着工件的前侧主表面的随后形成的聚合物支撑层的厚度。在一个实施方案中，沟槽1703的深度可具有与聚合物支撑层503的前述厚度相对应的深度。在一个实施方案中，沟槽1703可具有在50微米至200微米的范围内的深度。
参见图17和图18，前侧聚合物支撑层1803形成于多个层400、间隔物结构403上以及沟槽1703内。聚合物支撑层1803可包括关于聚合物支撑层503所描述的材料中的任一者并且是使用所描述的处理技术而形成。在多个层400上进行测量，聚合物支撑层1803与聚合物支撑层503相比可相对更薄，因为聚合物支撑层1803在沟槽1703内的部分1903提供了充分的机械支撑。
可将工件翻转，并且可将聚合物支撑层1803附接到胶带或其他临时支撑件(未示出)。可通过与先前关于图6和图7所描述和示出的方法类似的方式来移除基部基底102的部分以产生在图18中示出的工件。在部件区106内暴露多个层400。在一个实施方案中，背面磨削操作可将聚合物支撑层1803的部分1903用于终点检测，或者通过充当磨削阻止层来控制磨削的深度和跨晶片均匀性。在磨削之后，通过使用蚀刻工艺来选择性地移除在聚合物支撑层1803的部分1903之间的基部基底102。现在暴露聚合物支撑层1803的先前在沟槽1703内的部分1903。部分1903可呈沿着划刻道108并且位于部件区106之间的晶格的形式。
如图19中示出，后侧聚合物支撑层2003形成于多个层400和部分1903上。聚合物支撑层2003可包括该材料和厚度(在多个层400上进行测量)中的任一者并且是使用关于聚合物支撑层1803所描述的处理技术而形成。在一个实施方案中，聚合物支撑层2003可包括与聚合物支撑层1803相比相同的材料或不同的材料，聚合物支撑层2003可具有与聚合物支撑层1803相比相同的厚度或不同的厚度，并且聚合物支撑层2003可为使用与聚合物支撑层1803相比相同的处理技术或不同的处理技术而形成。
可将工件翻转，并且可将聚合物支撑层2003附接到胶带。可使用关于图9所描述和示出的方法将聚合物支撑层1803减薄以暴露间隔物结构403。处理可如图10中示出和描述继续以提供切割的管芯。
在另一实施方案中，可不使用间隔物结构。接合焊盘可为多个层400的部分，但可与该多个层分开地示出该接合焊盘以更好地示出该方法。因此，如图20中示出，多个层400可为接合焊盘2103与其余层2101的组合。接合焊盘2103基本上薄于间隔物结构403。在一个实施方案中，接合焊盘2103具有至少0.2微米的厚度，并且在另一实施方案中，接合焊盘2103具有最多5微米的厚度。可如先前关于图5至图8所描述和示出来执行聚合物支撑层503和803的形成以及基部基底102的移除。可移除聚合物支撑层503的一部分。不同于关于图9所描述和示出的方法，可不使用终点检测来执行聚合物支撑层503的移除。可使用在接合焊盘2103与测量探针之间的电容或监测另一电子参数来对该移除进行定时或监测。可使用前方磨削来执行该移除。在移除了聚合物支撑层503的所期望的厚度之后，其余的聚合物支撑层503可具有与先前关于图9中示出的方法所描述的厚度相比相同或更薄的厚度(在多个层400上进行测量)。在图20中示出的实施方案中，聚合物支撑层503的其余部分可具有至少1微米或至少10微米的厚度。
可选择性地移除覆盖在接合焊盘2103上的其余聚合物支撑层503的部分以限定开口2113并暴露接合焊盘2103。在一个实施方案中，可使用准分子激光来烧蚀覆盖在接合焊盘2103上的聚合物支撑层503。在特定实施方案中，可使用在能量源与工件之间的模板掩模来实现大面积烧蚀。可如先前描述来执行工件的切割和后续处理。
可对该方法进行修改，使得它们良好地适合于与多个层或基部基底的其余部分具有后侧主表面接触的应用。在下文描述的实施方案中，会看到关于多个层的更多细节。
在一组实施方案中，可在成品器件中保留一些基部基底102。多个层400包括器件区段和互连区段。在特定实施方案中，该器件区段可包括掺Si层、外延层、阱区以及在外延层或阱区内的电子部件。该互连区段可包括一个或多个层间水平，该一个或多个层间水平可各自包括层间介电层和导电层。
在特定的一组实施方案中，在成品电子器件中保留了一些基部基底102。图21包括在形成间隔物结构403之后的横截面视图。使用如先前关于图4所描述的技术来形成间隔物结构403。多个层400包括器件区段2205和互连区段2207。在特定实施方案中，该器件区段2205可包括外延层、阱区以及在外延层或阱区内的电子部件。该互连区段2207可包括一个或多个层间水平，该一个或多个层间水平可各自包括层间介电层和导电层。可移除该多个层400的部分以在划刻道108内限定沟槽2209，从而暴露基部基底102在划刻道108内的部分。可使用如先前关于沟槽1703所描述的技术中的任一者来形成沟槽2209，该沟槽如关于图16所描述和示出。
如图22中示出，前侧聚合物支撑层2303形成于间隔物结构403、多个层400上以及沟槽2209内。聚合物支撑层2303包括位于划刻道108内的部分2309。聚合物支撑层2303可包括如先前关于图17中的聚合物支撑层1803所描述的材料中的任一者，具有先前所描述的厚度中的任一者，并且是使用先前所描述的技术中的任一者形成。
如图23中示出，将工件翻转，并且移除基部基底102的一部分。可使用如先前关于图6和图7所描述的技术中的任一者来执行基部基底102的移除；然而，不移除全部基部基底102。在执行背磨(参见图6)之后，可执行蚀刻以移除基极基底102的一些但不是全部。在一个实施方案中，可使用终点检测来执行该蚀刻，以在暴露聚合物支撑层2303的部分2309时发出信号，并且可执行定时过蚀刻以使基部基底102在聚合物支撑层2303的凸起部分2309之间凹进。聚合物支撑层2303的凸起部分2309可有助于提高工件的稳定性。基部基底102在部件区106内的凹进部分可简化后续处理。
如图24中示出，导电层2503可形成于其余的多个层400和聚合物支撑层2303的部分上。导电层2503可为导电的，并且包括金属或金属合金。导电层2503可包括Ni、Au、Cu、Al等，并且通过物理气相沉积进行镀敷或沉积。
图25示出在移除了导电层2503的覆盖在聚合物支撑层2303的凸起部分2309上的部分之后的工件。还可移除聚合物支撑层2303的一些凸起部分2309。可使用磨削、平刨或抛光技术来执行该移除。在所示出的实施方案中，几乎不移除或不移除位于由聚合物支撑层2303的凸起部分2309限定的凹部内的导电层2503。
可将工件翻转并且附接到胶带2605以继续如图26中示出的前侧处理。可移除聚合物支撑层2303的一部分以暴露间隔物结构403，并且可沿着划刻道108将工件切割以形成包括部件区106的管芯。可使用如先前关于图10所描述的处理操作。在另一实施方案中，可不使用间隔物结构403。可使用诸如关于图20所描述的接合焊盘2103和激光烧蚀操作。
在另一组实施方案中，可在不显著移除多个层400的器件区段的情况下使用牺牲层以更好地控制对基部基底102的移除。图27包括在形成间隔物结构403之后的横截面视图。多个层400包括牺牲层2803、器件区段2805和互连区段2807。牺牲层2803可具有与基部基底102和接触牺牲层2803的器件区段2805的层不同的组合物。在一个实施方案中，牺牲层2803可为氧化物，基部基底102可为Si晶片，并且接触牺牲层2803的另一侧的层可为掺Si层。在特定实施方案中，该器件区段2805可包括掺Si层、外延层、阱区以及在外延层、阱区或以上两者内的电子部件。该互连区段2807可包括一个或多个层间水平，该一个或多个层间水平可各自包括层间介电层和导电层。可移除该多个层400的部分以在划刻道108内限定沟槽2809，从而暴露基部基底102在划刻道108内的部分。如图28中示出，聚合物支撑层2303形成于间隔物结构403上以及沟槽2809内。
如图29中示出，将工件翻转，并且移除基部基底102以暴露牺牲层2803。可使用如先前关于图6和图7所描述的技术中的任一者来执行基部基底102的移除。可使用牺牲层2803以辅助防止或减少多个层400内的层的损耗。在没有牺牲层2803的情况下，当基部基底102和器件区段2805内的主要材料相同时，诸如当该主要材料是Si时，可移除一个或多个层在器件区段2805内的显著部分。可移除牺牲层2803以暴露多个层400在器件区段2805内的另一层。在需要或期望时，可执行掺杂操作以提高在器件区段2805内的暴露的层与随后形成的导电层之间的接触电阻。
在图30中，导电层2503可形成于其余的多个层400和聚合物支撑层2303的部分上。可执行后续的处理以移除导电层2503在部件区之间的部分，并且将工件切割以形成管芯。此类处理操作在先前关于图25进行了描述和示出。
在其他一组实施方案中，穿基底通孔可提供与基部基底102、多个层400或基部基底102和多个层400两者的后侧接触。开始点可为如图22中所描述和示出的工件。在图31中，可移除基部基底102的一部分以暴露聚合物支撑层2303。不同于图23的实施方案，基部基底102不需要凹进，或者在凹进的情况下没有图23中凹进得那么多。
在图32中，可形成图案化的掩膜层3301，该图案化的掩膜层具有开口，可在该开口中蚀刻基部基底102以限定延伸穿过基部基底102的厚度的一部分的沟槽3303。在另一实施方案中，沟槽3303可延伸穿过全部基部基底102。在图33中，可使用导电层3403填充沟槽3303(图32)。导电层3403可包括如先前关于导电层2503所描述的材料中的任一者，并且是使用先前所描述的形成技术中的任一者形成。可在美国专利号8981533中找到关于形成沟槽3303并且使用导电层3403填充沟槽3303的细节，该美国专利以引用的方式整体并入本文。对于此特定实施方案，不形成给沟槽加衬里的绝缘层，使得导电层2503可与基部基底102在沟槽3303之间的部分形成欧姆接触。可将工件的后侧主表面平坦化。如图33中示出，该平坦化操作可在聚合物支撑层2303的部分2309上留下导电层3403的部分，或者可从聚合物支撑层2303的部分2309上移除导电层2305以暴露部分2309(未示出)。
可将工件翻转并且附接到胶带3405以继续如图34中示出的前侧处理。可移除聚合物支撑层2303的一部分，并且可沿着划刻道108将工件切割以形成包括部件区106的管芯。可使用如先前关于图10所描述的处理操作。在另一实施方案中，可不使用间隔物结构403。可使用诸如关于图20所描述的接合焊盘2013和激光烧蚀操作。
在另一实施方案中，可使用穿基底通孔以在多个层400内的部件与工件的后侧主表面之间形成电连接件。在此实施方案中，在形成导电层以填充该沟槽之前，绝缘层可给从后侧表面延伸到部件的沟槽加衬里，使得该部件不电短接到基部基底102的其余部分或部件区106内的另一特征。
在阅读了本说明书之后，技术人员将理解，可使用许多其他设计和处理序列来实现应用的需求或期望。本文描述和示出的实施方案意在为示例性的并且不限制本发明的范围。
如本文描述的实施方案包括具有多个层的工件，该多个层在处理操作期间可能不能独自地提供充分的机械支撑。因此，在将工件切割之前不需要保留相对厚的基部基底。因此，可处理基本上大于管芯的基底，使得可针对可从基底切割的许多管芯仅需要执行一次处理序列，这与针对每个管芯执行处理序列形成对比，针对每个管芯执行处理序列可能会执行多于100次。该方法良好地适合于其中厚的基部基底可能提供不了最佳电气特性的电子器件(例如，III-V半导体器件下方的厚Si基底，或随着半导体基底更厚，与漏极或集电极相关联的电阻可能会更高)。许多实施方案可使用一个或多个聚合物支撑层来确保工件具有充分的厚度，从而允许在晶片级下执行处理，而不会有相对薄的器件层在处理期间被损坏的显著风险。在需要或期望时，可使用间隔物结构来辅助确保留有聚合物支撑层的充分厚度。
许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的项目中的任一者或多者。
实施方案1：一种方法可包括提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括基部基底和覆盖在所述基部基底上的多个层，其中所述多个层与所述第二主表面相比更接近所述第一主表面。该方法还可包括沿着所述工件的所述第一主表面形成聚合物支撑层。该方法还可包括移除所述基部基底在所述工件的部件区内的厚度的至少50％，其中所述部件区包括电子器件，并且在移除了所述基部基底的所述厚度的至少50％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度是至少30微米；以及在移除了所述基部基底的所述厚度的至少50％之后，将所述工件切割为多个管芯。
实施方案2：根据实施方案1所述的方法，其中所述基部基底包括半导体晶片。
实施方案3：根据实施方案1所述的方法，其中所述聚合物支撑层永久地附接到所述第一主表面。
实施方案4：根据实施方案1所述的方法，所述方法还包括在形成所述聚合物支撑层之前沿着所述工件的所述第一主表面形成间隔物结构。
实施方案5：根据实施方案4所述的方法，其中形成间隔物结构包括沿着所述工件的所述第一主表面形成导电构件。
实施方案6：根据实施方案4所述的方法，所述方法还包括移除所述聚合物支撑层的一部分以暴露所述间隔物结构。
实施方案7：根据实施方案6所述的方法，其中：
提供所述工件包括提供所述工件，其中所述基部基底是晶片并且具有至少200mm的直径，
形成所述间隔物结构包括形成电连接到所述电子器件的端子的导电构件，其中所述导电构件具有至少30微米的高度，
形成所述聚合物支撑层包括：
沿着所述工件的所述第一主表面形成模制化合物；以及
固化所述模制化合物以形成所述聚合物支撑层，
移除所述聚合物支撑层的所述部分包括磨削掉所述模制化合物以暴露所述导电构件，
移除所述基部基底的厚度的至少50％包括移除所述基部基底在所述工件的所述部件区内的所述厚度的至少80％，其中在移除了所述基部基底的所述厚度的至少80％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度具有在75微米至300微米的范围内的厚度。
实施方案8：根据实施方案1所述的方法，其中所述多个层还包括接合焊盘，并且所述方法还包括选择性地移除所述聚合物支撑层的一部分以暴露所述接合焊盘。
实施方案9：根据实施方案1所述的方法，所述方法还包括在移除了所述基部基底的所述厚度的至少50％之后沿着所述工件的所述第二主表面形成散热片。
实施方案10：根据实施方案1所述的方法，其中所述多个层包括半导体层，所述半导体层是所述部件区内的电子器件的载流层或区，或所述部件区内的半导体层之间的异质结，其中所述异质结具有对应的二维电荷载气。
实施方案11：一种方法可包括提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括基部基底和覆盖在所述基部基底上的多个层，其中所述多个层与所述第二主表面相比更接近所述第一主表面。该方法还可包括沿着所述工件的所述第一主表面形成沟槽，并且所述沟槽至少延伸到所述基部基底；形成延伸到所述沟槽中并接触所述基部基底的聚合物支撑层；移除所述基部基底在部件区内的厚度的至少一部分以暴露所述沟槽内的所述聚合物支撑层，其中在所述沟槽内并且在移除了所述基部基底的至少所述部分之后，所述聚合物支撑层具有在所述沟槽内测得的至少30微米的高度，并且所述部件区包括电子器件；以及在移除了所述基部基底的所述厚度的至少一部分之后，将所述工件切割为多个管芯。
实施方案12：根据实施方案11所述的方法，其中基部基底具有沿着所述基部基底的主表面的尺寸，其中所述尺寸是至少100mm。
实施方案13：根据实施方案11所述的方法，其中所述多个层包括牺牲层，并且执行将所述基部基底的厚度的至少一部分移除以暴露所述牺牲层。
实施方案14：根据实施方案11所述的方法，其中执行将所述基部基底的所述厚度的至少所述部分移除，使得所述基部基底的所述厚度的至少一部分保留在部件区内。
实施方案15：根据实施方案11所述的方法，该方法还包括在将所述工件切割之前沿着所述工件的所述第二主表面形成导电层。
实施方案16：根据实施方案15所述的方法，该方法还包括在将所述工件切割之前沿着划刻道移除所述导电层的一部分。
实施方案17：一种电子器件可包括：多个层，所述多个层具有第一主表面和与所述第一主表面相反的第二主表面；聚合物支撑层，所述聚合物支撑层沿着所述工件的所述第一主表面，其中在部件区内，聚合物支撑层和所述多个层的组合厚度是至少30微米；以及后侧构件，所述后侧构件沿着所述第二主表面，其中所述聚合物支撑层的至少一个外围侧和所述后侧构件的至少一个外围侧是基本上共边的。
实施方案18：根据实施方案17所述的电子器件，其中所述聚合物支撑层和所述后侧构件中的每一者包括模制化合物。
实施方案19：根据实施方案17所述的电子器件，其中：
所述多个层内的特定层是半导体层，并且
所述多个层具有最多9微米的累积厚度。
实施方案20：根据实施方案17所述的电子器件，其中所述聚合物支撑层和所述后侧构件的所有相应对的外围侧是基本上共边的。
应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。
本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及系统的所有要素和特征的穷尽性和全面性描述。单独的实施方案可也按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种方法，所述方法包括：
提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括：
基部基底；和
多个层，所述多个层覆盖在所述基部基底上，其中所述多个层与所述第二主表面相比更接近所述第一主表面；
沿着所述工件的所述第一主表面形成聚合物支撑层；
移除所述基部基底在所述工件的部件区内的厚度的至少50％，
其中所述部件区包括电子器件，并且在移除了所述基部基底的所述厚度的至少50％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度是至少30微米；并且
在移除了所述基部基底的厚度的至少50％之后，将所述工件切割为多个管芯。
2.根据权利要求1所述的方法，其中所述聚合物支撑层永久地附接到所述第一主表面。
3.根据权利要求1所述的方法，所述方法还包括在形成所述聚合物支撑层之前沿着所述工件的所述第一主表面形成间隔物结构。
4.根据权利要求3所述的方法，所述方法还包括移除所述聚合物支撑层的一部分以暴露所述间隔物结构，其中：
提供所述工件包括提供所述工件，其中所述基部基底是晶片并且具有至少200mm的直径，
形成所述间隔物结构包括形成电连接到所述电子器件的端子的导电构件，其中所述导电构件具有至少30微米的高度，
形成所述聚合物支撑层包括：
沿着所述工件的所述第一主表面形成模制化合物；以及
固化所述模制化合物以形成所述聚合物支撑层，
移除所述聚合物支撑层的所述一部分包括磨削掉所述模制化合物以暴露所述导电构件，以及
移除所述基部基底的厚度的至少50％包括移除所述基部基底在所述工件的所述部件区内的所述厚度的至少80％，其中在移除了所述基部基底的所述厚度的至少80％之后，所述工件和聚合物支撑层在所述部件区内的组合厚度具有在75微米至300微米的范围内的厚度。
5.根据权利要求1至4中任一项所述的方法，其中：
所述基部基底是单晶第14族元素晶片，并且
高电子迁移率晶体管包括所述多个层中的至少两个层。
6.一种方法，所述方法包括：
提供工件，所述工件具有第一主表面和与所述第一主表面相反的第二主表面，其中所述工件包括：
基部基底；和
多个层，所述多个层覆盖在所述基部基底上，其中所述多个层与所述第二主表面相比更接近所述第一主表面；
沿着所述工件的所述第一主表面形成沟槽，并且所述沟槽至少延伸到所述基部基底；
形成延伸到所述沟槽中并接触所述基部基底的聚合物支撑层；
移除所述基部基底在部件区内的厚度的至少一部分以暴露所述沟槽内的所述聚合物支撑层，其中在所述沟槽内并且在移除了所述基部基底的所述至少一部分之后，所述聚合物支撑层具有在所述沟槽内测得的至少30微米的高度，并且所述部件区包括电子器件；并且
在移除了所述基部基底的所述厚度的至少一部分之后，将所述工件切割为多个管芯。
7.根据权利要求6所述的方法，其中所述多个层包括牺牲层，并且执行将所述基部基底的厚度的至少一部分移除以暴露所述牺牲层。
8.一种电子器件，所述电子器件包括：
多个层，所述多个层具有第一主表面和与所述第一主表面相反的第二主表面；
聚合物支撑层，所述聚合物支撑层沿着所述工件的所述第一主表面，其中在部件区内，聚合物支撑层和所述多个层的组合厚度是至少30微米；和
后侧构件，所述后侧构件沿着所述第二主表面，
其中所述聚合物支撑层的至少一个外围侧和所述后侧构件的至少一个外围侧是基本上共边的。
9.根据权利要求8所述的电子器件，其中：
所述多个层内的特定层是半导体层，并且
所述多个层具有最多9微米的累积厚度。
10.根据权利要求8或9所述的电子器件，其中所述器件包括高电子迁移率晶体管，并且所述多个层中的至少两个层包括III-V半导体材料。
CN202010757132.4A 2019-08-01 2020-07-31 电子器件及其形成方法 Pending CN112309972A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962881661P 2019-08-01 2019-08-01
US62/881,661 2019-08-01
US16/661,776 2019-10-23
US16/661,776 US11367657B2 (en) 2019-08-01 2019-10-23 Process of forming an electronic device including a polymer support layer

Publications (1)

Publication Number Publication Date
CN112309972A true CN112309972A (zh) 2021-02-02

Family

ID=74259438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010757132.4A Pending CN112309972A (zh) 2019-08-01 2020-07-31 电子器件及其形成方法

Country Status (2)

Country Link
US (3) US11367657B2 (zh)
CN (1) CN112309972A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP3649169B2 (ja) 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
EP2075825A1 (en) 2007-12-28 2009-07-01 Interuniversitaire Microelectronica Centrum vzw ( IMEC) semiconductor device comprising conductive structures and a planarized surface
JP2010003960A (ja) * 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置及びその製造方法
US20100006864A1 (en) 2008-07-11 2010-01-14 Philips Lumileds Lighting Company, Llc Implanted connectors in led submount for pec etching bias
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
US9202753B2 (en) 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
US10497602B2 (en) * 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
US10090199B2 (en) 2017-03-01 2018-10-02 Semiconductor Components Industries, Llc Semiconductor device and method for supporting ultra-thin semiconductor die
US10121765B2 (en) * 2017-03-01 2018-11-06 Semiconductor Components Industries, Llc Semiconductor device and method of forming WLCSP
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20220277999A1 (en) 2022-09-01
US20210035864A1 (en) 2021-02-04
US11367657B2 (en) 2022-06-21
US20240243014A1 (en) 2024-07-18
US11978671B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
US9165833B2 (en) Method of forming a semiconductor die
US8384231B2 (en) Method of forming a semiconductor die
US11139290B2 (en) High voltage cascode HEMT device
US8404557B2 (en) Method for forming a semiconductor device and a semiconductor device
US8735262B2 (en) Semiconductor device having a through contact and a manufacturing method therefor
US9553165B2 (en) Method of forming a semiconductor device
US8871573B2 (en) Method for forming a semiconductor device
US9847270B2 (en) Method for insulating singulated electronic die
US10784140B2 (en) Electronic device comprising a die comprising a high electron mobility transistor
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20230197788A1 (en) Methods, devices, and systems related to forming semiconductor power devices with a handle substrate
US7071537B2 (en) Power device having electrodes on a top surface thereof
US9460995B2 (en) Semiconductor device and structure therefor
EP3474318A1 (en) Semiconductor device and method of manufacture
US20230060866A1 (en) Semiconductor Device and Method of Forming Radiation Hardened Substantially Defect Free Silicon Carbide Substrate
US11978671B2 (en) Process of forming an electronic device including a polymer support layer
US7932180B2 (en) Manufacturing a semiconductor device via etching a semiconductor chip to a first layer
US9640419B2 (en) Carrier system for processing semiconductor substrates, and methods thereof
US9614033B2 (en) Semiconductor device including an isolation structure and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination