CN101728285A - 焊盘的形成方法 - Google Patents
焊盘的形成方法 Download PDFInfo
- Publication number
- CN101728285A CN101728285A CN200810224586A CN200810224586A CN101728285A CN 101728285 A CN101728285 A CN 101728285A CN 200810224586 A CN200810224586 A CN 200810224586A CN 200810224586 A CN200810224586 A CN 200810224586A CN 101728285 A CN101728285 A CN 101728285A
- Authority
- CN
- China
- Prior art keywords
- formation method
- bonding pad
- etching
- pad
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种焊盘的形成方法,包括步骤:提供已形成铜导电结构的衬底;在所述衬底上形成刻蚀停止层;在所述刻蚀停止层上形成钝化层;在所述钝化层上形成焊盘开口图形;刻蚀所述钝化层形成焊盘开口;利用等离子体对形成焊盘开口后的所述衬底进行灰化处理,并进行原位刻蚀,去除所述焊盘开口底部的所述刻蚀停止层;进行湿法清洗;在所述钝化层上和所述焊盘开口内依形貌覆盖阻挡层;覆盖铝金属,形成铝焊盘。采用本发明的焊盘形成方法,可以有效阻挡铜金属向焊盘内的扩散,提高了焊盘的形成质量。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种焊盘的形成方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI)发展,晶片上的电路密度越来越大,所含元件数量不断增加,晶片表面已无法提供足够的面积来制作所需的互连线(Interconnect),为此,提出了两层以上的多层金属互连线的设计方法。
半导体工艺技术进入0.18微米以后,器件的特征尺寸进一步缩小,互连线的RC延迟逐渐成为影响电路速度的主要矛盾,为改善这一点,开始采用由金属铜制作金属互连线结构的工艺方法。与传统的铝工艺相比,铜工艺的优点在于其电阻率较低,导电性更好,由其制成的内连接导线可以在保持同等甚至更强电流承载能力的情况下做得更小、更密集。此外,其在电迁移、RC延迟、可靠性和寿命等方面也比铝工艺具有更大的优势。
然而,对于与金属互连线相连接的焊盘结构,因其与多层金属互连线结构相比具有相对较大的尺寸及厚度,在兼顾器件性能与制作成本的情况下,通常仍是利用传统的铝工艺来制作形成。而这种利用金属铜制作互连线,利用金属铝制作焊盘的方法带来了一些新的问题:如金属铜易扩散至铝焊盘中,导致焊盘质量变差的问题。
图1至图6为说明现有的焊盘形成方法的器件剖面图,其中,图1为现有的焊盘形成方法中形成钝化层后的器件剖面图,如图1所示,在衬底101内利用铜形成导电结构102。在该已形成导电结构102的衬底101上覆盖刻蚀停止层103(通常由氮化硅材料形成),在所述刻蚀停止层103上覆盖了钝化层105(其通常由氧化硅材料形成)。
图2为现有的焊盘形成方法中形成焊盘开口后的器件剖面图,如图2所示,利用光刻胶106形成焊盘开口图形,再以其为掩膜利用刻蚀方法在钝化层105内形成焊盘开口108,因刻蚀停止层103的刻蚀速率比钝化层105低得多,本步刻蚀可以较为均匀一致地停止于刻蚀停止层103内。本步刻蚀过程中会在焊盘开口108的侧壁上附着一些聚合物110。
图3为现有的焊盘形成方法中灰化处理后的器件剖面图。刻蚀钝化层105后,需进行灰化处理,以去除残留的光刻胶106及焊盘开口108侧壁上的聚合物110。本步灰化处理通常利用专门的灰化设备在较高温度下进行,如在250℃左右。在本步灰化处理过程中,形成导电结构102的金属铜易被氧化。如图3所示,铜导电结构102出现了氧化铜颗粒120。
图4为现有的焊盘形成方法中湿法清洗后的器件剖面图,如图4所示,本步通常是采用热的SC1碱性清洗溶液去除灰化处理后余下的光刻胶残渣和焊盘开口108侧壁上残留的聚合物110。但是,由于前面的灰化处理过程中在导电结构102内出现了氧化铜颗粒120,本步清洗时该氧化铜颗粒120易被洗去,令导电结构102内出现孔洞130,导致其表面粗糙、凹凸不平。
图5为现有的焊盘形成方法中形成阻挡层后的器件剖面图,如图5所示,湿法清洗后,再刻蚀去除刻蚀停止层103。接着,为防止金属铜扩散至焊盘中,在铜的导电结构102与铝焊盘间先形成一层阻挡层107。由于现有的焊盘形成方法,易在位于阻挡层107下的导电结构102表面出现孔洞130,使得该处的阻挡层107易出现薄弱点140,该薄弱点140处的阻挡层107在防止铜扩散至焊盘方面的能力会有所下降。
图6为现有的焊盘形成方法中形成铝焊盘后的器件剖面图,如图6所示,因阻挡层107在薄弱点140处阻挡能力的下降,在形成铝焊盘111后再进行高温工艺处理时,在原电池效应(galvanic efficiency)的作用下,铝焊盘111内会形成Cu团或Al-Cu团160,并向上扩散至铝焊盘111的表面,影响其形成质量,严重时甚至会导致其失效。同时,导电结构102内的孔洞130也会进一步变大,影响器件的可靠性及寿命。
图7为利用现有的焊盘形成方法形成焊盘时的导电结构图,如图7所示,图中701为钝化层,702为铜导电结构,可以看到,在铜导电结构102内形成了孔洞710,导致铜导电结构102的表面凹凸不平,影响后面的阻挡层的覆盖质量。
图8为现有的焊盘出现铜扩散至铝焊盘问题时的焊盘图,图中801为铜导电结构,802为钝化层,803为铝焊盘,如图中圆圈内810所示,由于现有焊盘形成方法中形成的阻挡层有薄弱点存在,导致铜金属易扩散至铝焊盘内,使得铝焊盘的形成质量变差。
焊盘制作中,需要关注的重点是焊盘的表面质量问题,一旦焊盘表面存在缺陷或被污染就会造成焊盘抗拉强度和接合强度均匀性变差,导致引线失败,对器件的导电性、可靠性带来负面影响。因此,如何去除焊盘表面的各种缺陷对器件制造而言非常重要。
为消除铝焊盘表面的缺陷,申请号为20050101110的美国专利申请公开了一种去除铝焊盘表面缺陷的方法,该方法采用等离子体清洗方式对晶片进行处理,以消除刻蚀工艺中的氟引起的焊盘中的缺陷,提高了焊盘与引线间的连接质量。但是该方法并不适用于所有的铝焊盘表面存在缺陷的情况,如因焊盘下方的铜扩散至焊盘表面而引起的缺陷,该方法就无法消除。
发明内容
本发明提供一种焊盘的形成方法,以改善现有焊盘形成过程中易出现的铜扩散至焊盘内的现象。
为达到上述目的,本发明提供的一种焊盘的形成方法,包括步骤:
提供已形成铜导电结构的衬底;
在所述衬底上形成刻蚀停止层;
在所述刻蚀停止层上形成钝化层;
在所述钝化层上形成焊盘开口图形;
刻蚀所述钝化层形成焊盘开口;
利用等离子体对形成焊盘开口后的所述衬底进行灰化处理,并进行原位刻蚀,去除所述焊盘开口底部的所述刻蚀停止层;
进行湿法清洗;
在所述钝化层上和所述焊盘开口内依形貌覆盖阻挡层;
覆盖铝金属,形成铝焊盘。
与现有技术相比,本发明具有以下优点:
本发明的焊盘形成方法,利用同一台等离子体设备对刻蚀钝化层后的衬底进行原位的灰化处理和去除刻蚀停止层的处理,不再如传统方法一样,在灰化设备内进行湿法清洗,然后再放入刻蚀设备去除刻蚀停止层。避免了灰化处理中形成的氧化铜被清洗去除,也就避免了铜导电结构表面粗糙问题的出现,确保了阻挡层能有效地阻挡铜金属向铝焊盘内扩散,提高了铝焊盘的形成质量。
附图说明
图1为现有的焊盘形成方法中形成钝化层后的器件剖面图;
图2为现有的焊盘形成方法中形成焊盘开口后的器件剖面图;
图3为现有的焊盘形成方法中灰化处理后的器件剖面图;
图4为现有的焊盘形成方法中湿法清洗后的器件剖面图;
图5为现有的焊盘形成方法中形成阻挡层后的器件剖面图;
图6为现有的焊盘形成方法中形成铝焊盘后的器件剖面图;
图7为利用现有的焊盘形成方法形成焊盘时的导电结构图;
图8为现有的焊盘出现铜扩散至铝焊盘问题时的焊盘图;
图9为说明本发明具体实施例中焊盘形成方法的流程图;
图10为本发明具体实施例的焊盘形成方法中提供的衬底的剖面示意图;
图11为本发明具体实施例的焊盘形成方法中形成刻蚀停止层后的器件剖面示意图;
图12为本发明具体实施例的焊盘形成方法中形成钝化层后的器件剖面示意图;
图13为本发明具体实施例的焊盘形成方法中形成焊盘开口后的器件剖面示意图;
图14为本发明具体实施例的焊盘形成方法中去除刻蚀停止层后的器件剖面示意图;
图15为本发明具体实施例的焊盘形成方法中形成阻挡层后的器件剖面示意图;
图16为本发明具体实施例的焊盘形成方法中形成焊盘后的器件剖面示意图;
图17为利用本发明具体实施例中的焊盘形成方法形成焊盘时的导电结构图;
图18分别为利用传统方法及本发明具体实施例中的方法形成的焊盘图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,并且可利用许多适当的材料制作,下面是通过具体的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示器件结构的剖面图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
传统的焊盘形成方法,在刻蚀钝化层形成焊盘开口后,先利用灰化设备在较高温度下去除光刻胶及部分聚合物,再利用湿法清洗去除残留的光刻胶残渣和聚合物,然后再刻蚀去除刻蚀停止层。该方法会导致焊盘开口底部的铜导电结构被氧化,且形成的氧化铜会在清洗步骤中被去除,导致铜导电结构表面粗糙,影响阻挡层的覆盖质量,进而令阻挡层无法有效阻止铜金属扩散至铝焊盘内,使得铝焊盘的形成质量变差。
为此,本发明提供了一种新的焊盘形成方法,包括步骤:
提供已形成铜导电结构的衬底;
在所述衬底上形成刻蚀停止层;
在所述刻蚀停止层上形成钝化层;
在所述钝化层上形成焊盘开口图形;
刻蚀所述钝化层形成焊盘开口;
利用等离子体对形成焊盘开口后的所述衬底进行灰化处理,并进行原位刻蚀,去除所述焊盘开口底部的所述刻蚀停止层;
进行湿法清洗;
在所述钝化层上和所述焊盘开口内依形貌覆盖阻挡层;
覆盖铝金属,形成铝焊盘。
其中,在进行所述的原位刻蚀之后,湿法清洗之前,还对所述衬底进行了原位氢等离子体处理。且所述灰化处理、原位刻蚀及原位氢等离子体处理是在室温下进行,且其腔室压力在5至20mTorr之间。
其中,所述原位氢等离子体处理时通入氢气的流量在300至800sccm之间。所述灰化处理通入了氧气,且所述氧气的流量在100至300sccm之间。所述原位刻蚀时通入了含碳氟气体和氧气,且所述氧气的流量在10至30sccm之间。
其中,所述刻蚀停止层利用氮化硅材料形成,所述钝化层利用氧化硅材料形成。
上述方法利用同一台等离子体设备对刻蚀钝化层后的衬底进行原位的灰化处理和去除刻蚀停止层的处理,免去了这两步骤中间的湿法清洗步骤,避免了灰化处理中形成的氧化铜被清洗去除,也就避免了铜导电结构表面的粗糙,确保了阻挡层能有效地阻挡铜金属向铝焊盘内扩散,提高了铝焊盘的形成质量。
图9为说明本发明具体实施例中焊盘形成方法的流程图,图10至图16为说明本发明具体实施例中焊盘形成方法的器件剖面图,下面结合图9至图16对本发明的具体实施例进行详细介绍。
步骤901:提供已形成铜导电结构的衬底。
本实施例中衬底内已形成的铜导电结构为顶层的铜金属连线结构,其可以与下层的铜金属连线结构相连通,也可以与下层的金属氧化物半导体晶体管的导电结构相连通。
图10为本发明具体实施例的焊盘形成方法中提供的衬底的剖面示意图,如图10所示,在衬底1001内已形成了导电结构1002,本实施例中,衬底1001内的导电结构1002为与下层的铜金属连线结构相连通的顶层金属连线结构,其可以由铜金属形成。
步骤902:在所述衬底上形成刻蚀停止层。
因器件密集度不同的区域之间以及中心区域和边缘区域之间的刻蚀速率有较大差别;或因刻蚀去除的各层在沉积时出现了厚度不均匀一致的情况,都会导致同一衬底上不同区域的刻蚀结果不一致。为了避免上述问题,确保后面刻蚀钝化层时能得到较为均匀一致的刻蚀结果,可以在沉积钝化层之前先在衬底上形成一层刻蚀停止层。
图11为本发明具体实施例的焊盘形成方法中形成刻蚀停止层后的器件剖面示意图,如图11所示,在衬底上形成了刻蚀停止层1003,该刻蚀停止层1003选用的材料需要与钝化层选用的材料不同,且刻蚀速率要慢得多。
本实施例中,钝化层选用了氧化硅材料,则刻蚀停止层1003可以选用氮化硅、氮氧化硅或碳化硅等材料。具体在本实施例中,选用了氮化硅材料,其在氧化硅的刻蚀条件下具有较低的刻蚀速率,可以确保对钝化层的刻蚀能较为均匀一致地停止于刻蚀停止层1003中,防止下层的导电结构1002受到损伤。
通常情况下,刻蚀停止层1003的厚度可以设置在至之间。具体的刻蚀停止层的厚度的设置与其和钝化层的刻蚀速率差、钝化层的刻蚀深度等有关。当二者的刻蚀速率差较大或钝化层的刻蚀深度较小时,可以将刻蚀停止层的厚度设置得较小,反之则需要设置得较大。
步骤903:在所述刻蚀停止层上形成钝化层。
图12为本发明具体实施例的焊盘形成方法中形成钝化层后的器件剖面示意图,如图12所示,在刻蚀停止层1003上形成了钝化层1005。该钝化层的作用是在衬底上的非电连接区域形成绝缘介质层,以保护非电连接区域,并将各焊盘隔离开。该钝化层1005通常可以由氧化硅或氮氧化硅材料形成,其厚度通常至少需要在以上,如 等。
步骤904:在所述钝化层上形成焊盘开口图形。
在钝化层1005上覆盖光刻胶,再利用光刻工艺形成焊盘开口图形。
步骤905:刻蚀所述钝化层形成焊盘开口。
图13为本发明具体实施例的焊盘形成方法中形成焊盘开口后的器件剖面示意图,如图13所示,利用光刻胶形成的焊盘开口图形为掩膜,刻蚀钝化层1005,在其内形成焊盘开口1008。在本步刻蚀完成后,在衬底上仍会残留部分光刻胶1006,且在焊盘开口1008的侧壁上会附着一些聚合物1010。
传统方法中,利用微波在较高温度下(通常在250℃左右)对残留的光刻胶1006及聚合物1010进行灰化去除处理,但是,由于此时焊盘开口底部的刻蚀停止层1003被去除了一部分,余下的刻蚀停止层1003已较薄,在这一高温下,位于刻蚀停止层1003下的铜的导电结构1002的表面易被氧化,形成氧化铜。为避免这一问题,本实施例中采用了在低温下利用等离子体进行灰化处理的方法。
另外,传统方法中,在灰化处理之后,去除焊盘开口底部余下的刻蚀停止层1003之前,还需要进行湿法清洗,以去除灰化处理后余下的光刻胶1006残渣和焊盘开口1008侧壁上残留的聚合物1010。
该步清洗中所用的热的SC1清洗溶液会将灰化过程中形成的氧化铜去除,导致铜的导电结构1002表面凹凸不平,较为粗糙。为了防止这一问题,本实施例中,采用了在灰化处理后,略过该步湿法清洗,直接利用同一台等离子体设备,通入刻蚀气体原位去除刻蚀停止层的方法。
步骤906:利用等离子体对形成焊盘开口后的所述衬底进行灰化处理,并进行原位刻蚀,去除所述焊盘开口底部的所述刻蚀停止层。
本实施例中,利用同一台等离子体设备,原位进行了灰化及刻蚀去除刻蚀停止层的操作。具体工艺可分为多个阶段进行,各阶段的具体工艺条件如下:
灰化阶段:将已刻蚀形成焊盘开口1008的衬底放入等离子体设备中,抽真空,通入氧气,在室温下(通常为25℃左右)进行灰化处理。其中,腔室压力可设置在5至20mTorr之间,如为5mTorr、10mTorr、15mTorr、20mTorr等。本步中主要是通过加入氧气,形成氧等离子体来去除光刻胶和聚合物。其中,氧气的流量可以设置在100至300sccm之间,如为100sccm、150sccm、200sccm或300sccm等;刻蚀功率(ICPpower)可以设置在1000至1500W之间,如为1000W、1200W、1300W或1500W等。
该灰化阶段可以去除衬底表面残留的光刻胶1006,及大部分聚合物1010(聚合物主要由光刻胶、刻蚀生成物等形成)。本步处理后,在焊盘开口1008侧壁上仅会残留部分聚合物颗粒。
另外,虽然本阶段中加入了大量的氧气,但由于焊盘开口1008底部此时还覆盖着刻蚀停止层1003,且温度又较低,仍可以保证下层的铜导电结构1002不被氧化或仅极少量被氧化。
去除刻蚀停止层阶段:维持温度不变,腔室压力仍在5至20mTorr之间,将刻蚀功率调节至200至600W之间,如为200W、300W、400W或600W等,将氧气流量减小至10至30sccm之间,如为10sccm、20sccm或30sccm等。同时,通入了含碳氟的刻蚀气体,如CF4、CF8、C5F8、C4F6、CHF3等,其流量在30至80sccm之间,,如为30sccm、40sccm、50sccm、60sccm、70sccm或80sccm等。
本实施例中,该阶段还加入了辅助气体,如氩气,其流量可以在100至300sccm之间,如为100sccm、150sccm、200sccm或300sccm等。该辅助气体一方面可以调节腔室内刻蚀气体的浓度,进而改变刻蚀速率;另一方面也可以用来调整腔室的压力,令其保持在设定值。
该阶段完成后,焊盘开口1008底部的铜导电结构1002已曝露,但由于通入的气体中氧气仅占很小的一部分,其浓度很低,在室温下对下层的铜导电结构1002的氧化仍很轻微。
虽然在室温下,上述两阶段对下层的铜导电结构1002的氧化较为轻微,但为了进一步提高焊盘的形成质量,本实施例中还加入了一步原位的氢等离子体处理步骤,以对铜导电结构1002进行去氧化处理,确保本步等离子处理后,焊盘开口底部曝露的铜导电结构1002表面仍能处于未氧化状态或仅有极轻微的氧化。
氢等离子体处理阶段:维持温度不变,腔室压力仍在5至20mTorr之间,刻蚀功率也可以与上一阶段保持相同,如可以仍保持在200至600W之间,如为200W、300W、400W或600W等。停止上一阶段通入的气体,改为仅通入氢气,其流量可以在300至800sccm之间,如为300sccm、500sccm、600sccm或800sccm等。
本实施例中,在灰化阶段和去除刻蚀停止层阶段,还可以加一定的偏置电压(bias power),以令腔室内的等离子体的轰击具有一定的方向性,提高去除光刻胶或刻蚀停止层的效率。而在氢等离子体处理阶段,焊盘开口1008底部已曝露出下层的铜导电结构1002,且其目的仅在于利用氢等离子体对铜导电结构102表面进行去氧化处理。为防止氢等离子体损伤曝露在外的铜导电结构1002,本实施例中,在该阶段未加偏置电压。
图14为本发明具体实施例的焊盘形成方法中去除刻蚀停止层后的器件剖面示意图,如图14所示,经过原位的灰化处理,去除刻蚀停止层处理(及氢等离子体处理)后,原本残留的光刻胶1006被去除,聚合物1010仅有少部分残留,焊盘开口1008底部的刻蚀停止层1003被去除。
步骤907:进行湿法清洗。
本步清洗可采用SC1等清洗液进行,其可以将上步处理后残留的少量聚合物1010清洗去除。本实施例中采取了原位灰化、刻蚀去除刻蚀停止层及氢等离子体处理以去除氧化等措施,焊盘开口底部曝露的铜导电结构1002表面基本没有形成氧化铜,因此,本步清洗不会导致因氧化铜被去除而导致铜导电结构1002表面粗糙的问题。
步骤908:在所述钝化层上和所述焊盘开口内依形貌覆盖阻挡层。
图15为本发明具体实施例的焊盘形成方法中形成阻挡层后的器件剖面示意图,如图15所示,为防止金属铜扩散至焊盘中,在铜的导电结构1002与铝焊盘之间还形成了阻挡层1007,该阻挡层1007可以采用Ta,W,Ti以及它们的氮化物TiN,WN,TaN等材料形成。经过本实施例的上述处理后,位于阻挡层1007下的导电结构1002表面光滑,阻挡层1007的覆盖质量得到了提高,可以较好地阻止铜金属扩散至焊盘内。
步骤909:覆盖铝金属,形成铝焊盘。
图16为本发明具体实施例的焊盘形成方法中形成焊盘后的器件剖面示意图,如图16所示,利用物理气相沉积(PVD,Physical VaporDeposition)的方法,如溅射铝靶的方法,在形成阻挡层1007后的衬底上覆盖铝金属。然后,利用光刻的方法在其上形成焊盘图形;接着,利用刻蚀方法以光刻胶的焊盘图形为掩膜刻蚀形成焊盘1011。经过本实施例的上述处理,所形成的焊盘质量得到了明显提高,没有再出现铜金属扩散至铝焊盘内的现象。
图17为利用本发明具体实施例中的焊盘形成方法形成焊盘时的导电结构图,如图17所示,图中1701为钝化层,1702为铜导电结构,可以看到,采用本实施例的方法后,导电结构上不再有孔洞出现,表面变得光滑,这样,在随后形成的阻挡层的质量也能较好,可以较为理想地阻止形成导电结构的铜金属扩散至铝焊盘内,提高了焊盘的形成质量。
图18分别为利用传统方法及本发明具体实施例中的方法形成的焊盘图,如图18所示,图中1801为拍摄得到的利用传统方法形成的实际焊盘图,1802为拍摄得到的利用本实施例方法形成的焊盘图。可以看到,利用传统方法形成的焊盘存在铜金属扩散至铝焊盘的现象,其表面质量较差,而利用本实施例方法形成的焊盘的形成质量明显好于前者,其表面光滑,没有铜金属扩散出来的现象。
只要能够产生等离子体,且能够通入三种以上气体的设备均可以作为本实施例中所用的等离子体设备,如可以是等离子体去胶机,也可以是等离子体刻蚀机等。例如,可以是Mattson公司生产的等离子体去胶机。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种焊盘的形成方法,其特征在于,包括步骤:
提供已形成铜导电结构的衬底;
在所述衬底上形成刻蚀停止层;
在所述刻蚀停止层上形成钝化层;
在所述钝化层上形成焊盘开口图形;
刻蚀所述钝化层形成焊盘开口;
利用等离子体对形成焊盘开口后的所述衬底进行灰化处理,并进行原位刻蚀,去除所述焊盘开口底部的所述刻蚀停止层;
进行湿法清洗;
在所述钝化层上和所述焊盘开口内依形貌覆盖阻挡层;
覆盖铝金属,形成铝焊盘。
2.如权利要求1所述的形成方法,其特征在于:在进行所述的原位刻蚀之后,湿法清洗之前,还对所述衬底进行了原位氢等离子体处理。
3.如权利要求2所述的形成方法,其特征在于:所述灰化处理、原位刻蚀及原位氢等离子体处理是在室温下进行。
4.如权利要求2所述的形成方法,其特征在于:所述灰化处理、原位刻蚀及原位氢等离子体处理时的腔室压力在5至20mTorr之间。
5.如权利要求2所述的形成方法,其特征在于:所述原位氢等离子体处理时通入氢气的流量在300至800sccm之间。
6.如权利要求1所述的形成方法,其特征在于:所述灰化处理通入了氧气。
7.如权利要求6所述的形成方法,其特征在于:所述氧气的流量在100至300sccm之间。
8.如权利要求1所述的形成方法,其特征在于:所述原位刻蚀时通入了含碳氟气体和氧气。
9.如权利要求8所述的形成方法,其特征在于:所述氧气的流量在10至30sccm之间。
10.如权利要求1所述的形成方法,其特征在于:所述刻蚀停止层利用氮化硅材料形成,所述钝化层利用氧化硅材料形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102245864A CN101728285B (zh) | 2008-10-21 | 2008-10-21 | 焊盘的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102245864A CN101728285B (zh) | 2008-10-21 | 2008-10-21 | 焊盘的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101728285A true CN101728285A (zh) | 2010-06-09 |
CN101728285B CN101728285B (zh) | 2012-01-18 |
Family
ID=42448937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102245864A Expired - Fee Related CN101728285B (zh) | 2008-10-21 | 2008-10-21 | 焊盘的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101728285B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900481A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 清洗焊盘的方法 |
CN105084298A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN105826162A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 降低铝焊垫氟结晶的方法以及半导体器件制作方法 |
CN107507767A (zh) * | 2016-06-14 | 2017-12-22 | 英飞凌科技股份有限公司 | 碳化硅的等离子体切割 |
CN109817608A (zh) * | 2019-01-08 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | Mim电容的制造方法 |
CN110911287A (zh) * | 2018-09-17 | 2020-03-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2008
- 2008-10-21 CN CN2008102245864A patent/CN101728285B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900481A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 清洗焊盘的方法 |
CN105084298A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN105084298B (zh) * | 2014-05-07 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN105826162A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 降低铝焊垫氟结晶的方法以及半导体器件制作方法 |
CN105826162B (zh) * | 2015-01-07 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 降低铝焊垫氟结晶的方法以及半导体器件制作方法 |
CN107507767A (zh) * | 2016-06-14 | 2017-12-22 | 英飞凌科技股份有限公司 | 碳化硅的等离子体切割 |
CN107507767B (zh) * | 2016-06-14 | 2020-12-01 | 英飞凌科技股份有限公司 | 碳化硅的等离子体切割 |
CN110911287A (zh) * | 2018-09-17 | 2020-03-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN109817608A (zh) * | 2019-01-08 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | Mim电容的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101728285B (zh) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101728285B (zh) | 焊盘的形成方法 | |
US20060252256A1 (en) | Method for removing post-etch residue from wafer surface | |
JPH0752733B2 (ja) | 配線構造体の形成方法 | |
JPH10321561A (ja) | 基板の表面上に金属層を作製する方法 | |
CN101599445A (zh) | 焊垫结构的形成方法 | |
KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
CN101728317B (zh) | 导电结构及焊盘的形成方法 | |
KR100464430B1 (ko) | 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법 | |
JP2004214617A (ja) | 金属−絶縁体−金属キャパシターの製造方法 | |
JPH08130206A (ja) | Al系金属層のプラズマエッチング方法 | |
CN101593721A (zh) | 在叠层介质层中刻蚀开口的方法 | |
JPH0714836A (ja) | 多層配線構造の半導体装置 | |
CN100499070C (zh) | 双镶嵌结构的制作方法 | |
JP2007251135A (ja) | 半導体装置およびその製造方法 | |
KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
KR100613393B1 (ko) | 반도체 소자의 제조 방법 | |
KR100876860B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
JP3418162B2 (ja) | TiNおよびSiO2材料のエッチング方法およびターミナル・ビアの形成方法 | |
CN101442034B (zh) | 焊盘及其形成方法 | |
JP4207284B2 (ja) | 半導体装置の製造方法 | |
JP3505411B2 (ja) | プラグの腐蝕を防止する内部配線の製造方法 | |
KR100435785B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100434323B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
TW508684B (en) | Etch/clean process for integrated circuit pad metal | |
US7601633B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120118 Termination date: 20181021 |
|
CF01 | Termination of patent right due to non-payment of annual fee |