CN101593721A - 在叠层介质层中刻蚀开口的方法 - Google Patents
在叠层介质层中刻蚀开口的方法 Download PDFInfo
- Publication number
- CN101593721A CN101593721A CNA2008101136910A CN200810113691A CN101593721A CN 101593721 A CN101593721 A CN 101593721A CN A2008101136910 A CNA2008101136910 A CN A2008101136910A CN 200810113691 A CN200810113691 A CN 200810113691A CN 101593721 A CN101593721 A CN 101593721A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- etching
- laminated dielectric
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种在叠层介质层中刻蚀开口的方法,包括:提供基底,所述基底上具有叠层介质层;在所述叠层介质层上形成光刻胶层,接着图形化该光刻胶层,形成开口图案;刻蚀所述开口图案底部的叠层介质层,至该叠层介质层中的最下面一层露出时为止;去除所述光刻胶层;刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层,形成贯穿所述叠层介质层的开口;其中,刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤中的刻蚀感应耦合等离子体刻蚀。本发明能够减小在叠成介质层中刻蚀开口时对开口侧壁造成的损伤。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种在叠层介质层中刻蚀开口的方法。
背景技术
随着半导体集成电路制造技术的发展,要求越来越高的集成度,对线宽及工艺的要求也越来越苛刻。在向更小线宽技术节点迈进的同时,IC业界选用铜和低介电常数材料形成后段的互连结构,以减小互连电阻电容(RC)延迟。而相对于铝金属工艺中通过蚀刻铝形成铝互连线的过程,铜由于易扩散、难刻蚀等特点,需要通过双镶嵌工艺形成,其主要工艺是先在带有器件的衬底上形成中间介质层并刻蚀出沟槽和通孔,然后淀积铜进入刻蚀好的图形中,并应用平坦化方法除去多余的铜。例如,在公开号为CN1444275A的中国专利申请文件中,公开了一种双镶嵌工艺。
通常情况下在半导体器件后段顶层金属制作中,其工艺步骤一般为在形成有金属图形的衬底上,淀积刻蚀停止层,中间介质层,接着在所述中间介质层中刻蚀出沟槽和连接孔,然后在所述的沟槽和连接孔上沉积铜扩散阻止层,铜淀积层,再接着执行化学机械研磨工艺,即形成铜的双镶嵌结构。
然而,随着线宽越来越小,选用的中间介质层的介电常数越来越小,例如现有的90nm以下的技术节点,常常选用黑钻石或CORAL作为中间介质层。所述材料的中间介质层硬度较小,在刻蚀连接孔后,需要通过进一步刻蚀去除连接孔底部的刻蚀停止层,而该步骤的刻蚀很损伤中间介质层材料,导致形成的连接孔侧壁轮廓变差,进而影响形成的铜互连结构特性变差,影响形成的器件的电性。
发明内容
本发明提供一种在叠层介质层中刻蚀开口的方法,该方法能够减小在叠成介质层中刻蚀开口时对开口侧壁造成的损伤。
本发明提供的一种在叠层介质层中刻蚀开口的方法,包括:
提供基底,所述基底上具有叠层介质层;在所述叠层介质层上形成光刻胶层,接着图形化该光刻胶层,形成开口图案;刻蚀所述开口图案底部的叠层介质层,至该叠层介质层中的最下面一层露出时为止;去除所述光刻胶层;刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层,形成贯穿所述叠层介质层的开口;其中,刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤中的刻蚀感应耦合等离子体刻蚀。
可选的,去除所述光刻胶层的步骤和刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤原位进行或在不同的工艺腔中分别进行。
可选的,进一步包括:对所述开口底部的膜层表面执行等离子体处理。
可选的,所述叠层介质层为两层,分别为刻蚀停止层以及该刻蚀停止层上的金属间介质层,所述开口为贯穿所述金属间介质层和刻蚀停止层的连接孔。
可选的,所述叠层介质层还包括位于所述金属间介质层上的覆盖层。
可选的,所述感应耦合等离子体刻蚀工艺中产生等离子体的气体包括含氟的气体。
可选的,所述含氟的气体包括CF4、C2F4或C3H8。
可选的,所述的产生等离子体的气体还包括H2。
可选的,所述感应耦合等离子体刻蚀工艺中产生等离子体的气体为CF4和H2,所述CF4的流量的10sccm至30sccm,H2的流量为80sccm至200sccm。
可选的,所述感应耦合等离子体刻蚀工艺中产生等离子体的激励源功率为200W至400W。
可选的,所述感应耦合等离子体刻蚀时的压力为5mT至25mT。
与现有技术相比,上述技术方案中的一种具有以下优点:
由于感应耦合等离子体刻蚀工艺激励源功率低、反应腔室压力较小,而且等离子体密度较高,使得刻蚀工艺刻蚀损伤减小,且使得刻蚀具有方向性更强,提高各向异性刻蚀能力,从而可减小或消除形成的开口侧壁和顶部边缘的刻蚀损伤,改善顶部边缘的圆化的缺陷,且可改善底部钻刻的缺陷,有利于在叠成介质层中形成侧壁轮廓较好的开口。
附图说明
图1为本发明的在叠层介质层中刻蚀开口的方法的实施例的流程图;
图2至图6为本发明的在叠层介质层中刻蚀开口的方法的实施例的各步骤相应的结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在半导体集成电路的制造工艺中,常常需要在叠层介质层中刻蚀开口。例如,在半导体集成电路的后段的铜互连工艺中,需要在金属间介质层(常常包括刻蚀停止层和该刻蚀停止层上的介质层)中刻蚀出连接孔(Via);在半导体集成电路的前段制造工艺中,在包括刻蚀停止层以及该刻蚀停止层上的介质层中刻蚀出接触孔(contact hole)等。其中,现有的在叠层介质层中刻蚀开口的方法一般通过光刻和刻蚀工艺来进行。然而,现有工艺的时常常会造成缺陷,例如,底部钻刻(undercut)、开口顶部边缘圆化(Top rounding)、对介质层造成等离子体诱导损伤等。本发明提供一种方法,可克服上述的缺陷。
在本发明的方法中,首先提供具有叠层介质层的基底。在所述基底上形成光刻胶层,接着图形化所述光刻胶层,在所述光刻胶层中形成开口图案。刻蚀所述开口图案底部的叠层介质层,直至所述的叠层介质层中的最下面一层露出时为为止。然后,去除所述的光刻胶层;再接着,刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层,形成贯穿所述叠层介质层的开口,其中,该步骤的刻蚀为感应耦合等离子体刻蚀。由于感应耦合等离子体刻蚀具有低功率、低气压、高密度等特点,因而在刻蚀时,可以降低对开口顶部边缘以及开口侧壁的介质层的损伤,改善开口顶部边缘圆化缺陷,并克服或改善底部钻刻的问题。
也就是说,在叠层介质层中刻蚀开口时,在对该叠层介质层中的最下面一层刻蚀时,采用反应离子刻蚀工艺,以保护形成的开口侧壁以及顶部边缘,并改善底部钻刻的问题。
图1为本发明的在叠层介质层中刻蚀开口的方法的实施例的流程图。请参考图1。
步骤S100,提供具有叠层介质层的基底。
步骤S110,在所述叠层介质层上形成光刻胶层,接着图形化该光刻胶层,形成开口图案。
步骤S120,刻蚀所述开口图案底部的叠层介质层,至该叠层介质层最下面一层露出时为止。
步骤S130,去除所述光刻胶层。
步骤S140,刻蚀所述开口图案底部的叠层介质层的最下面一层,形成贯穿所述叠层介质层的开口;其中,该步骤中的刻蚀感应耦合等离子体刻蚀。
其中,所述的方法中,叠层介质层可以是两层,也可以是多层。例如所述叠层介质层可以是包括刻蚀停止层和该刻蚀停止层上的金属间介质层的两层的结构,也可以是包括刻蚀停止层、金属间介质层以及覆盖层的三层结构。当然,还可以具有四层或五层或更多的其它层,这里不再赘述。
此外,所述的步骤S140和步骤S130可以原位进行,也可以在不同的工艺腔中分别进行。这是由于去除光刻胶层的工艺一般也采用感应耦合等离子体刻蚀,常用的刻蚀气体为氧气;因而,步骤S140中的去除光刻胶层的工艺若采用氧气等离子体灰化时,可以和步骤S140的刻蚀工艺原位进行,可避免频繁搬运所述的基底,减少所述的基底暴露于外部环境的次数和时间,从而可避免被外部环境所污染;此外还可以节省时间,提供效率。
若步骤S140中的去除光刻胶层的工艺采用其它工艺,则步骤S140和步骤S130可以在不同的工艺腔或反应室或反应容器中单独执行。
当然,即使所述步骤S140采用采用氧气等离子体的感应耦合等离子体刻蚀,所述的步骤S140和步骤S130也可以在不同的工艺腔中分别进行。本领域技术人员可以根据制造工艺的需要采用不同的方式,只要步骤S140中的刻蚀工艺为感应耦合等离子体刻蚀,就应当涵盖在本发明的权利要求的保护范围之内。
下面结合半导体集成电路的后段工艺中的、在包括刻蚀停止层和金属间介质层的叠层介质层中刻蚀连接孔的工艺作为实施例对本发明的方法进行详细描述。
图2至图6为本发明的在叠层介质层中刻蚀开口的方法的实施例的各步骤相应的结构的剖面示意图。
请参考图2,提供基底200,在所述基底200上依次具有刻蚀停止层202和金属间介质层204形成的叠层结构。
此外,在所述基底200与所述刻蚀停止层202之间还可以具有半导体器件(图未示),例如金属氧化物半导体晶体管或者其它器件。
所述基底200还可以具有导电层201,所述导电层201可以是金属互连线,也可以是连接插塞。所述导电层201可以是铝、铜、钨、钛、金、银、钽等金属材料,也可以是其它导电材料。本实施例中,所述导电层201为金属互连线,其材质为铜,通过镶嵌工艺形成。
所述的刻蚀停止层202可以是碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、掺氮碳化硅(NDC)中的一种或其组合。通过物理气相沉积或化学气相沉积等本领域技术人员所习知的工艺形成。本实实施例中,所述刻蚀停止层202为NDC。
所述金属间介质层204可以是黑钻石(Black Diamond,BD)、氟硅玻璃(FSG)、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合或其它低介电常数材料,这里不再一一赘述。其形成的方式为物理气相沉积或化学气相沉积。本实施例中所述金属间介质层204为黑钻石。
在其它的实施例中,在所述金属间介质层204上还可以具有覆盖层(Cap Layer),这里不再赘述。
然后,需要在所述刻蚀停止层202和金属间介质层204中形成连接孔,并在金属间介质层204中形成沟槽;其中形成所述连接孔和沟槽的方法步骤可以如下:先形成沟槽后形成连接孔、先形成连接孔后形成沟槽(via first)、同时形成沟槽和连接孔等几种不同的制造工艺。本实施例以先形成连接孔后形成沟槽情况中的连接孔的形成步骤为例对本发明的方法进行说明。
请参考图3,在所述金属间介质层204上形成抗反射层206,然后在所述抗反射层206上形成光刻胶层208,通过曝光显影形成连接孔图案210。所述抗反射层206可以是有机抗反射材料或无机抗反射材料。在其它的实施例中,也可以不形成所述的抗反射层206,而是直接在所述金属间介质层204上形成光刻胶层208。
请参考图4,以所述光刻胶层208作为刻蚀阻挡层,刻蚀所述连接孔图案210底部的抗反射层206,并进一步刻蚀所述开口图案210底部的金属间介质层204,在所述金属间介质层204中形成第一开口210a。其中,该步骤刻蚀可以是高压等离子体刻蚀,反应离子刻蚀、高密度等离子体刻蚀等干法刻蚀工艺,也可以采用其它刻蚀工艺。
其中,在刻蚀形成所述第一开口210a的工艺中,所述刻蚀停止层202作为刻蚀终点的检测层,并能够保护基底200表面不受损伤。
在其中的一个具体的实施例中,本步骤的刻蚀为反应离子刻蚀,刻蚀气体可以是NF3、He和Ar的混合气体。刻蚀腔室的压力为40mT至60mT,激励源的功率为300W至600W,NF3的流量为10sccm至20sccm,He的流量为200sccm至400sccm,Ar的流量为100sccm至500sccm。其中,刻蚀时间根据所述金属间介质层层的材质以及厚度决定,这里不再赘述。
请参考图5,在所述金属间介质层204中形成所述的第一开口210a之后,去除所述金属间介质层204上的光刻胶层208和抗反射层206。其中,去除所述光刻胶层208和抗反射层206的方法感应耦合等离子体刻蚀工艺,产生等离子体的气体为氧气。
在其中的一个具体的实施例中,本步骤中产生等离子体的氧气的流量为100sccm至800sccm,反应腔室的压力为5mT至20mT,温度为20℃至30℃。刻蚀时间根据所述的光刻胶层208和抗反射层206的厚度决定。
当然,也可以采用其它方法去除所述光刻胶层208和抗反射层206,这里不再赘述。
请参考图6,刻蚀所述第一开口210a底部的刻蚀停止层202,至所述第一开口210a底部的刻蚀停止层202全部去除时为止,形成贯穿所述金属间介质层204和刻蚀停止层202的第二开口210b,其中,所述第二开口210b位于所述导电层201上方相应位置,所述第二开口210b底部露出所述导电层201的表面,所述第二开口210b在本实施例中即为连接孔。
其中,本步骤中刻蚀所述第一开口210a底部的刻蚀停止层202的工艺为感应耦合等离子体刻蚀工艺。
所述感应耦合等离子体工艺中产生等离子体的气体可以为含氟的气体。所述含氟的气体包括CF4、C2F4或C3H8。所述的产生等离子体的气体还包括H2。
在其中的一个具体的实施例中,所述感应耦合等离子体刻蚀工艺中产生等离子体的气体为CF4和H2,所述CF4的流量的10sccm至30sccm,H2的流量为80sccm至200sccm。反应腔室的压力为5mT至25mT,温度为20℃至30℃。激励源的功率为200W至400W。
由于感应耦合等离子体刻蚀工艺激励源功率低、反应腔室压力较小,而且等离子体密度较高,使得刻蚀工艺刻蚀损伤减小,且使得刻蚀具有方向性更强,提高各向异性刻蚀能力,从而可减小或消除形成的连接孔侧壁和顶部边缘的刻蚀损伤,改善顶部边缘的圆化的缺陷,且可改善底部钻刻的缺陷,有利于形成侧壁轮廓较好的连接孔。
若所述的去除光刻胶层208和抗反射层206的工艺为感应耦合等离子体刻蚀,所述刻蚀所述第一开口210a底部的刻蚀停止层202的工艺可以和所述的去除光刻胶层208和抗反射层206的工艺原位进行,当然,该两步工艺也可以在不同的工艺腔中分别进行这里不再赘述。
在另外的实施例中,形成连接孔210b后,还需要进一步形成沟槽,这里不再赘述,若所述连接孔210b的底部为导电层201,还可以对所述导电层201表面进行等离子体处理,所述的等离子体处理工艺可以和所述的刻蚀连接孔210b底部的刻蚀停止层202的工艺原位进行,也可以分别进行。
此外,所述的对导电层201表面进行等离子体处理的工艺、刻蚀连接孔210b底部的刻蚀停止层202的工艺以及去除光刻胶层208和抗反射层206的工艺也可以原位进行,这里不再赘述。
上面的实施例通过在包括刻蚀停止层和金属间介质层的叠层介质层中刻蚀连接孔的工艺来对本发明的方法进行阐述,其不应该作为对权利要求保护范围的限制,在不背离权利要求的保护范围的条件下,本领域技术人员根据上述的实施例的教导可以对的上述的步骤的添加、去除、等同替换或者顺序的改变。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (11)
1、一种在叠层介质层中刻蚀开口的方法,其特征在于,包括:
提供基底,所述基底上具有叠层介质层;
在所述叠层介质层上形成光刻胶层,接着图形化该光刻胶层,形成开口图案;
刻蚀所述开口图案底部的叠层介质层,至该叠层介质层中的最下面一层露出时为止;
去除所述光刻胶层;
刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层,形成贯穿所述叠层介质层的开口;
其中,刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤中的刻蚀感应耦合等离子体刻蚀。
2、如权利要求1所述的在叠层介质层中刻蚀开口的方法,其特征在于:去除所述光刻胶层的步骤和刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤原位进行或在不同的工艺腔中分别进行。
3、如权利要求1或2所述的在叠层介质层中刻蚀开口的方法,其特征在于,进一步包括:对所述开口底部的膜层表面执行等离子体处理。
4、如权利要求1或2所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述叠层介质层为两层,分别为刻蚀停止层以及该刻蚀停止层上的金属间介质层,所述开口为贯穿所述金属间介质层和刻蚀停止层的连接孔。
5、如权利要求4所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述叠层介质层还包括位于所述金属间介质层上的覆盖层。
6、如权利要求1或2或5所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述感应耦合等离子体刻蚀工艺中产生等离子体的气体包括含氟的气体。
7、如权利要求6所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述含氟的气体包括CF4、C2F4或C3H8。
8、如权利要求6所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述的产生等离子体的气体还包括H2。
9、如权利要求1或2或5所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述感应耦合等离子体刻蚀工艺中产生等离子体的气体为CF4和H2,所述CF4的流量的10sccm至30sccm,H2的流量为80sccm至200sccm。
10、如权利要求9所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述感应耦合等离子体刻蚀工艺中产生等离子体的激励源功率为200W至400W。
11、如权利要求9所述的在叠层介质层中刻蚀开口的方法,其特征在于:所述感应耦合等离子体刻蚀时的压力为5mT至25mT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101136910A CN101593721A (zh) | 2008-05-29 | 2008-05-29 | 在叠层介质层中刻蚀开口的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101136910A CN101593721A (zh) | 2008-05-29 | 2008-05-29 | 在叠层介质层中刻蚀开口的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101593721A true CN101593721A (zh) | 2009-12-02 |
Family
ID=41408302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101136910A Pending CN101593721A (zh) | 2008-05-29 | 2008-05-29 | 在叠层介质层中刻蚀开口的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593721A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103922272A (zh) * | 2014-04-25 | 2014-07-16 | 上海先进半导体制造股份有限公司 | 纯二氧化硅侧壁的腔体结构、复合腔体及其形成方法 |
CN103946954A (zh) * | 2011-10-26 | 2014-07-23 | 国际商业机器公司 | 采用包含氟代烃的聚合物的高保真构图 |
CN105097502A (zh) * | 2015-07-15 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜图案的形成方法 |
-
2008
- 2008-05-29 CN CNA2008101136910A patent/CN101593721A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103946954A (zh) * | 2011-10-26 | 2014-07-23 | 国际商业机器公司 | 采用包含氟代烃的聚合物的高保真构图 |
CN103946954B (zh) * | 2011-10-26 | 2016-12-28 | 国际商业机器公司 | 采用包含氟代烃的聚合物的高保真构图 |
DE112012004495B4 (de) | 2011-10-26 | 2020-01-09 | Globalfoundries Inc. | Strukturierung mit hoher Wiedergabetreue unter Verwendung eines Fluorkohlenwasserstoff enthaltenden Polymers |
CN103922272A (zh) * | 2014-04-25 | 2014-07-16 | 上海先进半导体制造股份有限公司 | 纯二氧化硅侧壁的腔体结构、复合腔体及其形成方法 |
CN103922272B (zh) * | 2014-04-25 | 2016-01-20 | 上海先进半导体制造股份有限公司 | 复合腔体及其形成方法 |
CN105097502A (zh) * | 2015-07-15 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜图案的形成方法 |
CN105097502B (zh) * | 2015-07-15 | 2018-02-16 | 京东方科技集团股份有限公司 | 一种薄膜图案的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459125B (zh) | 连接孔的形成方法 | |
US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
JP4492947B2 (ja) | 半導体装置の製造方法 | |
KR100600689B1 (ko) | 반도체 장치의 제조 방법 | |
CN100372078C (zh) | 半导体装置及其制造方法 | |
CN101599445B (zh) | 焊垫结构的形成方法 | |
CN101355047B (zh) | 在低介电常数介质层中形成通孔的方法 | |
TW200305948A (en) | System level in-situ integrated dielectric etch process particularly useful for copper dual damascene | |
US6255226B1 (en) | Optimized metal etch process to enable the use of aluminum plugs | |
CN101364565A (zh) | 半导体器件的制造方法 | |
KR100716630B1 (ko) | 오목부를 가지는 반도체장치의 제조방법 | |
US20110034025A1 (en) | Method for Forming Contact Hole Structure | |
CN101593721A (zh) | 在叠层介质层中刻蚀开口的方法 | |
CN101728317B (zh) | 导电结构及焊盘的形成方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
CN101123214B (zh) | 双镶嵌结构的制作方法 | |
JP5234047B2 (ja) | 半導体装置の製造方法 | |
CN101330019B (zh) | 通孔刻蚀方法及通孔区内钝化层去除方法 | |
JP4559973B2 (ja) | 半導体装置の製造方法 | |
CN103165515B (zh) | 半导体器件的制作方法 | |
KR100576085B1 (ko) | 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 | |
CN100499070C (zh) | 双镶嵌结构的制作方法 | |
KR100613393B1 (ko) | 반도체 소자의 제조 방법 | |
TWI305945B (en) | Method of fabricating dual damascene structure | |
JP2006303179A (ja) | 埋込導電体の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091202 |