DE19732807B4 - Integriertes Schaltungsbauelement - Google Patents

Integriertes Schaltungsbauelement Download PDF

Info

Publication number
DE19732807B4
DE19732807B4 DE19732807A DE19732807A DE19732807B4 DE 19732807 B4 DE19732807 B4 DE 19732807B4 DE 19732807 A DE19732807 A DE 19732807A DE 19732807 A DE19732807 A DE 19732807A DE 19732807 B4 DE19732807 B4 DE 19732807B4
Authority
DE
Germany
Prior art keywords
bond
bond wires
wires
circuit component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19732807A
Other languages
English (en)
Other versions
DE19732807A1 (de
Inventor
Inderjit San Jose Singh
Jaime A. Palo Alto Bayan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19732807A1 publication Critical patent/DE19732807A1/de
Application granted granted Critical
Publication of DE19732807B4 publication Critical patent/DE19732807B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Integriertes Schaltungsbauelement (40, 50) mit einer Vielzahl elektrischer Anschlußleitungen (20), einem Chip (12) mit einer Vielzahl von Bondinseln (14), die über Bonddrähte (24) mit den zugehörigen Anschlußleitungen (20) elektrisch verbunden sind, wobei die Bonddrähte (24) in Gruppen in einem vorbestimmten Teilungsabstand angeordnet sind, wobei die benachbarten Bonddrähte (24a, 24b) von zwei Gruppen weiter als der Teilungsabstand voneinander entfernt sind, und mit einem den Chip (12), die Bonddrähte (24) und zumindest einen Teil der Anschlußleitungen (20) umgebenden Verkappungsmaterial, dadurch gekennzeichnet, daß zwischen den weiter voneinander entfernten Bonddrähten (24a, 24b) gleich ausgestaltete Blindbonddrähte (42) in einer Anzahl vorgesehen sind, die die Bildung von Kurzschlüssen zwischen den Bonddrähten durch Beschränkung des Verkappungsmaterialflusses im Bereich zwischen den Bonddrähten (24a, 24b) während der Verkappung verhindert.

Description

  • Die Erfindung betrifft ein integriertes Schaltungsbauelement nach dem Oberbegriff des Anspruchs 1, wie es z.B. aus der JP 8-236 564 A bekannt ist Beim Drahtbonden wird der Abstand zwischen benachbarten Bonddrähten mit steigender Zahl an Bondinseln bei fester Größe des Schaltungsbauelements immer kleiner. Hieraus ergibt sich das Problem, daß beim Verkappen durch das einströmende Verkappungsmaterial zwei benachbarte Bonddrähte miteinander elektrisch kurzgeschlossen werden können. Dieses Problem ist insbesondere dann gravierend, wenn zwischen zwei benachbarten Bonddrähten eine größere Lücke als der Teilungsabstand der Bonddrähte vorhanden ist, wie es etwa in den Eckbereichen eines Anschlußkamms der Fall ist, do dort das Verkappungsmaterial an Geschwindigkeit und Impuls gewinnen kann. Obwohl eine Vielzahl von Maßnahmen zur Reduzierung des Bonddraht-ablenkung während des Verkappens vorgeschlagen wurde, erfordern viele dieser Wege zusätzliche Prozeßschritte oder eine besondere Ausrüstung. Dies erhöht den Herstellungsaufwand des Schaltungsbauelements.
  • Aus der gattungsbildenden JP 8-236564 A (Abstract) ist ein integriertes Schaltungsbauelement bekannt, bei welchem die Bonddrähte an den Enden der jeweils voneinander beabstandeten Gruppen einen größeren Durchmesser aufweisen als die anderen Bonddrähte, so daß einer verkappungsmaterialflußbedingten Verformung entgegengewirkt wird.
  • Aus JP 4-134 853 A (Abstract) ist ein integriertes Schaltungsbauelement bekannt, welches einen Leiterrahmen mit einer Vielzahl elektrischer Anschlußleitungen und einen auf einer Chipaufnahmefläche angeordneten Chip mit einer Vielzahl von Bondinseln umfaßt, welche über Bonddrähte mit den zugehörigen Anschlußleitungen verbunden sind. Die Bonddrähte bilden an jeder . der vier Kanten des Chips jeweils eine Gruppe und sind innerhalb jeder Gruppe in einem vorbestimmten Teilungsabstand angeordnet. An den Ecken des Chips sind Bonddrähte in einem Abstand voneinander entfernt, der größer als der Teilungsabstand ist. Um den Verkappungsmaterialfuß im Bereich zwischen diesen Bonddrähten zu bremsen und somit deren Verformung und eine Kurzschlußbildung zu verhindern, sind dazwischen verbreiterte Anschlußleitungen 2a vorgesehen.
  • Aus der JP 7-335 680 A ist eine Leiterplatte mit einem Halbleiterbauelement bekannt. Das Bauelement weist eine Vielzahl von Bondinseln auf, die über Bonddrähte mit zugehörigen Anschlußleitungen auf der Leiterplatte elektrisch verbunden sind. Die Bonddrähte sind in mehreren voneinander unterschiedlich beabstandeten Gruppen angeordnet. An den Ecken des Halbleiterbauelements sind Blindbonddrähte angeordnet, deren höchster Punkt von der Leiterplatte weiter beabstandet ist als die höchsten Punkte der funktionalen Bonddrähte. Ferner ist aus der JP 7-335680 ein Verfahren zum abdichtenden Verbinden des Halbleiterbauelements mit der Leiterplatte bekannt, gemäß welchem zunächst eine Verkappungsmaterialtablette auf die vier Blindbonddrähte gelegt und durch die Blindbonddrähte von den funktionalen Bonddrähten beabstandet gehalten wird, um deren Verformung auszuschließen. Anschließend wird die Tablette erhitzt, wodurch das Verkappungsmaterial schmilzt und das Halbleiterelement mit der Leiterplatte abdichtend verbindet.
  • Aus der US 4 928 162 ist ein integriertes Schaltungsbauelement mit einem Chip und einem Leiterrahmen bekannt, wobei an den Ecken des Chips Blindbonddrähte angeordnet sind. Diese dienen der besseren Fixierung des Verpackungsmaterials und sollen verspannungsbedingten Beschädigungen des Verkappungsmaterials, die aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten des Verkappungsmaterials und des Chips auftreten, entgegenwirken. Insbesondere sollen Spannungsbrüche und ein Ablösen des Verkappungsmaterials von der Halbleiteroberfläche und dem Leiterrahmen verhindert werden.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein integriertes Schaltungsbauelement nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem die mit weit entfernten Bonddrähten verbundene Bonddrahtablenkung bei der Verkappung in einfacher Weise verhindert werden kann.
  • Diese Aufgabe wird entsprechend den Merkmalen Anspruchs 1 gelöst.
  • Bei einem solchen integrierten Schaltungsbauelement ist zwischen den weit entfernten Bonddrähten ein Element zur Beschränkung des Verkappungsmaterialflusses vorgesehen, welches vermeidet, daß das Verkappungsmaterial während der Verkappung an Geschwindigkeit und Impuls gewinnt.
  • Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
    •
  • Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
  • 1 zeigt ausschnittweise eine Draufsicht eines integrierten Schaltungsbauelements.
  • 2 zeigt ausschnittweise eine Draufsicht einer weiteren Ausführungsform des integrierten Schaltungsbauelements.
  • Gemäß 1 enthält ein Schaltungsbauelement 40 einen Chip 12 mit einer Vielzahl von Bondinseln 14 auf der Oberseite des Chips 12. Der Chip 12 wird von einer Chipbefestigungsstelle 76 eines Anschlußkamms 18 getragen. Der Anschlußkamm 18 umfaßt außerdem eine Vielzahl elektrischer Anschlußleitungen 20, um das Schaltungsbauelement 40 mit anderen elektrischen Elementen elektrisch zu verbinden. Ferner besitzt der Anschlußkamm 18 Verankerungsstreifen 22 (von denen in 1 nur einer gezeigt ist), um die Chipbefestigungsstelle 16 während des Zusammenbaus des Schaltungsbauelements in definierter Position zu den elektrischen Anschlußleitungen 20 zu halten. Eine Vielzahl von Bonddrähten 24 verbindet die jeweiligen Bondinseln 14 elektrisch mit den zugehörigen elektrischen Anschlußleitungen 20. Die Bonddrähte 24 sind in einem vorbestimm ten Teilungsabstand S angeordnet, so daß sich ein Minimalabstand zwischen benachbarten Bonddrähten 24 befindet.
  • Anstelle des beschriebenen Anschlußkamms 18 kann auch ein solcher mit anderer Konfiguration oder eine andere entsprechende Verbindungsanordnung wie ein flexibler Folienkontaktträger verwendet werden.
  • Das Schaltungsbauelement 40 aus 1 enthält zwei Bonddrähte 24a und 24b in großem Abstand voneinander, die sich auf gegenüberliegenden Seiten des Verankerungsstreifens 22 im Abstand D voneinander befinden. Dieser Abstand D ist wesentlich größer als der Teilungsabstand S. Das Schaltungsbauelement 40 enthält jedoch auch ein Element 42 zur Beschränkung des Verkappungsmaterialflusses, welches sich zwischen den weit entfernten Bonddrähten 24a und 24b befindet. Das Element 42 beschränkt den Fluß des Verkappungsmaterials zwischen den weit entfernten Bonddrähten 24a, 24b während der Verkappung des Schaltungsbauelements 40 und sorgt so für eine Vermeidung oder eine wesentliche Reduzierung einer ungleichmäßigen Ablenkung des angeströmten Bonddrahtes 24b.
  • Als Element 42 zur Reduzierung des Verkappungsmaterialflusses dient ein Blindbonddraht. Außerdem enthält der Chip 12 eine Blindbondinsel 44. Die Blindbondinsel 44 ist elektrisch nicht mit irgendwelchen funktionalen elektrischen Komponenten, die den Chip 12 bilden, verbunden und hat nur den Zweck, einen Befestigungspunkt für ein Ende des Blindbonddrahts 42 zu schaffen. Das andere Ende des Blindbonddrahts 42 ist an dem Verankerungsstreifen 22 befestigt.
  • Wie durch einen Pfeil 26 angedeutet, wird Verkappungsmaterial, welches als Wellenlinien 28 gezeichnet ist, in eine Form 30 zur Verkappung des Chips 12, der Bonddrähte 24, des Blindbonddrahtes 42 und zumindest eines Teils der Anschlußleitungen 20 injiziert. Wenn das Verkappungsmaterial diagonal über die Anordnung fließt, trifft die Anlaufseite des Verkappungsmaterials auf die aufeinanderfolgenden Bonddrähte 24 und bewirkt, daß diese geringfügig in Richtung des Materialflusses versetzt werden. Eine Injektion des Verkappungsmaterials in die Form muß nicht so vorgenommen werden, daß das Material diagonal über die Anordnung fließt. Das Verkappungsmaterial kann auf jede geeignete Weise so injiziert werden, daß es über die Anordnung in einer vorbestimmten Richtung fließt.
  • Der Blindbonddraht 42 wirkt als Element zur Beschränkung des Verkappungsmaterialflusses, indem er vermeidet, daß das Verkappungsmaterial zwischen den weit entfernten Bonddrähten 24a und 24b an Geschwindigkeit und Impuls gewinnt. Ohne diesen Geschwindigkeits- und Impulszuwachs unterscheidet sich das Auftreffen des Verkappungsmaterialflusses auf den angeströmten Bonddraht 24b der beiden weit entfernten Bonddrähte 24a, 24b nicht wesentlich von dem Auftreffen des Verkappungsmaterialflusses auf die anderen Bonddrähte 24. Daher bewirkt der Verkappungsmaterialfluß für den Bonddraht 24b keinen wesentlich größeren Ablenkung als für die anderen Bonddrähte 24. Hierdurch wird die Gefahr eines elektrischen Kurzschlußes zwischen dem angeströmten Bonddraht 24b und einem folgenden angeströmten Bonddraht 24c beseitigt oder wesentlich reduziert.
  • Bei dem Element zur Beschränkung des Verkappungsmaterialflusses muß es sich nicht um einen einzelnen Blindbonddraht 42 handeln. Abhängig von dem speziellen integrierten Schaltungselement kann eine beliebige Zahl Blindbonddrähte 42 verwendet werden. Wenn zum Beispiel der Abstand D zwischen zwei weit entfernten Bonddrähten 24a, 24b ein Vielfaches des gewünschten minimalen Abstandes S beträgt, können mehrere Blindbonddrähte 42 zwischen den beiden weit entfernten Bonddrähten 24a, 24b angeordnet werden.
  • Einer der Vorteile der Verwendung eines Blindbonddrahts 42 als Element zur Beschränkung des Verkappungsmaterialflusses besteht darin, daß die gleiche Drahtbondvorrichtung, die zur Bildung der Bonddrähte 24 verwendet wird, auch zur Bildung des Blindbonddrahtes 42 verwendet werden kann. Dies bedeutet, daß keine zusätzlichen Prozeßschritte zur Bildung des Elementes zur Beschränkung des Verkappungsmaterialflusses erforderlich sind. Außerdem wird in Anordnungen, in denen die Chipbefestigungsstelle 16 und der Verankerungsstreifen 22 nicht elektrisch geerdet sind, immer noch eine gute Gesamtpackung erzielt, auch wenn aufgrund des Ablenkung die Blindbonddrähte 42 in Kontakt mit den Bonddrähten 24 stehen.
  • Obwohl der beschriebene Chip 12 eine zusätzliche Blindbondinsel 44 enthält, an der ein Ende des Blindbonddrahts 42 befestigt ist, ist dies nicht erforderlich. Gemäß 2 benötigt der Chip 12 des Schaltungsbauelements 50 keine zusätzliche Bondinsel. Das Schaltungsbauelement 50 enthält alle Elemente des Schaltungsbauelements 40 aus 2 mit Ausnahme der Blindbondinsel 44. Wie bei dem Schaltungsbauelement 40 ist ein Ende des Blindbonddrahtes 42 an dem Verankerungsstreifen 22 befestigt. Das andere Ende des Blindbonddrahtes 42 ist hier jedoch an der Chipbefestigungsstelle 16 am Befestigungspunkt 52 benachbart zum Chip 12 und zwischen den weit entfernten Bonddrähten 24a, 24b befestigt.
  • Diese Ausführungsform hat noch einen weiteren Vorteil, welcher darin besteht, daß sie in einfacher Weise auf bestehende integrierte Schaltungsbauelementvorrichtungen angewandt werden kann, die Ablenkungsprobleme aufgrund der weit entfernten Bonddrähte aufweisen, ohne daß eine Änderung in einer der das bestehende integrierte Schaltungsbauelement bildenden Komponenten erforderlich ist. In vielen Schaltungsbauelementkonstruktionen sind besonders problematische Bereiche der Elementkonstruktion für eine überwältigende Mehrzahl von Fehlerquellen im Schaltungsbauelement und für eine Reduzierung der Produktionsausbeute für diese Schaltungsbauelementkonstruktion verantwortlich. Ein Beispiel für solche evtl. problematischen Bereiche ist der Bereich des Verankerungsstreifens 22, in dem sich zwei weit entfernte Bonddrähte 24a, 24b auf gegenüberliegenden Seiten des Verankerungsstreifen 22 befinden. Die problematischen Bereiche können in der beschriebenen Weise einfach und ohne Erfordernis von Änderungen in der Schaltungsbauelementkonstruktion oder zusätzlichen Prozessschritten beseitigt werden. In vielen Fällen kann dies zu einem bedeutenden Anstieg in der Produktionsausbeute für eine bestimmte Bauelementkonstruktion führen.
  • Die Verwendung eines Blindbonddrahtes 42 als Element zur Beschränkung des Verkappungsmaterialflusses ist zwingend. Zur Beschränkung des Verkappungsmaterialflusses im Raum zwischen den beiden weit entfernten Bonddrähten 24a, 24b kann eine breite Vielfalt von Strukturen oder Elementen verwendet werden.

Claims (5)

  1. Integriertes Schaltungsbauelement (40, 50) mit einer Vielzahl elektrischer Anschlußleitungen (20), einem Chip (12) mit einer Vielzahl von Bondinseln (14), die über Bonddrähte (24) mit den zugehörigen Anschlußleitungen (20) elektrisch verbunden sind, wobei die Bonddrähte (24) in Gruppen in einem vorbestimmten Teilungsabstand angeordnet sind, wobei die benachbarten Bonddrähte (24a, 24b) von zwei Gruppen weiter als der Teilungsabstand voneinander entfernt sind, und mit einem den Chip (12), die Bonddrähte (24) und zumindest einen Teil der Anschlußleitungen (20) umgebenden Verkappungsmaterial, dadurch gekennzeichnet, daß zwischen den weiter voneinander entfernten Bonddrähten (24a, 24b) gleich ausgestaltete Blindbonddrähte (42) in einer Anzahl vorgesehen sind, die die Bildung von Kurzschlüssen zwischen den Bonddrähten durch Beschränkung des Verkappungsmaterialflusses im Bereich zwischen den Bonddrähten (24a, 24b) während der Verkappung verhindert.
  2. Schaltungsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Blindbonddraht (42) derart angeordnet ist, daß der Verkappungsmaterialfluß beschränkt wird, wenn dieser während der Verkappung allgemein senkrecht zu den Bonddrähten (24a, 24b) verläuft.
  3. Schaltungsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anschlußleitungen (20) Teil eines Anschlußkamms (18) sind, welcher eine Chipbefestigungsstelle (16) zum Tragen des Chips (12) sowie mindestens einen Verankerungsstreifen (22) umfaßt, wobei ein Ende des Blindbonddrahtes (42) an dem Verankerungsstreifen (22) befestigt ist.
  4. Schaltungsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Blindbondinsel (44) vorgesehen ist, an der ein Ende des Blindbonddrahtes (42) befestigt ist.
  5. Schaltungsbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß ein Ende des Blindbonddrahtes (42) auf der Chipbefestigungsstelle (16) befestigt ist.
DE19732807A 1997-01-24 1997-07-30 Integriertes Schaltungsbauelement Expired - Fee Related DE19732807B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/788.546 1997-01-24
US08/788,546 US5780772A (en) 1997-01-24 1997-01-24 Solution to mold wire sweep in fine pitch devices

Publications (2)

Publication Number Publication Date
DE19732807A1 DE19732807A1 (de) 1998-07-30
DE19732807B4 true DE19732807B4 (de) 2004-11-25

Family

ID=25144828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732807A Expired - Fee Related DE19732807B4 (de) 1997-01-24 1997-07-30 Integriertes Schaltungsbauelement

Country Status (3)

Country Link
US (1) US5780772A (de)
KR (1) KR19980069865A (de)
DE (1) DE19732807B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565991B2 (ja) * 1996-06-26 2004-09-15 株式会社ルネサステクノロジ 半導体集積回路および半導体集積回路の製造方法
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
KR100350046B1 (ko) 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6441501B1 (en) 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
US9337240B1 (en) * 2010-06-18 2016-05-10 Altera Corporation Integrated circuit package with a universal lead frame
KR20170105476A (ko) * 2015-01-22 2017-09-19 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928162A (en) * 1988-02-22 1990-05-22 Motorola, Inc. Die corner design having topological configurations
US5045919A (en) * 1989-09-12 1991-09-03 Kabushiki Kaisha Toshiba Plastic packaged semiconductor device having bonding wires which are prevented from coming into contact with each other in plastic sealing step
JPH04134853A (ja) * 1990-09-27 1992-05-08 Nec Corp 半導体装置用リードフレーム
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPH07106364A (ja) * 1993-09-30 1995-04-21 Hitachi Ltd 半導体装置ならびにそのワイヤボンディング方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928162A (en) * 1988-02-22 1990-05-22 Motorola, Inc. Die corner design having topological configurations
US5045919A (en) * 1989-09-12 1991-09-03 Kabushiki Kaisha Toshiba Plastic packaged semiconductor device having bonding wires which are prevented from coming into contact with each other in plastic sealing step
JPH04134853A (ja) * 1990-09-27 1992-05-08 Nec Corp 半導体装置用リードフレーム
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 8-236564 A, In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
DE19732807A1 (de) 1998-07-30
KR19980069865A (ko) 1998-10-26
US5780772A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2858087C2 (de)
DE19801252C1 (de) Halbleiterkomponente
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE3913221A1 (de) Halbleiteranordnung
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE19735428A1 (de) Leiterrahmen für einen Halbleiterbaustein
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3810899C2 (de)
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE19503823C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE19539181A1 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
EP0057253A2 (de) Systemträgerband mit mehreren Systemträgern für integrierte Schaltkreise
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE19723431A1 (de) Mit einer ESD-Schutzschaltung versehenes Halbleiterbauelement
DE102008045408A1 (de) Befestigungsstruktur für eine elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE19743766B4 (de) In vertikaler und horizontaler Ebene stapelbare Halbleiterchip-Gehäuse und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201