DE19503823C2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE19503823C2
DE19503823C2 DE19503823A DE19503823A DE19503823C2 DE 19503823 C2 DE19503823 C2 DE 19503823C2 DE 19503823 A DE19503823 A DE 19503823A DE 19503823 A DE19503823 A DE 19503823A DE 19503823 C2 DE19503823 C2 DE 19503823C2
Authority
DE
Germany
Prior art keywords
carrier plate
wires
lead wire
semiconductor device
casting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19503823A
Other languages
English (en)
Other versions
DE19503823A1 (de
Inventor
Tetsuya Ueda
Kazunari Michii
Yutaka Koyama
Naoto Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19503823A1 publication Critical patent/DE19503823A1/de
Application granted granted Critical
Publication of DE19503823C2 publication Critical patent/DE19503823C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem Oberbegriff der Patentansprüche 1 und 2.
Eine in einer Gehäusestruktur gemäß Fig. 16 eingebaute Halb­ leitervorrichtung ist allgemein bekannt und weit verbreitet. Zum besseren Verständnis der Erfindung wird nachfolgend der technische Hintergrund im einzelnen beschrieben.
Gemäß Fig. 16 weist eine Halbleitervorrichtung 100 ein Trägerplättchen 101 mit Trägerplättchen-Aufhängedrähten 102 auf. Auf dem Trägerplättchen 101 ist ein Halbleiterchip 110 montiert, der Elektroden 111 aufweist, die elektrisch mit einer Vielzahl von entlang eines äußeren Randbereichs des Trägerplättchens 101 angeordneten Vielzahl von Verbindungs­ drähten 103 durch Bonden mit Metalldrähten 112 wie beispiels­ weise Golddrähten, Aluminiumdrähten oder dergleichen elek­ trisch verbunden ist. Der auf diese Weise realisierte elektrische Halbleiterschaltungsbaustein ist als ganzes in ein Gehäuse 120 hermetisch eingebettet, das aus einem isolie­ renden Material wie beispielsweise einem Harz besteht, und aus dem äußere Endabschnitte (d. h. äußere Anschlußdraht­ abschnitte) der Verbindungsdrähte 103 nach außen ragen.
Zum Herstellen der vorherstehend beschriebenen Halbleitervor­ richtung 100 wird ein blattförmiger Anschlußdrahtrahmen bestehend aus dem Trägerplättchen 101, den Trägerplättchen- Aufhängedrähten 102 und den Anschlußdrähten 103 in integrierter Bauweise vorbereitet. Nachdem der auf dem Trägerplättchen 101 montierte Halbleiterchip 110 mit den Anschlußdrähten 103 durch Bonden der Metalldrähte 112 an ihren beiden Enden elektrisch verbunden wurde, wird der blattförmige Anschlußdrahtrahmen derart in eine Gußform gelegt, daß die Trägerplättchen-Aufhängedrähte 102, die jeweils an beiden Seiten des Trägerplättchens 101 herausragen, durch die aneinanderstoßenden Oberflächen von übereinander gelegten Gußformen gehalten werden. In diesem Zustand wird die durch die Plättchen festgelegte Gußkammer mit einem geschmolzenen Harzmaterial gefüllt, wodurch das Gehäuse 120 entsteht. Nach dem Aushärten des Harzes wird das Gehäuse 120 aus der metallischen Gußform entfernt, und die Abschnitte der Trägerplättchen-Aufhängedrähte 102, welche an der äußeren Oberfläche des Gehäuses 120 herausragen, abgeschnitten, wobei die Anschlußdrähte 103 auf eine vorbestimmte Länge gekürzt werden.
Im übrigen befinden sich beim blattförmigen Anschluß­ drahtrahmen die inneren Endabschnitte (innere Anschlußdrähte) der Anschlußdrähte 103 auf der gleichen Ebene wie die Trägerplättchen 101.
Folglich weisen die Anschlußdrähte 103 eine etwas niedrigere Lage in Bezug zur oberen Oberfläche des Halbleiterchips 110 auf. Wenn nun die Metalldrähte 112 mit den Anschlußdrähten 103 verbunden werden, kann es daher zu der unerwünschten Situation kommen, daß der Metalldraht 112 in physikalischen Kontakt mit dem Halbleiterchip 110 gerät, wodurch ein Kurzschluß entsteht, wie in Fig. 18 in durchgezogenen Linien dargestellt ist. Bei einer herkömmlichen Halbleiter­ vorrichtung 100 wird das vorherstehend genannte Problem dadurch umgangen, daß eine Kraft auf das Trägerplättchen 101 und auf einen Basisabschnitt, der mit dem Trägerplättchen 101 verbundenen Trägerplättchen-Aufhängedrähte 102 beim Herstellen des Anschlußdrahtrahmens wirkt, so daß, wie in Fig. 17 dargestellt, die Anschlußdrähte 103 auf eine Position nahe der oberen Oberfläche des Halbleiterchips 110 angehoben werden, wodurch, wie in Fig. 18 durch gestrichelte Linien angezeigt, ein Kontaktieren der Metalldrähte 112 mit dem Halbleiterchip 110 verhindert wird.
Bei der herkömmlichen Halbleitervorrichtung 100 weist daher der Basisabschnitt der jeweiligen Trägerplättchen- Aufhängedrähte 102 einen nach unten gebogenen Abschnitt auf (nachfolgend als Offset-Abschnitt bezeichnet), weshalb wie in Fig. 17 gezeigt, das mit den Trägerplättchen-Aufhängedrähten 102 integral verbundene Trägerplättchen relativ zu den Anschlußdrähten 103 an einer niedrigeren Stelle liegt, wobei die gebogenen oder Offset-Abschnitte 102a vollständig in dem Gehäuse 120 mit einer dicken Wandstärke eingekapselt sind.
Die herkömmliche Halbleitervorrichtung 100, bei der die Offset-Abschnitte 102a vollständig im Gehäuse 120 eingekapselt sind, besitzt jedoch den Nachteil, daß die Größe des Halbleiterchips in der Halbleitervorrichtung 100 mit den vorgegebenen standardisierten äußeren Abmessungen aufgrund des Offset-Abschnitts 102a nicht beliebig vergrößert werden kann.
Genauer gesagt, da die Länge des Offset-Abschnitts 102a relativ groß in einem Bereich zwischen 0,1 mm bis 0,7 mm gewählt werden muß, verringert sich die Dicke des Harzgehäuses 120 unter einen bestimmten Wert, der notwendig ist, um das Auftreten von Sprüngen bzw. Rissen und das Eindringen von Feuchtigkeit und dergleichen zu verhindern. Folglich ergeben sich bei einer Halbleitervorrichtung 100 mit einer standardisierten äußeren Abmessung L1 Begrenzungen für die Abmessungen L2 des Halbleiterchips 110, der noch in dem Gehäuse 120 untergebracht werden kann, so daß es unmöglich ist, einen Halbleiterchip 110 von großen Abmessungen in der Halbleitervorrichtung 100 unterzubringen.
Bei den vorgenannten Umständen kann das vorstehend beschriebene Herstellungsverfahren nicht auf die Herstellung einer zur Verwendung als u. a. Speichervorrichtung gedachten Halbleitervorrichtung angewendet werden, die zum Einbau von Halbleiterchips mit großen Abmessungen erforderlich ist, damit den Erfordernissen der Miniaturisierung und Umsetzung mit hochdichter Integration der Halbleitervorrichtung Rechnung getragen wird, welche derzeit zur Begleitung des Verkleinerungstrends von Computern und ähnlichen Systemen, in denen die Halbleitervorrichtungen zur Anwendung kommen, sehr wichtig werden.
In Verbindung mit der vorherstehend genannten herkömmlichen Halbleitervorrichtung 100 muß weiter erwähnt werden, daß aufgrund der Herstellung des Offset-Abschnitts 102a durch eine Stempelkraft auf den Offset-Abschnitt 102a in einem Preßformverfahren oder dergleichen, wodurch die niedrigere Lage des Trägerplättchens 101 erzeugt wird, der Offset- Abschnitt 102a mechanisch gedehnt bzw. verlängert wird, was zu einer Verschlechterung der mechanischen Stabilität des Offset-Abschnitts 102a führt.
Folglich werden die Offset-Abschnitte 102a beim Eingießen oder Einspritzen des geschmolzenen Harzes in die Gußform in einem Zustand, bei dem das Trägerplättchen 101 von der metallenen Gußform getragen wird, wobei die Trägerplättchen- Aufhängedrähte 102 sich lateral von dem Trägerplättchen 101 in entgegengesetzten Richtungen erstrecken, nach oben oder nach unten verschoben oder verdreht und somit aus der vorgegebenen Lage gebracht, wodurch nicht nur die Qualität sondern auch die Zuverlässigkeit der Halbleitervorrichtung 100 verschlechtert wird. Natürlich Verringert sich dadurch auch die Ausbeute des fertig gestellten Produktes.
Zum Lösen der oben genannten Probleme kann das Trägerplättchen 101 oder der Anschlußdrahtrahmen 106 mit den daran angeschlossenen Anschlußdrähten 103 mit paarweisen Trägerplättchen-Aufhängedrähten 102 versehen werden. Genauer gesagt verwendet man ein Paar von Trägerplättchen- Aufhängedrähten 102 an jeweils gegenüberliegenden Seiten des Trägerplättchens 101, um dadurch die Verschlechterung in der mechanischen Stabilität zu kompensieren, die durch die Stempelkraft entsteht.
Wenn jedoch der Anschlußdrahtrahmen 106 in der vorherstehend genannten Art ausgestaltet ist, wird es schwierig oder unmöglich, die Lage der inneren Anschlußdrähte 103-1 innerhalb des durch die beiden Trägerplättchen-Aufhängedrähte 102 liegenden Bereichs (schraffierter Bereich G in Fig. 19) zu positionieren.
Darüber hinaus vergrößert sich wie Fig. 20 zeigt, bei der vorherstehend beschriebenen Struktur eine Entfernung K zwischen dem inneren Anschlußdraht 103-1 und der Elektrode 111 des Halbleiterchips 110, wodurch sich Schwierigkeiten bei der Kontaktierung des inneren Anschlußdrahtes 103-1 und dem Halbleiterchip 110 durch die Metalldrähte 112 ergeben, deren Länge normalerweise standardisiert ist.
Die Druckschrift EP-0 108 502 A2 zeigt einen Anschlussdrahtrahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung, wobei vorhandene (gebogene) Offset-Abschnitte in jedem Fall innerhalb eines Hohlraums der verwendeten Gussform liegen, so dass diese folglich auch nicht zwischen Stoßflächen der die Gussform bildenden Gussteile gehalten werden können, um somit zu einer Stabilisierung des Trägerplättchens beim Einfüllen von Harz beizutragen.
Gemäß der Offenbarung der Druckschrift EP-0 477 937 A1 wird ein Trägerplättchen durch Abschnitte von Anschlussdrähten oder durch zwischen Anschlussdrähten angeordneten Aufhänge­ drähte gestützt. Dabei sind jedoch auch die als Offset- Abschnitte bezeichneten gebogenen Abschnitte stets und ausschließlich als innerhalb des mit Harz vergossenen Bereichs gezeigt und beschrieben.
In Zusammenhang mit dem Vergießen eines Halbleiterbausteins mit Harz geht die Offenbarung dieser Druckschrift jedoch nicht über die Tatsache hinaus, dass ein derartiger Vorgang des Vergießens mit Harz erfolgt.
Hinsichtlich der Problematik der Chipgröße von im Gehäuse unterzubringenden Chips sind für einen Fachmann scheinbar die nachstehenden Möglichkeiten zur Problemlösung gegeben.
Dabei scheidet jedoch die Möglichkeit, einen Anschlussdrahtrahmen ohne Offset-Abschnitte zu verwenden aus. Denn bei derartiger Vorgehensweise würden sich erneut Probleme ergeben, wie sie bereits vorstehend mit Bezug auf Fig. 18 beschrieben sind.
Die Möglichkeit, Offset-Abschnitte an eine "günstigere" Stelle zu verlegen wie es gemäß der Lehre der Druckschrift EP-0 477 937 A1 erfolgt, bringt jedoch den weiteren Nachteil mit sich, dass nur eine verringerte Anzahl von Anschlussdrähten zur Herstellung elektrischer Verbindungen zu dem Halbleiterbaustein (Chip) zur Verfügung steht, oder aber dass der Abstand zwischen Anschluss- bzw. Aufhänge­ drähten durch zwischen Anschlussdrähten angeordnete Auf­ hängedrähte verringert wird, was zu weiteren Her­ stellungsproblemen (beispielsweise beim Justieren) führen kann.
Darüber hinaus zielt die Druckschrift EP-0 477 937 A1 explizit darauf ab, einen Anschlussdrahtrahmen zu schaffen, bei dem die Offset-Abschnitte innerhalb des mit Harz vergossenen Bereichs zu liegen kommen. Bei derart ausgebildeten Anschlussdrahtrahmen kommt es aber insbesondere bei dem Herstellungsschritt der Gehäuse­ ausbildung durch Einfüllen eines Harzes in eine Harzgusskammer zu Problemen, da die Offset-Abschnitte aufgrund ihrer Herstellung durch ein Pressformverfahren oder dergleichen hinsichtlich ihrer mechanischen Stabilität verschlechtert sind.
Genauer heißt das, dass beim Einfüllen des das Gehäuse ausbildenden Harzes in eine durch Gussteile gebildete Gussform eine Verschiebung oder Verdrehung des den Halb­ leiterchip tragenden Trägerplättchens auftreten kann, welches folglich aus seiner vorgegebenen Position gebracht wird, wodurch sich die Qualität und Zuverlässigkeit der Halbleitervorrichtung verschlechtert.
Es ist folglich Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, bei dem die vorstehend beschriebenen Probleme nicht auftreten.
Erfindungsgemäß wird diese Aufgabe durch die im Kennzei­ chenteil des Patentanspruchs 1 bzw. 2 angegebenen Merkmale gelöst.
Vorteilhafte Weiterbildungen sind wie in den Unteransprüchen angegeben.
Durch eine Anordnung, bei der die Offset-Abschnitte der Trägerplättchen-Aufhängedrähte, welche unter Last gebogen werden, ausserhalb der Gußkammer angeordnet sind, wenn das Trägerplättchen innerhalb des Gußkäfigs durch die Träger­ plättchen-Aufhängedrähte getragen wird, die zwischen den Stoßflächen der ersten und zweiten Gußformen wie vorher­ stehend beschrieben gehalten werden, besitzen die innerhalb der Harzgußkammer befindlichen Trägerplättchen-Aufhängedrähte keine lokal verformten Abschnitte. Dadurch können unerwünschte Verschiebungen des Trägerplättchens wie beispielsweise Verbiegungen, Rotationen, Verdrehungen und dergleichen, die andererseits beim Einfüllen von geschmolzenem Harz in die Harzgußkammer auftreten können, wirkungsvoll unterdrückt werden. Darüber hinaus können die Verschiebungen durch Unterstützung der Trägerplättchen durch eine Vielzahl von Trägerplättchen-Aufhängedrähten weiter verhindert werden, wobei die Halbleitervorrichtung von hoher Qualität und Zuverlässigkeit mit einer hohen Ausbeute hergestellt werden kann. Da die Offset-Abschnitte der Trägerplättchen-Aufhängedrähte nicht in dem Gehäuse eingebettet sind, kann ferner die Wanddicke des Gehäuses verringert werden, weshalb ein Halbleiterchip mit größeren Abmessungen als bei herkömmlichen Halbleiter-vorrichtungen in ein hinsichtlich seiner äußeren Abmessungen standardisiertes Gehäuse eingepaßt werden kann. Daher kann der innere Anschlußdrahtabschnitt der Verbindungsdrähte an einer dem Halbleiterchip nahen Position unterhalb der Offset-Abschnitte eingefügt werden, wodurch der Abstand zwischen dem inneren Anschlußdrahtabschnitt und der Elektrode des Halbleiterchips verkürzt wird, und wobei der Metalldraht für das elektrische Verbinden der inneren Anschlußdrahtabschnitte mit den Elektroden in einem standardisierten Längenbereich verwendet werden kann.
Mit dieser Anordnung, bei der die in ihrer Stärke verringerten Offset-Abschnitte der Trägerplättchen- Aufhängedrähte aus der Gußkammer nach aussen ragen, wenn das Trägerplättchen innerhalb des Gußkäfigs durch die Trägerplättchen-Aufhängedrähte gestützt wird, die fest von den Stoßflächen der ersten und zweiten Gußform festgehalten werden, haben wie vorherstehend beschrieben die Träger­ plättchen-Aufhängedrähte, die sich innerhalb der Harzguß­ kammer befinden, keine lokal verbogenen bzw. geschwächten Abschnitte. Daher kann das Trägerplättchen von unerwünschten linearen und winkelmäßigen Verschiebungen durch die Träger­ plättchen-Aufhängedrähte geschützt werden, selbst wenn ein nicht einheitlicher Druck auf das Trägerplättchen ausgeübt wird, wie er beim Auffüllen der Gußkammer mit Harz entstehen kann. Die Qualität und Zuverlässigkeit der fertiggestellten Halbleitervorrichtung kann dadurch wesentlich verbessert werden, während man eine hohe Ausbeute sicher stellt. Neben der Tatsache, daß die Offset-Abschnitte der Trägerplättchen- Aufhängedrähte nicht innerhalb des Gehäuses liegen bzw. ein­ gebettet sind, kann darüberhinaus auch ihre Dicke verringert werden, wodurch sich ein Halbleiterchip mit größeren Ausmaßen als bei vergleichbaren herkömmlichen Vorrichtungen in ein bezüglich seiner äußeren Abmessungen standardisiertes Gehäuse eingepaßt werden kann. Dadurch kann eine Miniaturisierung und eine hohe Integrationsdichte weiter verbessert werden. Mit anderen Worten kann das erfindungsgemäße Herstellungs­ verfahren für Halbleitervorrichtungen gewinnbringend bei der Herstellung von Halbleitergeräten seine Anwendung finden, bei der ein Halbleiterbaustein mit großen Abmessungen verarbeitet wird, wie beispielsweise bei einem Halbleiterspeicher.
Beim Durchführen des Stempelvorgangs bzw. des Niederdrück­ vorgangs auf die Trägerplättchen-Aufhängedrähte können die Offset-Abschnitte auf einfache Weise ausgebildet werden. Auch wenn die Trägerplättchen-Aufhängedrähte und die Verbindungs­ drähte in integraler Bauweise mit den einzelnen Anschluß­ drahtrahmen ausgebildet sind, können die Unterschiede (d. h. die Unterschiede in der Höhe oder im Niveau) zwischen den Elektroden des Trägerplättchens und den Verbindungsdrähten verringert werden, wodurch wirkungsvoll ein Kurzschließen der Metalldrähte mit dem Halbleiterchip verhindert werden kann.
Durch Verbinden der ersten und zweiten vorstehenden Stücke durch das Verbindungsglied kann der Offset-Abschnitt auf einfache Weise ausgebildet werden. Selbst wenn die Trägerplättchen-Aufhängedrähte und die Verbindungsdrähte in integraler Bauweise mit dem einzelnen Anschlußdrahtrahmen ausgebildet sind, können die Abstände bzw. der Höhenunterschied zwischen den Elektroden des Trägerplättchens und den Verbindungsdrähten verringert werden, wodurch ein Kurzschluß bzw. ein Kontaktieren zwischen dem Halbleiterchip und den Metalldrähten verhindert werden kann.
In einem weiteren Ausführungsbeispiel können die Verbindungsglieder durch ein adhäsives Material hergestellt werden.
Verwendet man adhäsives Material als Verbindungsglied, so kann der Offset-Abschnitt besonders einfach durch das Verbinden der ersten und zweiten vorstehenden Stücke mit dem dazwischen befindlichen adhäsiven Material ausgebildet werden.
Der vorherstehend als Verbindungsglied beschriebene Abstandshalter ist besonders wirkungsvoll zum Verhindern eines Kurzschlußes zwischen dem sich schräg bzw. senkrecht vor dem freien Ende des ersten vorstehenden Stückes sich erstreckenden Verbindungsdrahtes und dem zweiten vorstehenden Stück des Verbindungsdrahtes wodurch die Möglichkeit eines ungewollten Kontaktes ausgeschlossen wird. In einem weiteren bevorzugten Ausführungsbeispiel kann das Verbindungsglied durch einen Vorsprung bzw. eine Nase realisiert werden, der bzw. die in einem der ersten oder zweiten vorstehenden Stücke ausgebildet ist, und mit dem anderen der ersten und zweiten vorstehenden Stücke gebondet bzw. elektrisch verbunden ist.
Durch die vorherstehend beschriebene Realisierung des Verbindungsglieds kann die Offsetgröße (Unterschied in der Höhe oder dem Niveau)des Trägerplättchens wahlweise dadurch festgelegt werden, daß die Höhe des Vorsprungs eingestellt wird, was sich als vorteilhaft zum Verhindern eines Kurzschlußes zwischen dem Verbindungsdraht und dem zweiten vorstehenden Stück gezeigt hat.
Mit der erfindungsgemäßen Anordnung kann das Bonden der Metalldrähte mit den Verbindungsdrähten durchgeführt werden, wobei die Kopfendabschnitte der Verbindungsdrähte aktiv durch die Stützplatten gestützt werden.
Die Erfindung wird nachstehend anhand von Ausführungs­ beispielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine Draufsicht, die einen Trägerplättchen- Stempel/Drahtbondeprozeß in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt.
Fig. 2 ist eine Schnittansicht entlang der Linie A-A in Fig. 1, die in Richtung der Pfeile gesehen ist.
Fig. 3 ist eine perspektivische Ansicht, die eine in einem Drahtbondprozeß verwendete Stützplatte zeigt.
Fig. 4 zeigt eine Draufsicht eines ersten Anschlußdrahtrahmens und eines zweiten Anschlußdrahtrahmens, die innerhalb eines Gußkäfigs angeordnet sind.
Fig. 5 ist eine Schnittansicht entlang der Linie B-B in Fig. 4, die in Pfeilrichtung gesehen ist.
Fig. 6 ist eine Schnittansicht entlang einer Linie C-C in Fig. 4, die in Pfeilrichtung gesehen ist.
Fig. 7 ist eine Schnittansicht entlang einer Linie D-D in Fig. 4, die in Pfeilrichtung gesehen ist.
Fig. 8 ist eine Schnittansicht entlang einer Linie E-E in Fig. 4, die in Pfeilrichtung gesehen ist.
Fig. 9 ist eine Schnittansicht, die eine Halbleitervorrichtung in einem Zwischenzustand zeigt, nachdem die Gußform entfernt wurde.
Fig. 10 ist eine Schnittansicht, die die Halbleitervorrichtung nach dem Abschneiden der Offset-Abschnitte zeigt.
Fig. 11 ist eine perspektivische Ansicht, die die Halbleitervorrichtung in einem fertig gestellten Zustand zeigt.
Fig. 12 ist eine Draufsicht zum Darstellen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Fig. 13 ist eine Schnittansicht entlang einer Linie F-F in Fig. 12, die in Pfeilrichtung gesehen ist.
Fig. 14 ist eine der Fig. 13 ähnliche Schnittansicht zum Darstellen eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung.
Fig. 15 ist eine der Fig. 14 ähnliche Schnittansicht zum Darstellen eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung.
Fig. 16 ist eine perspektivische Ansicht, die eine herkömmliche Halbleitervorrichtung in aufgebrochener Darstellungsweise zeigt.
Fig. 17 ist eine Schnittansicht dieser herkömmlichen Halbleitervorrichtung.
Fig. 18 ist eine Frontalansicht zum Darstellen eines Drahtbondprozeßes, und
Fig. 19 und 20 zeigen eine Draufsicht eines herkömmlichen Anschlußdrahtrahmens, der mit einem Paar von Trägerplättchen- Aufhängedrähten versehen ist.
In der nachfolgenden Figurenbeschreibung bezeichnen die gleichen Bezugszeichen gleiche oder entsprechende Teile in den verschiedenen Zeichnungen bzw. Ansichten. Darüberhinaus wurden in der nachfolgenden Figurenbeschreibung Ausdrücke wie "links", "rechts", "oben", "unten", "nach oben", "nach unten" und dergleichen der Einfachheit halber verwendet und besitzen keine einschränkende Funktion.
Ausführungsbeispiel 1
Die Fig. 1 bis 11 zeigen ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung, wobei in einem ersten Schritt üblicherweise ein Trägerplättchenstanz-Prozeß und ein Drahtbonde-Prozeß verwendet werden, während in einem zweiten Schritt eine Rahmenpositionierung bzw. Ausrichtung stattfindet. In einem dritten Schritt wird das Gehäuse ausgebildet und in einem vierten Schritt die Anschlußdrähte abgeschnitten.
Zu Beginn soll der Trägerplättchen-Stanz/Drahtbonde-Prozeß als erster Schritt beschrieben werden.
Die Fig. 1 zeigt eine Draufsicht mit der der Trägerplättchen- Stanz/Drahtbonde-Prozeß gemäß dem ersten Ausführungs­ beispiel der Erfindung dargestellt wird. Die Fig. 2 ist eine Schnittansicht entlang einer Linie A-A in Fig. 1 und die Fig. 3 zeigt eine perspektivische Ansicht, die eine in einem Drahtbondeprozeß verwendete Stützplattform bzw. Platte verwendet.
Gemäß Fig. 1 ist mit dem Bezugszeichen 1 ein erster Anschlußdrahtrahmen gekennzeichnet, der ein Trägerplättchen 10 aufweist. Im einzelnen besteht der erste Anschluß­ drahtrahmen 1 aus dem Trägerplättchen 10, welches zentral angeordnet ist, und besitzt eine Vielzahl von Träger­ plättchen-Aufhängedrähten 11, die in integraler Bauweise mit dem Trägerplättchen 10 ausgebildet sind und sich lateral an gegenüberliegenden Seiten (von denen in Fig. 1 lediglich die linke Seite gezeigt ist) des Trägerplättchen 10 erstrecken, wobei das Trägerplättchen 10 über die Trägerplättchen- Aufhängedrähte 11 mit einem Rahmenglied 19 verbunden ist. Gemäß der Erfindung unterliegt das Trägerplättchen 10 des ersten Anschlußdrahtrahmens 1 einem Stanz- bzw. einem nach unten gerichteten Preßvorgang, der nachfolgend beschrieben wird.
Gemäß Fig. 2 wird das Trägerplättchen 10 gemeinsam mit den Trägerplättchen-Aufhängedrähten 11 durch eine Preßverformung gestanzt bzw. nach unten gedrückt, wodurch ein Offset- Abschnitt 12, der sich vom Rahmenglied 19 in Richtung zum Trägerplättchen 10 mit einer relativen Schräge nach unten erstreckt und ein horizontaler Abschnitt 13 entsteht, der sich von dem Offset-Abschnitt 12 zum Trägerplättchen 10 in den jeweiligen Trägerplättchen-Aufhängedrähten 11 erstreckt. Ein Halbleiterchip 3 ist auf das Trägerplättchen 10 des derart ausgebildeten ersten Anschlußdrahtrahmens 1 montiert. Gemäß Fig. 1 ist ferner ein zweiter Anschlußdrahtrahmen 2 vorgesehen, der eine Vielzahl von ersten Verbindungsdrähten 25 und eine Vielzahl von zweiten Verbindungsdrähten 21 aufweist, die länger als die ersten Verbindungsdrähte 25 sind. Im einzelnen sind die zweiten Verbindungsdrähte 21 paarweise an gegenüberliegenden Seiten (kürzere Seiten) des rechteckförmigen Trägerplättchens 10 angeordnet, wobei ein Kopfendeabschnitt oder ein innerer Anschlußdrahtabschnitt 22 eines jeweiligen zweiten Verbindungsdrahtes 21 sich quer über den horizontalen Abschnitt 13 des benachbarten Trägerplättchen-Aufhängedrahtes 11 erstreckt.
Zwischen dem zweiten auf einer Seite des Trägerplättchens 10 angeordneten Verbindungsdrahtes 21 liegen eine Vielzahl der ersten Verbindungsdrähte 25, wobei die zweiten Verbindungsdrähte 21 und die ersten Verbindungsdrähte 25 zu einem Rahmenabschnitt 29 verbunden sind und den zweiten Anschlußdrahtrahmen 2 darstellen.
Die zweiten Verbindungsdrähte 21 des zweiten Anschlußdrahtrahmens 2 werden durch Bonden von Metalldrähten 31, wie beispielsweise Drähten aus Gold, Aluminium oder dergleichen, elektrisch mit den Elektroden 32 des Halbleiterchips 3 verbunden, wie nachfolgend beschrieben wird.
Der erste Anschlußdrahtrahmen 1 und der zweite Anschlußdrahtrahmen 2 werden derart übereinander angeordnet, daß das Rahmenglied 19 und das Rahmenglied 29 koaxial zueinander liegen und eine (nicht gezeigte) Drahtbonde- Vorrichtung an eine Bond-Position gesetzt wird. In diesem Zustand nehmen gemäß Fig. 2 das Trägerplättchen 10 des ersten Anschlußdrahtrahmens 1 sowie die horizontalen Abschnitte 13 der Trägerplättchen-Aufhängedrähte 11 eine nach unten versetzte relative Lage in Bezug zu der Ebene des zweiten Anschlußdrahtrahmens 2 ein. Daher kann sich der innere Anschlußdrahtabschnitt 22 eines jeweiligen zweiten Verbindungsdrahtes 21 des zweiten Anschlußdrahtrahmens 2 über dem horizontalen Abschnitt 13 des Trägerplättchen-Aufhängedrahtes 11 bis zu einer Position in der Nähe einer Mittel- bzw. Longitudinalachse M des Halbleiterchips 3 nach innen erstrecken, ohne mit dem horizontalen Abschnitt 13 in Berührung zu kommen (siehe hierzu Fig. 1 und 2).
Nachfolgend wird die Stützplatte bzw. Plattform 4 der vorherstehend genannten Drahtbond-Vorrichtung derart positioniert, daß sie durch eine zwischen einem Paar von Trägerplättchen-Aufhängedrähten 11 definierten Spalt nach oben ragt, bis die obere Fläche der Stützplatte 4 gegen die unteren Oberflächen der inneren Anschlußdrahtabschnitte 22 der zweiten Verbindungsdrähte 21 anstößt, wie in Fig. 3 gezeigt. In diesem Zustand können beide Endabschnitte des Metalldrahtes 31 mit dem inneren Anschlußdrahtabschnitt 22 des zweiten Verbindungsdrahtes 21 und der Elektrode 32 an der oberen Oberfläche des Halbleiterchips 3 gebondet werden. Da die Kopfendabschnitte 22 der zweiten Verbindungsdrähte 21 fest durch die Oberfläche der Stützplatte 4 gestützt werden können, erfolgt in diesem Fall das Bonden des einen Endes eines jeweiligen Metalldrahtes 31 auf einfache Weise, wodurch dieser mit dem inneren Anschlußdrahtabschnitt 22 des zweiten Verbindungsdrahtes 21 verbunden wird.
Da sich darüberhinaus der zweite Verbindungsdraht 21 über dem horizontalen Abschnitt 13 der Trägerplättchen-Aufhängedrähte 11 in der Nähe der oberen Oberfläche des Halbleiterchips 3 befindet, kann auf wirksame Weise ein Kurzschluß zwischen dem Metalldraht 31 und dem Halbleiterchip 3 wirkungsvoll verhindert werden.
Da ferner der Kopfendabschnitt bzw. der innere Anschlußdraht- Abschnitt 22 des zweiten Verbindungsdrahtes 21 über dem horizontalen Abschnitt 13 des Trägerplättchen-Aufhängedrahtes 11 an einer Position liegt, die sich in der Nähe der Mittel- bzw. Longitudinalachse M des Halbleiterchips 3 befindet, kann eine Entfernung Q zwischen dem inneren Anschlußdraht- Abschnitt 22 und der Elektrode 32 verkürzt werden, wodurch ein für das Bonden des inneren Anschlußdraht-Abschnitts 22 mit der Elektrode 32 verwendeter Metalldraht 31 eine standardisierte Länge aufweisen kann.
Als nächstes wird der Rahmenpositionierungs-Schritt als zweiter Schritt durchgeführt. In diesem Zusammenhang zeigt Fig. 4 in einer Draufsicht den in einer gemeinsamen Gußform liegenden ersten Anschlußdrahtrahmen 1 und zweiten Anschlußdrahtrahmen 2. Die Fig. 5 ist eine Schnittansicht entlang einer Linie B-B in Fig. 4, wie sie in Pfeilrichtung gesehen wird. Die Fig. 6 ist eine Schnittansicht entlang einer Linie C-C in Fig. 4, die in der Richtung der Pfeile gesehen ist. Fig. 7 ist eine Schnittansicht entlang einer Linie D-D, wie sie in Pfeilrichtung gesehen wird, und Fig. 8 ist eine Schnittansicht entlang einer Linie E-E in Fig. 4, wie sie in Pfeilrichtung gesehen wird.
Nachfolgend erfolgt die Beschreibung einer Gußform zum Durchführen des Verfahrens zur Herstellung der Halbleiter­ vorrichtung gemäß dem vorliegenden Ausführungsbeispiel der Erfindung.
Gemäß Fig. 4 bis 8 besteht die verwendete Gußform aus einer unteren Gußform, die als erste Gußform dient und auf der der erste Anschlußdrahtrahmen 1 und der zweite Anschlußdraht­ rahmen 2 angeordnet sind. Eine obere Gußform 6 ist derart ausgebildet, daß sie gut auf die untere Gußform 5 paßt.
In der unteren Gußform 5 ist ein unterer Käfig 51 zum Festlegen einer äußeren Geometrie bzw. Form einer im wesentlichen unteren Hälfte eines Gehäuses 35 (in Fig. 5 bis 8 durch gestrichelte Linien angedeutet) ausgebildet. An jeder der gegenüberliegenden Seiten (von denen nur die linke Seite in Fig. 5 und 6 gezeigt ist) des unteren Käfigs 51 ist eine Positionierungsaussparung 53 mit einem Paar von Aufhänge­ draht-Aufnahmenuten 52 derart ausgebildet, daß sie die Trägerplättchen-Aufhängedrähte 11 des ersten Anschlußdraht­ rahmens 1 inklusive der Offset-Abschnitte 12 und der horizontalen Abschnitte 13, die in der Schnittansicht eine abgeflachte V-Form aufweisen, aufnehmen können. An einem Endabschnitt der Positionierungsaussparung 53 ist eine Rahmenaufnahme-Aussparung 54 zum Aufnehmen bzw. Anpassen eines Rahmengliedes 19 des ersten Anschlußdrahtrahmens 1 ausgebildet. Ferner bezeichnet das Bezugszeichen 55 eine Anschlußdraht-Teiloberfläche, die den äußeren Umfangsbereich des unteren Käfigs 51 festlegt.
Andererseits ist die obere Gußform 6 mit einem oberen Käfig 61 ausgebildet, wobei dieser in einer Position entsprechend des unteren Käfigs 51 der unteren Gußform 5 zum Definieren der äußeren Geometrie bzw. Form einer im wesentlichen unteren Hälfte des Gehäuses 35 ausgebildet ist. Der untere Käfig 51 und der obere Käfig 61 definieren gemeinsam eine Gußkammer, die mit einem geschmolzenen Harzmaterial gefüllt wird. An den gegenüberliegenden Seiten des oberen Käfigs 61 befindet sich ein Positionierungsvorsprung 63 dessen Form entsprechend der Positionierungsaussparung 53 ist und der gut in diese Posi­ tionierungsaussparung 53 paßt, wodurch der Trägerplättchen- Aufhängedraht 11 in den Aufhängedraht-Empfangsnuten 52 eingeschlossen wird. Ferner wird eine Rahmenaufnahme- Aussparung 64 zum Aufnehmen des Rahmengliedes 29 des zweiten Anschlußdrahtrahmens 2 in unmittelbarer Nähe zu einem äußeren Endabschnitt des Positionierungsvorsprungs 63 ausgebildet.
Dadurch wird eine Trägerplättchen-Teiloberfläche 62 in der unteren Oberfläche des Positionierungsvorsprungs 63 aus­ gebildet, die als Stoßfläche dienen kann während eine Anschlußdraht-Teiloberfläche 25 im äußeren Umfangsbereich des oberen Käfigs 61 entsprechend der Anschlußdraht-Teilober­ fläche 55 der unteren Gußform 5 ausgebildet wird. Ferner ist in der Anschlußdraht-Teiloberfläche 65 eine Anschlußdraht- Eingreifnut 66 derart ausgebildet, daß sie in die zweiten Verbindungsdrähte 21 und die ersten Verbindungsdrähte 25 eingreifen kann. In Fig. 8 bezeichnet 67 eine Trennlinie zwischen der Trägerplättchen-Trennoberfläche 62 und der Anschlußdraht-Trennoberfläche 65. Die untere Gußform 5 und obere Gußform 6 sind derart ausgestaltet, daß sie entlang der Trennlinie 67 ineinander greifen.
Im Rahmenpositionierungs-Schritt werden der mit dem zweiten Anschlußdrahtrahmen 2 überlagerte erste Anschlußdrahtrahmen auf die untere Gußform 5 gelegt und nachfolgend die obere Gußform 6 auf die untere Gußform 5 gelegt. Im einzelnen wird der unten liegende erste Anschlußdrahtrahmen 1 auf die untere Gußform 5 gelegt. Nachfolgend wird das Trägerplättchen 10 mit dem darauf montierten Halbleiterchip 3 nach dem vorherstehend beschriebenen Drahtbonde-Prozeß 3 innerhalb des unteren Käfigs 51 auf die untere Gußform 5 gelegt, während das Rahmenglied 19 in der Rahmenaufnahme-Aussparung 54 in einem Zustand in dem die Trägerplättchen-Aufhängedrähte 11 innerhalb der Aufhängedraht-Empfangsnuten 52 angepaßt sind, befestigt.
Auf diese Weise werden das Trägerplättchen 10, ein Basis­ abschnitt 13a des horizontalen Abschnitts 13 der Träger­ plättchen-Aufhängedrähte 11, die inneren Anschlußdrähte 22 der zweiten Verbindungsdrähte 21 und die inneren Endab­ schnitte der ersten Verbindungsdrähte 25 in den unteren Käfig 51 gelegt.
In diesem Zustand wird die obere Gußform 6 so lange nach unten bewegt, bis sie gegen die untere Gußform 5 stößt, wodurch die untere Gußform 5 und die obere Gußform 6 miteinander verklemmt werden. Genauer gesagt, wird das Rahmenglied 29 des zweiten Anschlußdrahtrahmens 2 in die Rahmenaufnahme-Aussparung 64 der oberen Gußform 6 eingepaßt, wobei der Positionierungsvorsprung 63 in die Aussparung 53 der unteren Gußform 5 eingepaßt wird, während die zweiten Verbindungsdrähte 21 und die ersten Verbindungsdrähte 25 in den Anschlußdraht-Eingreifaussparungen 66 derart eingepaßt werden, daß die Anschlußdraht-Trennoberflächen 55 und 65, die Trennlinie 67 sowie die Trägerplättchen-Trennoberfläche 62 und die obere Oberfläche der Positionierungs-Aussparung 53 in engen Kontakt miteinander gebracht werden.
Auf diese Weise liegen das Trägerplättchen 10, die Basis­ abschnitte 13a der Trägerplättchen-Aufhängedrähte 11, die inneren Anschlußdrähte 22 der zweiten Verbindungsdrähte 21 und die inneren Anschlußdrähte 26 der ersten Verbindungs­ drähte 25 innerhalb der durch den unteren und oberen Käfig 51 und 61 definierten Harzgußkammer, während die Träger­ plättchen-Aufhängedrähte 11 fest durch den Positionierungs­ vorsprung 63 in einem zwischen den Aufhängedraht-Aufnahme­ nuten 52 eingeschlossenen Zustand gehalten werden. Mit anderen Worten wird der überwiegende Abschnitt des Offset- Abschnittes 12 und des horizontalen Abschnitts 13 der paarweisen Trägerplättchen-Aufhängedrähte 11 fest von dem Positionierungsvorsprung 63 gehalten bzw. gestützt.
Als nächstes wird der Gußprozeß beschrieben.
Nachdem die untere Gußform 5 und die obere Gußform 6 im vorherstehend beschriebenen Rahmenpositionierungs-Schritt aneinander geklemmt bzw. verbunden wurden, wird ein geschmolzenes Gußharzmaterial in die durch den unteren und oberen Käfig 51 und 61 definierte Harzkammer eingegeben, bzw. eingespritzt und ausgehärtet.
In diesem Fall liegen die Offset-Abschnitte 12 der Träger­ plättchen-Aufhängedrähte 11, welche das Trägerplättchen tragen auf dem der Halbleiterchip 34 montiert ist, ausserhalb der durch den unteren und oberen Käfig 51 und 61 definierte Harz gefüllte Kammer. Insbesondere wird sich das Träger­ plättchen 10 nicht nach oben oder nach unten schieben, selbst wenn ein ungleichmäßiger Druck während des Einspritz- bzw. Einfüllvorgangs durch das geschmolzene Harz auf das Trägerplättchen 10 ausgeübet wird, da die Offset-Abschnitte 12 durch den Positionierungsvorsprung 63 der oberen Gußform 6 eingespannt sind, wobei diese in den Aufhängedraht- Aufnahmenuten 52 der unteren Gußform 5 eingeschlossen sind, und das Trägerplättchen 10 fest durch den Basisabschnitt 13a dessen Stabilität bzw. Stärke ungestört erhalten bleibt, getragen bzw. unterstützt wird. Da darüberhinaus das Trägerplättchen 10 durch die Basisabschnitte 13a der paarweisen Trägerplättchen-Aufhängedrähte 11 unterstützt bzw. getragen wird, kann auch eine Rotation des Trägerplättchens verhindert werden, wodurch eine vertikale Verschiebung ausgeschlossen ist.
Als letztes wird der Anschlußdraht-Abschneideprozeß als vierter Schritt ausgeführt. Fig. 9 ist eine Schnittansicht, die eine Halbleitervorrichtung in einem Zwischenzustand zeigt, nachdem die Gußform entfernt wurde. Fig. 10 ist eine Schnittansicht der gleichen Halbleitervorrichtung nachdem die Anschlußdrähte abgeschnitten wurden, und Fig. 11 zeigt eine perspektivische Ansicht der Halbleitervorrichtung in einem fertig gestellten Zustand.
Nachdem sich das Harz im vorherstehend beschriebenen Gußverfahren gesetzt hat, bzw. ausgehärtet ist, wird die obere Gußform 6 von der unteren Gußform 5 gelöst und aus der unteren Gußform 5 ein Zwischenprodukt der Halbleiter­ vorrichtung mit dem Gehäuse 35, wie in Fig. 9 gezeigt, entnommen.
Nachfolgend werden die überflüssigen herausragenden Abschnitte der Trägerplättchen-Aufhängedrähte 11 des ersten Anschlußdrahtrahmens 1, die sich aus dem Gehäuse heraus erstrecken, gemeinsam mit dem Rahmenglied 19 unter Verwendung eines Preßschneidegerätes gemeinsam abgeschnitten, während die zweiten Verbindungsdrähte 21 und die ersten Verbindungs­ drähte 25 von den zweiten Verbindungsdrähten 21 des zweiten Anschlußdrahtrahmens gekürzt werden, wobei eine vorbestimmte Länge der zweiten Verbindungsdrähte 21 und der ersten Verbindungsdrähte 25 erhalten wird. Die Halbleitervorrichtung ist nun in dem fertig gestellten Zustand.
In der fertig gestellten Halbleitervorrichtung sind wie in Fig. 9 und 10 dargestellt die Wandabschnitte 36 des den Halbleiterchip 3 enthaltenden Gehäuses 35 auf den Basisabschnitten 13a der horizontalen Abschnitte 13 ausgebildet. Die Wandstärke der Wandabschnitte 36 kann daher verringert werden. Dementsprechend kann im Vergleich zu der in Fig. 17 gezeigten herkömmlichen Halbleitervorrichtung die äußere Abmessung bzw. Größe des Halbleiterchips 3 im gleichen Maße vergrößert werden wie die Dicke des Wandabschnittes 36 verringert wird. Dies bedeutet, daß ein Halbleiterchip 3 von großen Abmessungen auf dem Trägerplättchen 10 montiert werden kann.
Beispielsweise fällt somit in einem standardisierten Gehäuse 35, bei dem eine äußere Abmessung L1 in einem Bereich zwischen 10,79 bis 41,27 mm und einer Dicke von 2,6 bis 3,1 mm liegt, die für das Ausbilden des Offset-Abschnitts 12 erforderliche Länge M in einen Bereich von 0,3 bis 0,5 mm, während die Länge N des zwischen der oberen und unteren Form liegenden horizontalen Abschnitts 13, der zum Ausbilden des Offset-Abschnitts 12 erforderlich ist, 0,1 mm beträgt. Im Falle der in Fig. 17 gezeigten herkömmlichen Halbleiter­ vorrichtung ist der Wandabschnitt 0,5 bis 0,7 mm dick, da der Wandabschnitt über dem Offset-Abschnitt 102a und den horizontalen Abschnitten an beiden Seiten ausgebildet ist. Im Gegensatz hierzu kann beim erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung der Wandabschnitt 36 auf dem Basisabschnitt 13a des horizontalen Abschnitts 13 des Trägerplättchens-Aufhängedrahtes 11 ausgebildet werden. Die Dicke P des Wandabschnittes 36 kann daher in einem Bereich zwischen 0,2 bis 0,4 mm liegen. Somit kann ein Halbleiterchip 3 eingegossen bzw. verpackt werden, der eine um 0,2 bis 1,0 (mm) = {(0,5 bis 0,7) - (0,2 bis 0,4)} . 2 vergrößerte äußere Abmessung L3 aufweisen kann im Vergleich zum herkömmlichen Halbleiterchip 110.
Ferner sind bei der für die Herstellung einer Halbleiter­ vorrichtung verwendeten Gußvorrichtung im vorliegenden Ausführungsbeispiel die Trennlinien 67, welche die Positionierungs-Aussparung 53, die Trägerplättchen- Trennoberfläche 62 und die Anschlußdraht-Trennoberflächen 55 und 65 miteinander verbindet, in den lateralen Oberflächen des Gehäuses vorgesehen, die weder die zweiten Verbindungsdrähte 21 noch die ersten Verbindungsdrähte 25 aufweisen und sich gemäß Fig. 5 bis 8 aus den Ecken bzw. Kanten heraus erstrecken anstelle darin zu liegen. Die lateralen Oberflächen des vorherstehend beschriebenen Gehäuses 35 können angeschrägt werden, um das Entfernen des Zwischenproduktes der Halbleitervorrichtung nach dem Verpacken mit Harz aus den unteren Gußformen 5 und 6 zu erleichtern.
Ferner kann wegen der Einpassung der oberen Gußform 6 in die Positionierungs-Aussparung 53 mit der vorherstehend beschriebenen Trennlinie 67 die Positionierung der unteren Gußform 5 in Bezug auf die obere Gußform 6 auf einfache Weise und mit verbesserter Genauigkeit realisiert werden. So kann beispielsweise im Vergleich zu einer Gußform-Vorrichtung in der die obere Gußform 6 und die untere Gußform 5 durch eine Vielzahl von Abschnitte dargestellt sind und in der die Positionierungs-Vorrichtung für die obere und untere Gußform 6 und 5 ausserhalb des Käfigs ausgebildet ist, die Positionierungs-Genauigkeit um ca. 10 µm verbessert werden.
Ausführungsbeispiel 2
Als nächstes wird anhand der Fig. 12 und 13 ein zweites erfindungsgemäßes Ausführungsbeispiel beschrieben. Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel entspricht dem ersten Ausführungsbeispiel und besteht aus einem Trägerplättchenstanz- bzw. Drahtbonde-Prozeß als ersten Schritt, einem Rahmenpositionierungs-Prozeß als zweiten Schritt, einem Gußprozeß als dritten Schritt und einem Anschlußdraht-Abschneideprozeß als vierten Schritt. Jedoch unterscheidet sich der durch den Trägerplättchen-Stanz- /Drahtbonde-Prozeß ausgebildete Rahmen von dem mit dem Verfahren gemäß dem ersten Ausführungsbeispiel hergestellten Rahmen.
Fig. 12 ist eine Draufsicht zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung.
Fig. 13 ist eine Schnittansicht entlang einer Linie F-F in Fig. 12, wie sie in Pfeilrichtung gesehen wird. Zur Erleichterung der Figurenbeschreibung werden in den Figuren gleiche Teile mit den gleichen Bezugszeichen wie beim ersten Ausführungsbeispiel bezeichnet.
Gemäß den Fig. 12 und 13 ist mit 7 ein Anschlußdrahtrahmen mit zweiten Verbindungsdrähten 21 und ersten Verbindungsdrähten 25 bezeichnet, wobei jedes sich an beiden Seiten des Trägerplättchens 10 befindliche Rahmenglied 79 ein Paar von oberen Vorsprungsstücken 71 (erste Vorsprungstücke) aufweist, die sich horizontal gegenüber den inneren Drähten 22 erstrecken.
Andererseits erstreckt sich ein unteres Paar von Vorsprungsstücken 72 (zweite Vorsprungstücke) horizontal von den gegenüberliegenden Seiten des Trägerplättchens 10 mit den darauf montierten Halbleiterchip 3 in eine den oberen Vorsprungsstücken 71 zugewandten Richtung.
Bei den Trägerplättchen-Absenk-/Drahtbondeprozeß des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel wird der Anschlußdrahtrahmen 7 und das Trägerplättchen 10 über adhäsive bzw. klebende Glieder 75 miteinander verbunden, die als Verbindungsglieder dienen und die Trägerplättchen- Aufhängedrähte 70 darstellen.
Im einzelnen ist das Trägerplättchen 10 derart positioniert, daß sich die unteren Vorsprungsstücke 72 transversal unter den zweiten Verbindungsdrähten 21 des Anschlußdrahtrahmens 7 erstrecken und daß sich ihre Kopfendabschnitte bzw. ihre freien Enden 76 direkt unterhalb der Kopfendabschnitte bzw. freien Enden 77 der oberen Vorsprungsstücke 71 befinden. Nachfolgend werden die freien Endabschnitte 77 und 76 der oberen und unteren Vorsprungsstücke 71 und 72 durch das adhäsive Glied 75 wie beispielsweise ein Klebeband, ein Bondmittel oder dergleichen miteinander verbunden, wodurch der Trägerplättchen-Aufhängedraht 70 ausgebildet wird.
Bei der vorherstehend beschriebenen Struktur bildet das adhäsive Glied 75 einen Offset-Abschnitt, der dem Offset- Abschnitt 12 in der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel entspricht, während das untere Vorsprungsstück 72 einem horizontalen Abschnitt entsprechend dem horizontalen Abschnitt 13 im ersten Ausführungsbeispiel entspricht. Folglich befindet sich der zweite Verbindungsdraht 21 über dem unteren Vorsprungsstück 72, wobei das Trägerplättchen 10 in Bezug zum zweiten Verbindungsdraht 21 abgesenkt ist.
Bei der im Rahmenpositionierungs-Prozeß und Gußprozeß gemäß dem vorliegenden Ausführungsbeispiel verwendeten Gußform zur Herstellung der Halbleitervorrichtung ist die Positionierungs-Aussparung 53 in der unteren Gußform 5 derart ausgebildet, daß sie dem L-förmigen Trägerplättchen-Aufhänge­ draht 70 entspricht, der aus einem oberen Vorsprungsstück 71, dem unteren Vorsprungsstück 72 und dem adhäsiven Glied 75, während die Aufhängedraht-Aufnahmenut 52 derart ausgebildet ist, daß sie der Form des Trägerplättchen-Aufhängedrahtes 70 entspricht. Darüberhinaus ist der Positionierungsvorsprung 63, der aus der oberen Gußform 6 herausragt, derart ausgebildet, daß er der Form der Positionierungs-Aussparung 53 entspricht.
Somit wird das Gehäuse 35 aus dem sich die adhäsiven Glieder 75 nach aussen erstrecken, integral durch den Gießprozeß gemäß dem vorliegenden Ausführungsbeispiel ausgebildet, wobei der Schritt des Überlagerns des ersten Anschlußdrahtrahmens mit den Trägerplättchen-Aufhängedrähten 11 und dem zweiten Anschlußdrahtrahmen mit den zweiten Verbindungsdrähten 21 und den ersten Verbindungsdrähten 25 eingespart werden kann, und wobei der Prozeß zum Positionieren des Anschlußdrahtrahmens in der Gußform erleichtert werden kann, wodurch sich die Effektivität bei der Herstellung entsprechend verbessert.
Hinsichtlich der weiteren Aspekte entspricht das vorliegende Ausführungsbeispiel im wesentlichen dem ersten Ausführungs­ beispiel. Auf eine weitere Beschreibung wird daher verzichtet.
Ausführungsbeispiel 3
Als nächstes wird anhand von Fig. 14 ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel beschrieben. Das dritte Ausführungs­ beispiel unterscheidet sich von dem zweiten Ausführungs­ beispiel dadurch, daß anstelle des Bindungsgliedes 75 ein Abstandshalter 80 verwendet wird. Fig. 14 ist eine Schnittansicht ähnlich der Fig. 13 und stellt ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel dar. Es wird darauf hingewiesen, daß in Fig. 14 gleiche Teile mit den gleichen Bezugszeichen wie im zweiten und ersten Ausführungsbeispiel bezeichnet werden.
Im Falle des zweiten Ausführungsbeispiels wurden die Kopfenden bzw. freien Endabschnitte 77 und 76 der oberen und unteren Vorsprungsstücke 71 und 72 unter Verwendung eines adhäsiven Gliedes 75 miteinander verbunden, wobei das adhäsive Glied 75 keine beliebig große Dicke aufweisen konnte. Folglich befand sich der zweite Verbindungsdraht 21 und das obere Vorsprungsstück 72 nahe beieinander, wodurch ein unerwünschter Kontakt zwischen dem zweiten Verbindungsdraht 21 und dem unteren Vorsprungsstück 72 beim Einfüllen des geschmolzenen Harzes im Gußprozeß auftreten konnte und die Möglichkeit eines Kurzschlußes bestand.
Aufgrund dieser Umstände wird gemäß dem dritten Ausführungsbeispiel ein nicht adhäsiver Abstandshalter 80 aus einem isolierenden Material mit einer relativ großen Dicke zwischen das obere Vorsprungsstück 71 und den zweiten Verbindungsdraht 21 gelegt, wobei der isolierende Abstandshalter 80 an das obere Vorsprungsstück 71 und das untere Vorsprungsstück 72 unter Verwendung eines adhäsiven Mittels 81 befestigt wird. Aufgrund dieser Struktur kann die Abwärtsbewegung des zweiten Verbindungsdrahtes 21 beim Einfüllen bzw. Einspritzen des geschmolzenen Harzes durch den isolierenden Abstandshalter 80 verhindert werden, wodurch ein Kurzschluß zwischen dem zweiten Verbindungsdraht 21 und dem unteren Vorsprungsstück 72 ausgeschlossen wird.
Hinsichtlich der weiteren Aspekte entspricht das dritte Ausführungsbeispiel im wesentlichen dem ersten und zweiten Ausführungsbeispiel. Auf eine weitere Beschreibung wird daher verzichtet.
Ausführungsbeispiel 4
Das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel unterscheidet sich vom zweiten und dritten Ausführungsbeispiel dahingehend, daß anstelle des Verbindungsgliedes eine Nase bzw. ein Vorsprung verwendet wird.
Fig. 15 zeigt eine der Fig. 14 ähnliche Schnittansicht zum Darstellen des Verfahrens zur Herstellung der Halbleiter­ vorrichtung gemäß dem vierten Ausführungsbeispiel. In Fig. 15 sind gleiche Teile wie in den Ausführungsbeispielen 1 bis 3 durch gleiche Bezugszeichen gekennzeichnet.
Gemäß Fig. 15 ist ein Vorsprung bzw. eine Nase 90 derart an dem Kopfende bzw. freien Endabschnitt 76 des unteren Vorsprungsstücks 72 ausgebildet, daß es sich von dem Kopfendabschnitt 77 des oberen Vorsprungstückes 71 schräg nach unten erstreckt, wobei ein Kopfendabschnitt der Nase 90 mit dem oberen Vorsprungstück 71 über ein adhäsives Material 91 verbunden ist. Mit diesem Aufbau ist ein ausreichend großer Spalt entsprechend einer Summe der Höhe der Nase 90 und der Dicke des adhäsiven Materials 91 zwischen dem zweiten Verbindungsdraht 21 und dem unteren Vorsprungsstück 72 sicher gestellt, wobei ein Kontaktieren des zweiten Verbindungsdrahtes 21 mit dem unteren Vorsprungsstück 72 verhindert werden kann und sich trotzdem der der zweite Verbindungsdraht 21 aufgrund des eingespritzten geschmolzenen Harzes nach unten bewegen kann. Hinsichtlich weiterer Aspekte entspricht das vorliegende Ausführungsbeispiel im wesentlichen dem ersten bis dritten Ausführungsbeispiel. Da eine Vielzahl von Änderungen bzw. Kombinationen denkbar sind, ist die vorliegende Erfindung nicht auf die vorhergehend beschriebenen Strukturen bzw. Verfahren beschränkt.
Obwohl ein Paar der Trägerplättchen-Aufhängedrähte 11 an jeder der gegenüberliegenden Seiten des Trägerplättchens 10 unter Verwendung des ersten Anschlussdrahtrahmens 1 und des getrennt ausgebildeten zweiten Anschlussdrahtrahmens 2 bereitgestellt ist, ist es beispielsweise gleichermaßen möglich, den ersten Anschlussdrahtrahmen 1 und den zweiten Anschlussdrahtrahmen 2 in einem einzigen Anschlussdrahtrahmen mit einem an jeder der gegenüberliegenden Seiten des Trägerplättchens bereitgestellten Trägerplättchen-Aufhängedraht 11 auszubilden, wobei der zweite Verbindungsdraht 21 derart ausgebildet ist, dass er sich bis zu der dem Trägerplättchen-Aufhängedraht 11 nahen Stelle erstreckt. Dabei wird die untere Gussform 5 mit der eine Anschlussdraht-Aufnahmenut 52 beinhaltenden Positionierungsaussparung 53 als Herstellungsgussform für die Halbleitervorrichtung zum Aufnehmen des Trägerplättchen-Aufhängedrahtes 11 verwendet.
Demzufolge kann auf alle geeigneten Abwandlungen und Äquivalente zurückgegriffen werden, die in den Bereich der Erfindung fallen.

Claims (8)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem in einem Gußgehäuse aus isolierendem Material eingeschlossenen Halbleiterchip, wobei
in einem ersten Schritt
auf einem ersten Anschlußdrahtrahmen (1), der ein Trägerplättchen (10) mit einem darauf montierten Halbleiterchip (3) Über eine Vielzahl von Trägerplättchen-Aufhängedrähten (11) trägt, die jeweils einen Offset-Abschnitt (12) be­ sitzen,
ein zweiter Anschlußdrahtrahmen (2) überlagert ist, der in der Nähe von auf dem Halbleiterchip (3) ausgebildeten Elektroden (32) sich erstreckende Verbindungsdrähte (21, 25) aufweist, und
innere Anschlußdrahtabschnitte (22, 26) der Verbin­ dungsdrähte (21, 25) mit den Elektroden (32) des Halb­ leiterchips (3) durch Metalldrähte (31) entsprechend verbunden werden,
in einem zweiten Schritt
die ersten und zweiten Anschlußdrahtrahmen (1, 2) auf einem ersten Gußteil (5) derart positioniert werden, daß das Trägerplättchen (10) und die inneren Anschluß­ drahtabschnitte (22, 26) innerhalb eines ersten in dem ersten Gußteil (5) ausgebildeten Hohlraum angeordnet sind, und
ein zweites Gußteil (6) mit einem zweiten darin ausge­ bildeten Hohlraum auf das erste Gußteil (5) gelegt wird, wodurch eine Harzgußkammer festgelegt wird,
in einem dritten Schritt
ein Gehäuse (35) durch Einfüllen eines Harzes in die Harzgußkammer ausgebildet wird, und
in einem vierten Schritt
das Gehäuse (35) aus dem ersten und zweiten Gußteil (5, 6) entnommen wird und die Verbindungsdrähte (21, 25) auf eine vorbestimmte Länge gekürzt werden,
dadurch gekennzeichnet, daß
in dem zweiten Schritt
die ersten und zweiten Anschlußdrahtrahmen (1, 2) auf dem ersten Gußteil (5) derart positioniert werden, daß die Offset-Abschnitte (12) der Trägerplättchen- Aufhängedrähte außerhalb des ersten Hohlraums (51) zu liegen kommen,
die ersten und zweiten Anschlußdrahtrahmen (1, 2) ein­ schließlich der Offset-Abschnitte (12) zwischen den Stoßflächen der ersten und zweiten Gußteile (5, 6) ge­ halten werden, und
in dem vierten Schritt
die aus dem Gehäuse (35) nach außen ragenden Offset- Abschnitte (12) abgeschnitten werden.
2. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem in einem Gußgehäuse aus isolierendem Material eingeschlossenen Halbleiterchip, wobei
in einem ersten Schritt
ein Anschlußdrahtrahmen (7) ausgebildet wird, beste­ hend aus
einem Trägerplättchen (10),
aus Trägerplättchen-Aufhängedrähten (70), die mit dem Trägerplättchen (10) verbunden sind und jeweils einen Offset-Abschnitt (12) aufweisen, und aus
Verbindungsdrähten (21, 25), die sich in der Nähe des Trägerplättchens (10) erstrecken,
ein Halbleiterchip (3) auf dem Trägerplättchen (10) montiert wird, und
innere Anschlußdrahtabschnitte (22, 26) der Verbin­ dungsdrähte (21, 25) mit Elektroden (32) des Halblei­ terchips (3) über Metalldrähte (31) elektrisch verbun­ den werden;
in einem zweiten Schritt
der Anschlußdrahtrahmen (7) derart in einem ersten Gußteil (5) positioniert wird, daß das Trägerplättchen (10) und die inneren Anschlußdrahtabschnitte (22, 26) der Verbindungsdrähte (21, 25) innerhalb eines in dem ersten Gußteil (5) ausgebildeten ersten Hohlraums lie­ gen, und
ein zweites Gußteil (6) mit einem zweiten darin ausge­ bildeten Hohlraum (61) auf das erste Gußteil (5) ge­ legt wird, wodurch eine Harzgußkammer festgelegt wird,
in einem dritten Schritt
ein Gehäuse durch Einfüllen eines Harzes in die Harz­ gußkammer ausgebildet wird; und
in einem vierten Schritt
das Gehäuse (35) aus dem ersten und zweiten Gußteil (5, 6) entfernt wird, und die Verbindungsdrähte (21, 25) auf eine vorbestimmte Länge gekürzt werden
dadurch gekennzeichnet, daß
in dem zweiten Schritt
der Anschlußdrahtrahmen (7) derart in dem ersten Guß­ teil positioniert wird, daß die Offset-Abschnitte (12) der Trägerplättchen-Aufhängedrähte sich außerhalb des ersten Hohlraums (51) befinden, und
der Anschlußdrahtrahmen (7) einschließlich der Offset- Abschnitte (12) zwischen den Stoßflächen der ersten und zweiten Gußteile (5, 6) gehalten werden, und
in dem vierten Schritt
die aus dem Gehäuse (35) herausragenden Offset- Abschnitte (12) abgeschnitten werden.
3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in dem ersten Schritt die Trägerplättchen-Aufhängedrähte (11) nach unten gedrückt werden, wodurch die Offset-Abschnitte (12) entstehen, der Halbleiterchip (3) auf das Trägerplättchen (10) montiert wird und zwischen den Elektroden (32) des Halbleiterchips (3) und den inneren Anschlussdrahtabschnitten (22, 26) der Verbindungsdrähte (21, 25) durch Bonden der Metalldrähte (31) eine elektrische Verbindung geschaffen wird.
4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß in dem ersten Schritt der Anschlussdrahtrahmen (7) mit einer Vielzahl von ersten Vorsprungsstücken (71) ausgebildet wird, die jeweils einen Teil des Trägerplättchen-Bindungsdrahtes (70) darstellen und die Verbindungsdrähte (21, 25) sich jeweils transversal vor einem Kopfende der ersten Vorsprungstücke (71) erstrecken, während eine Vielzahl von zweiten Vorsprungsstücken (72) ausgebildet sind, die sich horizontal vom Trägerplättchen (10) erstrecken, wobei nachdem das Trägerplättchen derart angeordnet wurde, dass jedes der zweiten Vorsprungstücke sich unterhalb jeder der Verbindungszuleitungen (21) erstreckt, von denen sich jede quer vor einem Kopfendabschnitt des ersten Vorsprungstückes erstreckt, damit sie dadurch unterhalb des ersten Vorsprungstücks angeordnet sind, die ersten und zweiten Vorsprungstücke jeweils gegenseitig durch Verbindungsglieder verbunden sind, damit dadurch die Vielzahl von Trägerplättchen-Aufhängedrähten ausgebildet werden.
5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsglied aus einem adhäsiven Material (75) besteht.
6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsglied aus einem unter dem ersten Vorsprungsstück (71) angeordneten Abstandshalter (80) besteht und der Verbindungsdraht (21) sich transversal vor einem Kopfende des ersten Vorsprungsstücks (71) befindet und sowohl mit dem ersten Vorsprungsstück (71) als auch mit dem zweiten Vorsprungsstück (72) verbunden ist, wobei es sich zwischen dem ersten und dem zweiten Vorsprungsstück (71, 72) befindet.
7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsglied aus einer Nase (90) besteht, die in einer der beiden ersten und zweiten Vorsprungsstücken (71, 72) ausgebildet ist und mit der anderen der ersten und zweiten Vorsprungsstücke (71, 72) verbunden ist.
8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß in dem ersten Schritt die elektrischen Verbindungen zwischen den Elektroden (32) des Halbleiterchips (3) und den Verbindungsdrähten (21, 25) durch Bonden der Metalldrähte (31) ausgebildet werden, wobei die in einen Raum zwischen den Trägerplättchen-Aufhängedrähten (11, 70) hineinragenden Kopfendabschnitte (22,) der Verbindungsdrähte (21) durch eine Stützplatte (4) unterstützt werden, welche zwischen benachbarten Trägerplättchen-Aufhängedrähte (11, 70) nach oben ragt.
DE19503823A 1994-02-07 1995-02-06 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Lifetime DE19503823C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6013751A JP2866572B2 (ja) 1994-02-07 1994-02-07 半導体製造方法

Publications (2)

Publication Number Publication Date
DE19503823A1 DE19503823A1 (de) 1995-08-10
DE19503823C2 true DE19503823C2 (de) 2001-01-25

Family

ID=11841960

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19503823A Expired - Lifetime DE19503823C2 (de) 1994-02-07 1995-02-06 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5508232A (de)
JP (1) JP2866572B2 (de)
KR (1) KR0185790B1 (de)
DE (1) DE19503823C2 (de)
TW (1) TW269740B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6600215B1 (en) * 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US6221748B1 (en) * 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
KR100391124B1 (ko) * 2001-05-18 2003-07-12 에쓰에쓰아이 주식회사 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
US20060278962A1 (en) * 2005-06-09 2006-12-14 Tessera, Inc. Microelectronic loop packages
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US7763958B1 (en) * 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
TWI462194B (zh) * 2011-08-25 2014-11-21 Chipmos Technologies Inc 半導體封裝結構及其製作方法
WO2017111773A1 (en) * 2015-12-23 2017-06-29 Juan Landeros Reverse mounted gull wing electronic package
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0108502A2 (de) * 1982-10-08 1984-05-16 Fujitsu Limited Plastikverkapselte Halbleiteranordnung und ein Verfahren zu deren Herstellung
EP0447922A1 (de) * 1990-03-13 1991-09-25 Kabushiki Kaisha Toshiba Halbleiteranordnung des Harzverkapselungstyps
EP0477937A1 (de) * 1990-09-27 1992-04-01 Kabushiki Kaisha Toshiba Leiterrahmen für eine harzumhüllte Halbleiteranordnung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS60113932A (ja) * 1983-11-26 1985-06-20 Mitsubishi Electric Corp 樹脂封止半導体装置の組立方法
JPH01201947A (ja) * 1988-02-05 1989-08-14 Nec Corp 半導体装置
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
JPH02253650A (ja) * 1989-03-28 1990-10-12 Nec Corp リードフレーム
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH04192450A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP3215851B2 (ja) * 1991-02-13 2001-10-09 日立化成工業株式会社 樹脂封止型半導体装置およびその製造法
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0108502A2 (de) * 1982-10-08 1984-05-16 Fujitsu Limited Plastikverkapselte Halbleiteranordnung und ein Verfahren zu deren Herstellung
EP0447922A1 (de) * 1990-03-13 1991-09-25 Kabushiki Kaisha Toshiba Halbleiteranordnung des Harzverkapselungstyps
EP0477937A1 (de) * 1990-09-27 1992-04-01 Kabushiki Kaisha Toshiba Leiterrahmen für eine harzumhüllte Halbleiteranordnung

Also Published As

Publication number Publication date
US5508232A (en) 1996-04-16
JP2866572B2 (ja) 1999-03-08
JPH07221243A (ja) 1995-08-18
KR950025963A (ko) 1995-09-18
KR0185790B1 (ko) 1999-03-20
TW269740B (de) 1996-02-01
DE19503823A1 (de) 1995-08-10

Similar Documents

Publication Publication Date Title
DE2931449C2 (de)
DE69935016T2 (de) Ein mit Kunststoff umhülltes elektronisches Bauelement
DE2927011C2 (de) Chip-Kondensator und Verfahren zu seiner Herstellung
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19503823C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE2636450A1 (de) Halbleiter-leitungsrahmen
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102017221223B4 (de) Anschlussverarbeitungsvorrichtung und halbleitervorrichtung, die mittels dieser hergestellt wird
DE112016006376B4 (de) Halbleitervorrichtung
DE69923427T2 (de) Ic karte, ic karten antenne und antennengestell
DE10138982A1 (de) Zuleitungsrahmen, unter Verwendung desselben hergestelltes Halbleiter-Bauelement und Verfahren zum Herstellen des Halbleiter-Bauelements
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE4213411A1 (de) Anschlussdraht-rahmen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE2312254A1 (de) Kontaktstreifen und verfahren zur herstellung von halbleiter-bauelementen unter verwendung solcher kontaktstreifen
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE2942394A1 (de) Halbleiteranordnung
DE3446647A1 (de) Verfahren zur herstellung von kunstharzversiegelten halbleitervorrichtungen
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
EP0907966A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right