DE69737588T2 - Halbleiteranordnung und Herstellungsverfahren dafür - Google Patents

Halbleiteranordnung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE69737588T2
DE69737588T2 DE69737588T DE69737588T DE69737588T2 DE 69737588 T2 DE69737588 T2 DE 69737588T2 DE 69737588 T DE69737588 T DE 69737588T DE 69737588 T DE69737588 T DE 69737588T DE 69737588 T2 DE69737588 T2 DE 69737588T2
Authority
DE
Germany
Prior art keywords
chip
chip pad
lead frame
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737588T
Other languages
English (en)
Other versions
DE69737588D1 (de
Inventor
Akio 7-12 Toranomon 1-chome Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE69737588D1 publication Critical patent/DE69737588D1/de
Publication of DE69737588T2 publication Critical patent/DE69737588T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

  • VERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beanspruch die Priorität aus der Anmeldung Nr. H09-043156, eingereicht am 27. Februar 1997 in Japan.
  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die Erfindung betrifft eine Halbleitervorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Zur Herstellung einer Halbleitervorrichtung (oder Halbleiterbauelement), wie beispielsweise einem IC-Gehäuse, wird ein Halbleiter-Chip an einem Metallrahmen montiert, den man als Leiterrahmen bezeichnet, nach dem Montieren des Halbleiter-Chip am Metallrahmen wird beim Halbleiter-Chip eine Drahtkontaktierung an den Anschlüssen des Leiterrahmens vorgenommen, und er wird vollständig mit Kunstharz eingegossen. Im Allgemeinen wird ein derartiger Leiterrahmen dadurch in einer gewünschten Gestalt ausgebildet, dass nicht benötigte Abschnitte durch ein chemisches Ätzverfahren oder ein mechanisches Stanzverfahren entfernt werden. Der auf diese Weise ausgebildete Leiterrahmen beinhaltet ein Chip-Pad, auf dem der Halbleiter-Chip montiert ist, und Trägerstäbe, welche das Chip-Pad bei einem Formgießprozess tragen. Die Trägerstäbe erstrecken sich von den Ecken des Chip-Pad jeweils geradlinig nach außen.
  • Wenn beim Halbleiter-Chip eine Drahtkontaktierung an den Anschlüssen des Leiterrahmens vorgenommen wird, wird die Position eines jeden Anschlusses auf Basis der Position der Trägerstäbe automatisch erkannt. Für eine bessere Drahtkontaktierung wird der Leiterrahmen auf ca. 150 bis 250°C erwärmt. Wenn der Leiterrahmen auf einer derart hohen Temperatur gehalten wird, tritt mit der Temperatur ein Verformen der Trägerstäbe auf. Als Ergebnis kann eine automatische Drahtkontaktierungsmaschine die Anschlüsse nicht erkennen, da sich die Trägerstäbe, welche die Basis der Erkennung sein sollten, sich nicht mehr an den anfänglichen Positionen befinden.
  • Bei einem Kunstharzformgießprozess ist es gemäß einer herkömmlichen Technik schwierig, sowohl an der Ober- als auch der Unterseite des Leiterrahmens die gleiche Menge an Kunstharz vorzusehen. Detaillierter wird an der Oberseite der Trägerstäbe eine größere Menge an Kunstharz als an deren Unterseite vorgesehen, da für gewöhnlich beabsichtigt wird, die gleiche Dicke an Kunstharz auf der Oberseite des Halbleiter-Chip und auf der Unterseite des Chip-Pad vorzusehen. Bedingt durch die unterschiedlichen Wärmeausdehnungskoeffizienten von Kunstharz und Leiterrahmen und bedingt durch die unterschiedliche Menge an Kunstharz, die auf der Ober- und der Unterseite des Leiterrahmens angeordnet ist, kann sich die Halbleitervorrichtung verziehen, wenn ihre Temperatur auf Raumtemperatur absinkt.
  • Eine Art von Halbleitervorrichtung wird unter Verwendung eines Leiterrahmens hergestellt, der an einigen Abschnitten heruntergedrückt wurde, um zu ermöglichen, dass ein Chip-Pad relativ zum übrigen Abschnitt des Leiterrahmens abgesenkt ist. Bei einem Chip-Bonding-Prozess (Chip-Flächenkontaktierung), wird der Halbleiter-Chip am abgesenkten Chip-Pad mit Chip-Bondingmaterial montiert, und die gesamte Struktur wird erwärmt, um das Chip-Bondingmaterial auszuhärten. Beim Wärmeaushärtprozess werden die abgesenkten Abschnitte des Leiterrahmens durch Spannungsrelaxation verformt, so dass sich der Niveauunterschied bei jedem der abgesenkten Abschnitte von seinem anfänglichen Wert weg ändert. Und daher ist gemäß der herkömmlichen Technik das Chip-Pad und/oder der Halbleiter-Chip beim Formgießprozess nicht gut mit Kunstharz bedeckt. Als Ergebnis kann das Chip-Pad und/oder der Halbleiter-Chip zum Äußeren eines Kunstharzgehäuses hin freiliegen.
  • Wenn die Halbleitervorrichtung an einem Substrat montiert wird, wird die Halbleitervorrichtung auf die Schmelztemperatur einer leitenden Paste erwärmt. Gemäß der herkömmlichen Technik wird auf das Chip-Pad beim Montierprozess ein gewisser Druck auf dessen Ecken aufgebracht, so dass Risse im Kunstharzgehäuse entstehen können.
  • Das Dokument JP 05 326 812 offenbart eine Halbleitervorrichtung, die einen Leiterrahmen und einen heruntergedrückten Abschnitt zwischen den Anschlüssen und einem Basisteil des Leiterrahmens beinhaltet.
  • Insbesondere offenbart das Dokument JP-A-05 326 812 eine Halbleitervorrichtung, aufweisend:
    einen Halbleiter-Chip, der ein Chip-Pad beinhaltet;
    Öffnungen, die auf dem Chip-Pad vorgesehen sind, wobei die Öffnungen erste Schlitze aufweisen, wobei die ersten Schlitze um die Ecken des Chip-Pad herum angeordnet sind;
    heruntergedrückte Abschnitte im Leiterrahmen, um eine abgesenkte innere Zone bereitzustellen, auf welcher der Halbleiter-Chip zu montieren ist, wobei sich die heruntergedrückten Abschnitte zwischen den ersten Schlitzen und der Außenkante des Leiterrahmens erstrecken.
  • ZIELE DER ERFINDUNG
  • Demgemäß besteht ein Ziel der Erfindung darin, eine Halbleitervorrichtung bereitzustellen, bei der eine thermische Verformung eines Leiterrahmens verhindert wird, um eine zuverlässige automatische Erkennung von Anschlüssen des Leiterrahmens bei einem Drahtkontaktierprozess zu realisieren.
  • Ein weiteres Ziel der Erfindung besteht darin, eine keinen Verzug aufweisende Halbleitervorrichtung bereitzustellen.
  • Noch ein weiteres Ziel der Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, bei der verhindert werden kann, dass ein Chip-Pad und ein Halbleiter-Chip zum Äußeren eines Gehäuses hin freiliegen.
  • Ein weiteres Ziel der Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, in der ein Entstehen von Rissen verhindert wird.
  • Weitere Ziele, Vorteile und neuartige Merkmale der Erfindung werden in der folgenden Beschreibung teilweise dargelegt oder gehen z. T. für Fachleute aus der Auswertung der folgenden Beschreibung klar hervor oder können durch Anwendung der Erfindung erfahren werden. Die Ziele und Vorteile der Erfindung können durch die Mittel und Kombinationen realisiert und erreicht werden, die insbesondere in den anliegenden Ansprüchen hervorgehoben sind.
  • INHALT DER ERFINDUNG
  • Die zuvor erwähnten Ziele werden dadurch erreicht, dass eine Halbleitervorrichtung gemäß Anspruch 1 bereitgestellt wird.
  • Eine erfindungsgemäße Halbleitervorrichtung beinhaltet einen Halbleiter-Chip und ein Chip-Pad, auf dem der Halbleiter-Chip montiert ist. Auf dem Chip-Pad ist eine Öffnung vorgesehen. Der Halbleiter-Chip und das Chip-Pad können so geformt sein, dass sie ähnliche rechteckige Gebilde sind, und die Öffnung kann eine Mehrzahl von ersten Schlitzen beinhalten, die jeweils um die Ecken des Chip-Pad herum angeordnet sind. Der Halbleiter-Chip kann als Halbleiter-Pellet oder als Halbleiter-Vorrichtung bezeichnet werden.
  • Ein Leiterrahmen beinhaltet ein Chip-Pad, auf dem ein Halbleiter-Chip montiert ist. Auf dem Chip-Pad ist eine Öffnung vorgesehen. Der Halbleiter-Chip und das Chip-Pad können so geformt sein, dass sie ähnliche rechteckige Gebilde sind, und die Öffnung kann eine Mehrzahl von ersten Schlitzen beinhalten, die jeweils um die Ecken des Chip-Pad herum angeordnet sind.
  • Bei der Erfindung absorbiert die Öffnung des Leiterrahmens eine thermische Verformung von diesem bei jeglichen Prozessen. Insbesondere bei einem Drahtkontaktierprozess wird eine thermische Verformung der Anschlüsse, die mit dem Halbleiter-Chip durch Drahtkontaktieren zu verbinden sind, verhindert, und daher kann bei den Anschlüssen eine zuverlässige Erkennung bei einem automatischen Drahtkontaktierungsprozess erfolgen.
  • Wenn die Öffnungen um die Umfangskante des Chip-Pad herum ausgebildet sind, wird eine Zone zwischen der Kante und den Öffnungen schmaler, so dass der schmaler gewordene Abschnitt ohne Weiteres heruntergedrückt werden kann, um das Chip-Pad relativ zu den Anschlüssen abzusenken. Mit dem abgesenkten Chip-Pad wird ein Kurzschlussproblem vermieden und es wird eine zuverlässige Drahtkontaktierung durchgeführt. Da der heruntergedrückte Abschnitt innerhalb der Chip-Pad-Zone ausgebildet ist, kann die gleiche Kunstharzdicke ohne Weiteres sowohl auf der Ober- als auch der Unterseite des Leiterrahmens angeordnet werden. Als Ergebnis wird vermieden, dass sich die Halbleitervorrichtung verzieht, was durch das unterschiedliche Kunstharzvolumen zwischen der Ober- und Unterseite des Leiterrahmens und durch die unterschiedlichen Wärmeausdehnungskoeffizienten von Kunstharz und Leiterrahmen verursacht wird.
  • Bei einem Formgießprozess wird durch die Öffnung eine thermische Verformung des Leiterrahmens absorbiert, so dass eine Niveauänderung des heruntergedrückten Abschnittes vermieden wird. Der Niveauunterschied am heruntergedrückten Abschnitt, bei dem es sich um einen Abstand zwischen dem Chip-Pad und dem übrigen Abschnitt des Leiterrahmens handelt, ändert sich gegenüber seinem anfänglichen Wert nicht. Das Kunstharz wird auf dem Halbleiter-Chip und dem Leiterrahmen vorgesehen. Als Ergebnis wird verhindert, dass das Chip-Pad und der Halbleiter-Chip zum Äußeren eines Kunstharzgehäuses hin freiliegen.
  • Bei einem Prozess zum Montieren der fertiggestellten Halbleitervorrichtung an einem Substrat absorbiert die Öffnung eine thermische Verformung des Leiterrahmens. Daher kann ein Verziehen der Halbleitervorrichtung vermieden werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht, die eine Leiterrahmen darstellt, der zur Herstellung einer herkömmlichen Halbleitervorrichtung verwendet wird;
  • 2 ist eine vergrößerte Draufsicht, die einen Teil des in 1 dargestellten Leiterrahmens darstellt;
  • 3 ist eine Draufsicht, die einen Leiterrahmen darstellt, der zur Herstellung einer Halbleitervorrichtung verwendet wird;
  • 4 ist eine vergrößerte Draufsicht, die einen Teil des in 3 dargestellten Leiterrahmens zeigt;
  • 5 ist eine Seitenansicht, welche den in 4 dargestellten Teil des Leiterrahmens zeigt, und zwar bei Betrachtung aus einer Richtung eines Pfeils 100;
  • 6 ist eine Querschnittansicht, die einen Halbleiter-Chip und den Leiterrahmen, die in 3 bis 5 dargestellt sind, bei einem Drahtkontaktierprozess darstellt;
  • 7 ist eine Draufsicht, die einen Leiterrahmen darstellt, der zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung verwendet wird;
  • 8 ist eine vergrößerte Draufsicht, die einen Teil des in 7 dargestellten Leiterrahmens darstellt;
  • 9 ist eine Seitenansicht, die den in 8 dargestellten Teil des Leiterrahmens darstellt, und zwar bei Betrachtung aus einer Richtung eines Pfeils 200;
  • 10 ist eine Seitenansicht, die den in 8 dargestellten Leiterrahmen mit einem Halbleiter-Chip darstellt;
  • 11 ist eine Querschnittansicht, welche die Halbleitervorrichtung der erfindungsgemäßen Ausführungsform darstellt;
  • 12 ist eine Draufsicht, welche den Leiterrahmen darstellt, der zur Herstellung einer Halbleitervorrichtung verwendet wird;
  • 13 ist eine vergrößerte Draufsicht, die einen Teil des in 12 dargestellten Leiterrahmens darstellt;
  • 14 ist eine Querschnittansicht, die eine Halbleitervorrichtung darstellt;
  • 15 ist eine Draufsicht, die ein Drahtkontaktierungsgestell darstellt, das bei einem Drahtkontaktierprozess verwendet wird;
  • 16 ist eine vergrößerte Draufsicht, die einen Teil des in 15 dargestellten Drahtkontaktiergestells mit dem Leiterrahmen darstellt;
  • 17 ist eine Seitenansicht, welche den Teil des Drahtkontaktiergestells mit dem Leiterrahmen darstellt, und zwar bei Betrachtung aus einer Richtung eines Pfeils 300;
  • 18 ist eine Querschnittansicht, die einen Halbleiter-Chip und den in 3 bis 5 dargestellten Leiterrahmen bei einem Drahtkontaktierprozess darstellt;
  • 19 eine Draufsicht, die den Leiterrahmen darstellt, der zur Herstellung einer Halbleitervorrichtung verwendet wird.
  • DETAILLIERTE OFFENBARUNG DER ERFINDUNG
  • Zum besseren Verständnis der Erfindung wird als Erstes der technische Hintergrund beschrieben. 1 zeigt einen Leiterrahmen 10, der zur Herstellung einer herkömmlichen Halbleitervorrichtung, wie beispielsweise eines IC-Gehäuses, verwendet wird. 2 zeigt einen Teil des Leiterrahmens 10. Der Leiterrahmen 10 beinhaltet ein Chip-Pad 12, auf dem ein Halbleiter-Chip montiert wird, Trägerstäbe 114, die sich von den Ecken 16 des Chip-Pad jeweils geradlinig nach außen erstrecken, und eine Mehrzahl von das Chip-Pad 12 umgebenden Anschlüssen 18, die mit dem Halbleiter-Chip durch Kontaktieren verbunden sind. Das Chip-Pad 12 ist so geformt, dass es eine ähnliche rechteckartige Gestalt wie der Halbleiter-Chip hat.
  • Bei der Herstellung wird ein Halbleiter-Chip am Chip-Pad 12 montiert, und ein Drahtkontaktierprozess wird ausgeführt. Beim Drahtkontaktierprozess wird das Chip-Pad 12 auf einem ebenen Gestell platziert und wird an diesem durch Ansaugen oder dergleichen festgehalten. Beim Drahtkontaktieren des Halbleiter-Chip an den Anschlüssen 18 des Leiterrahmens 10 erfolgt eine Erkennung der Position eines jeden Anschlusses 18 automatisch auf Basis der Position der Trägerstäbe 14. Bei diesem Drahtkontaktierverfahren wird der Leiterrahmen 10 auf ca. 150 bis 250°C für ein besseres Kontaktieren erwärmt. Da der Leiterrahmen 10 auf einer derart hohen Temperatur gehalten wird, erfolgt ein Verformen der Trägerstäbe 14 mit der Temperatur. Als Ergebnis kann eine automatische Drahtkontaktiermaschine die Anschlüsse 18 nicht erkennen, da sich die Trägerstäbe 14, welche die Basis der Erkennung sein sollten, nicht an ihren anfänglichen Positionen befinden.
  • Bei einem Kunstharzformgießprozess gemäß der herkömmlichen Halbleitervorrichtung ist es schwierig, sowohl an der Ober- als auch der Unterseite des Leiterrahmens 10 die gleiche Menge an Kunstharz vorzusehen. Detaillierter wird an der Oberseite der Trägerstäbe 14 eine größere Menge an Kunstharz als an deren Unterseite vorgesehen, da für gewöhnlich beabsichtigt wird, die gleiche Dicke an Kunstharz auf der Oberseite des Halbleiter-Chip und der Unterseite des Chip-Pad vorzusehen. Bedingt durch die unterschiedlichen Wärmeausdehnungskoeffizienten von Kunstharz und Leiterrahmen 10 und bedingt durch die unterschiedliche Menge an Kunstharz, die auf der Ober- und der Unterseite des Leiterrahmens 10 angeordnet ist, kann sich die Halbleitervorrichtung verziehen, wenn ihre Temperatur auf Raumtemperatur absinkt.
  • Eine Art von Halbleitervorrichtung wird unter Verwendung eines Leiterrahmens hergestellt, der an einigen Abschnitten heruntergedrückt wurde, um zu ermöglichen, dass das Chip-Pad 12 relativ zu den Anschlüssen 18 abgesenkt ist. Bei einem Chip-Bonding-Prozess (Chip-Flächenkontaktierung), wird der Halbleiter-Chip am abgesenkten Chip-Pad mit Chip-Bondingmaterial montiert, und die gesamte Struktur wird erwärmt, um das Chip-Bondingmaterial auszuhärten. Beim Wärmeaushärtpro zess werden die abgesenkten Abschnitte des Leiterrahmens 10 durch Spannungsrelaxation verformt, so dass sich der Niveauunterschied beim abgesenkten Abschnitt von seinem anfänglichen Wert weg ändert. Gemäß dem herkömmlichen Leiterrahmen 10 ist das Chip-Pad 12 und/oder der Halbleiter-Chip beim Formgießprozess nicht gut mit Kunstharz bedeckt, da sich der Niveauunterschied beim abgesenkten Abschnitt von seinem anfänglichen Wert weg ändert. Als Ergebnis kann das Chip-Pad 12 und/oder der Halbleiter-Chip zum Äußeren eines Kunstharzgehäuses hin freiliegen.
  • Wenn die Halbleitervorrichtung an einem Substrat montiert wird, wird die Halbleitervorrichtung auf die Schmelztemperatur einer leitenden Paste erwärmt. Gemäß der herkömmlichen Technik wird auf das Chip-Pad 12 beim Montierprozess ein gewisser Druck auf dessen Ecken 16 aufgebracht, so dass Risse im Kunstharzgehäuse entstehen können.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend in Verbindung mit den beiliegenden Zeichnungen beschrieben.
  • 3 zeigt ein Beispiel eines Leiterrahmens 30, der zur Herstellung einer Halbleitervorrichtung verwendet wird, die zum Verständnis der Erfindung von Nutzen ist. 4 und 5 zeigen jeweils einen Teil des Leiterrahmens 30. Der Leiterrahmen 30 beinhaltet ein Chip-Pad 32, auf dem ein Halbleiter-Chip 22 montiert ist, Trägerstäbe 34, die sich von den Ecken 36 des Chip-Pad jeweils geradlinig nach außen erstrecken, und eine Mehrzahl von das Chip-Pad 32 umgebenden Anschlüssen 35, die mit dem Halbleiter-Chip 22 durch Kontaktieren verbunden sind. Das Chip-Pad 32 ist so geformt, dass es eine ähnliche rechteckartige Gestalt wie der Halbleiter-Chip 32 hat, wie in 6 dargestellt.
  • Das Chip-Pad 32 ist an den Ecken 36 des Chip-Pad mit V-förmigen Öffnungen 38 versehen, die nachfolgend als V-Schlitze bezeichnet werden. Wie in 4 und 5 dargestellt, ist jeder der V-Schlitze 38 so gestaltet, dass er eine Breite W1 hat, die größer als eine Breite W2 des Trägerstabs 34 ist. Jeder V-Schlitz 38 ist ebenfalls so gestaltet, dass er einen zentralen Winkel θ von 80° bis 120° hat, und eine Nutbreite W3 hat, die größer als die Dicke T1 des Leiterrahmens 30 ist.
  • Bei der Herstellung wird der Halbleiter-Chip 22 auf dem Chip-Pad 32 montiert, und Drähte 24 werden am Halbleiter-Chip 22 und an den Anschlüssen 35 bei einem Drahtkontaktierprozess durch Kontaktieren verbunden, wie in 6 dargestellt. Vor den Drahtkontaktierprozess werden Positionsdaten von jedem der V-Schlitze 38 in einem Speicher einer automatischen Drahtkontaktiermaschine vorab gespeichert, um eine automatische Erkennung der Anschlüsse 35 durchzuführen. Die Positionsdaten repräsentieren, wo sich der V-Schlitz im Leiterrahmen 30 befindet. Die Drahtkontaktiermaschine erkennt automatisch die Position eines jeden Leiters 35 auf Basis der Position eines jeden V-Schlitzes 38, bei dem keine thermische Ausdehnung erfolgt.
  • Beim Drahtkontaktierprozess wird der Leiterrahmen 30 auf ca. 150°C bis 250°C für ein besseres Kontaktieren erwärmt. Da der Leiterrahmen 30 auf einer derart hohen Temperatur gehalten wird, erfolgt ein thermisches Ausdehnen des Leiterrahmens 30 gemäß seines Wärmeausdehnungskoeffizienten. Der Leiterrahmen 30 dehnt sich in einem weiten Bereich insbesondere in einer Richtung D1 aus, in der sich die Trägerstäbe 34 erstrecken. Die Ausdehnung des Leiterrahmens 30 wird durch die V-Schlitze 38 an den Ecken 36 des Chip-Pad absorbiert.
  • Gemäß dieser Ausführungsform kann die automatische Drahtkontaktiermaschine die Anschlüsse 35 genau erkennen, da die thermische Ausdehnung des Leiterrahmens 30 durch die V-Schlitze 38 absorbiert wird. Die V-Schlitze 38 werden als Basis der automatischen Erkennung der Anschlüsse 35 verwendet. Bei einem Drahtkontaktierprozess können schmale Anschlüsse, deren Breite zwischen 0,06 mm und 0,08 mm beträgt, genau erkannt werden, hingegen wurden herkömmlicherweise Anschlüsse verwendet, deren Breite zwischen 0,08 mm und 0,10 mm beträgt.
  • 7 zeigt einen Leiterrahmen 40, der zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung verwendet wird. 8 und 9 zeigen jeweils einen Teil des Leiterrahmens 40. Der Leiterrahmen 40 beinhaltet ein Chip-Pad 42, auf dem ein Halbleiter-Chip 50 montiert ist, Trägerstäbe 44, die sich von den Ecken 46 des Chip-Pad jeweils geradlinig nach außen erstrecken, und eine Mehrzahl von das Chip-Pad 42 umgebenden Anschlüssen 45, die mit dem Halbleiter-Chip 50 durch Kontaktieren verbunden sind. Das Chip-Pad 42 ist so geformt, dass es eine ähnliche rechteckartige Gestalt wie der Halbleiter-Chip 50 hat, wie in 9 bis 11 dargestellt.
  • Nachfolgend Bezug nehmend auf 8 und 9 ist das Chip-Pad 42 an den Ecken 46 des Chip-Pad mit V-förmigen Öffnungen 48 versehen, die nachfolgend als V-Schlitze bezeichnet werden. Das Chip-Pad 42 ist auch mit heruntergedrückten Abschnitten 49 zu beiden Seiten jedes V-Schlitzes 48 versehen. Detaillierter ist das Chip-Pad 42 an schmaleren Zonen zwischen seiner Umfangskante und den V-Schlitzen 48 heruntergedrückt, um das Chip-Pad 42 relativ zum übrigen Abschnitt des Leiterrahmens 40 abzusenken. Im Hinblick auf einen Formgießprozess ist jeder der heruntergedrückten Abschnitte 49 so gestaltet, dass er einen geeigneten Niveauunterschied (d1) aufweist, so dass eine Dicke T2 des Kunstharzes auf der Oberseite des Halbleiter-Chip 50 dieselbe ist wie eine Dicke T3 des Kunstharzes auf der Unterseite des Chip-Pad 42. Jeder der V-Schlitze 48 ist so gestaltet, dass er eine Breite, einen zentralen Winkel und eine Nutbreite in gleicher Weise wie die V-Schlitze 38 hat, die in 3 bis 6 dargestellt sind.
  • Bei der Herstellung wird als Erstes der Halbleiterchip 50 auf dem abgesenkten Chip-Pad 42 mit dem Chip-Bondingmaterial montiert, wie in 10 dargestellt. Dann wird die gesamte Struktur erwärmt, um das Chip-Bondingmaterial auszuhärten. Beim Wärmeaushärtungsprozess wird die thermische Ausdehnung der Trägerstäbe 44 durch die V-Schlitze 48 absorbiert, bevor die Ausdehnung die abgesenkten Abschnitte 49 erreicht. Daher wird der Niveauunterschied (d1) der abgesenkten Abschnitte 49 gegenüber dem anfänglichen Wert nicht verändert. Mit anderen Worten erfolgt keine Spannungsrelaxation an den abgesenkten Abschnitten 49, wenn die Temperatur der Struktur auf Raumtemperatur absinkt, so dass der Niveauunterschied (d1) der abgesenkten Abschnitte sich sogar bei einem bei hohen Temperatu ren erfolgenden Formgießprozess nicht verändert. Als Ergebnis kann das gleiche Kunstharzvolumen auf beiden Flächen des Leiterrahmens 40 in einem Formgießhohlraum vorgesehen werden.
  • Bei einem Drahtkontaktierprozess werden Drähte 64 mit dem Halbleiterchip 50 und dem Anschluss 45 des Leiterrahmens 40 durch Kontaktieren verbunden, wie in 11 dargestellt. Nach dem Drahtkontaktierprozess wird ein Kunstharzformgießprozess ausgeführt, um ein Kunstharzgehäuse 66 bereitzustellen, so dass eine Halbleitervorrichtung 63 fertiggestellt wird, wie in 11 dargestellt. Beim Kunstharzformgießprozess wird das Kunstharz in einen Hohlraum bei einer hohen Temperatur zwischen 150 und 250°C eingespritzt, und dann wird das Kunstharz auf Raumtemperatur von 25°C abgekühlt. Der Temperaturunterschied beträgt 125 bis 195°C. Aufgrund der Temperaturänderung erfolgt ein thermisches Schrumpfen des Kunstharzes und des Leiterrahmens 40.
  • Wie zuvor erwähnt, erfolgt keine Änderung des Niveauunterschiedes (d1) der abgesenkten Abschnitte 49, und daher bleiben die Dicke T2 des Kunstharzes an der Oberseite des Halbleiterchips 50 und die Dicke T3 des Kunstharzes auf der Unterseite des Chip-Pad 42 gleich groß. Weiter ist die gleiche Kunstharzdicke auf der Ober- und der Unterseite des Trägerstabes 44 vorgesehen. Mit anderen Worten sind ein Abstand T4 zwischen der Oberseite 56 des Trägerstabes 44 und der Oberseite 52 des Kunstharzes, und ein Abstand T5 zwischen der Unterseite des Trägerstabes 44 und der Unterseite 54 des Kunstharzes gleich groß. Somit werden das Volumen eines oberen Kunstharzes 62, das auf den Oberseiten des Halbleiterchips 50 und dem Trägerstab 44 vorgesehen ist, und das Volumen eines unteren Kunstharzes 60, das auf den Unterseiten des Halbleiterchips 50 und dem Trägerstab 44 vorgesehen ist, gleich groß. Als Ergebnis tritt keine unterschiedliche Schrumpfrate zwischen dem oberen Kunstharz 62 und dem unteren Kunstharz 60 auf.
  • Wie zuvor erwähnt, sind gemäß der Erfindung die V-Schlitze 48 an den Ecken 46 des Chip-Pad 42 vorgesehen, und die abgesenkten Abschnitte 49 sind an beiden Seiten eines jeden der V-Schlitze 48 vorgesehen; und daher können, zusätzlich zu den Vorteilen der ersten bevorzugten Ausführungsform, die folgenden Vorteile erzielt werden: (1) das gleiche Kunstharzvolumen wird auf beiden Seiten eines jeden der Trägerstäbe 44 vorgesehen, so dass ein Verziehen der hergestellten Halbleitervorrichtung 43 verhindert wird, das im Wesentlichen durch die unterschiedlichen Schrumpfungsraten des Kunstharzes bedingt ist, das auf den Oberseiten der Trägerstäbe 44 und den Unterseiten von diesen vorgesehen ist. (2) Jeder der abgesenkten Abschnitte 49 behält seinen anfänglichen Niveauunterschied d1 bei, und es wird verhindert, dass der Halbleiter-Chip 50 und das Chip-Pad 42 zum Äußeren des Kunstharzgehäuses hin freiliegen.
  • 12 zeigt einen Leiterrahmen 70, der zur Herstellung einer Halbleitervorrichtung verwendet wird, und 13 zeigt einen Teil des Leiterrahmens 70. Dieses Beispiel ist zum Verständnis der Erfindung von Nutzen. Der Leiterrahmen 70 beinhaltet ein Chip-Pad 72, auf dem ein Halbleiter-Chip 69 montiert ist, Trägerstäbe 74, die sich von den Ecken 76 des Chip-Pad jeweils geradlinig nach außen erstrecken, und eine Mehrzahl von das Chip-Pad 72 umgebenden Anschlüssen 75, die mit dem in 14 dargestellten Halbleiter-Chip 69 durch Kontaktieren verbunden sind. Das Chip-Pad 72 ist so geformt, dass es eine ähnliche rechteckartige Gestalt wie der Halbleiter-Chip 69 hat, wie in 14 dargestellt.
  • Das Chip-Pad 72 ist an beiden Seiten eines jeden der V-Schlitze 78 mit linearen Schlitzen 79 versehen. Wie in 13 dargestellt, ist jeder der linearen Schlitze 79 so geformt, dass er eine Länge L1 aufweist, die größer als ein Abstand L2 zwischen einer Kante des Chip-Pad 72 und dem V-Schlitz 78 ist. Jeder der linearen Schlitze 79 ist auch so geformt, dass er eine Breite W4 hat, die größer als die Dicke des Leiterrahmens 70 ist.
  • Bei der Herstellung wird der Halbleiter-Chip 69 auf dem Chip-Pad 72 bei einem Chip-Bonding-Prozess montiert, dann werden Drähte 73 mit dem Halbleiter-Chip 69 und den Anschlüssen 75 des Leiterrahmens 70 bei einem Drahtkontaktierungsprozess verbunden, wie in 14 dargestellt. Als Nächstes wird ein Kunstharzformgießprozess ausgeführt, um ein Kunstharzgehäuse 77 herzustellen, um eine Halbleitervorrichtung 71 fertigzustellen. Dann wird die Halbleitervorrichtung 71 auf einem Substrat montiert. Dieser Montierprozess wird bei einer hohen Temperatur zwischen 180°C und 250°C ausgeführt, so dass ein thermisches Ausdehnen des Chip-Pad 72 und des Formgießharzes 77 erfolgt. Bedingt durch die unterschiedlichen Wärmeausdehnungskoeffizienten des Chip-Pad 72 und des Formgießharzes wird eine Spannung auf beide Seiten des Chip-Pad 72 aufgebracht. Bei dieser Ausführungsform wird die Spannung durch die V-Schlitze 78 und die linearen Schlitze 79 absorbiert.
  • Gemäß dieser Ausführungsform ist das Chip-Pad 72 des Leiterrahmens 70 an den Ecken 76 des Chip-Pad mit den V-Schlitzen 78, und zu beiden Seiten eines jeden V-Schlitzes 78 mit den linearen Schlitzen 79 versehen, so dass die V-Schlitze 78 und die linearen Schlitze 79 thermische Spannungen absorbieren, die auftreten, wenn die Halbleitervorrichtung 71 auf dem Substrat montiert wird. Als Ergebnis gibt es den Vorteil, dass ein Auftreten von Rissen im Kunstharzgehäuse 77 der Halbleitervorrichtung 71 verhindert wird.
  • 15 zeigt ein Drahtkontaktiergestell 80, das mit dem Leiterrahmen 30 verwendet wird, wie in 3 dargestellt. 16 und 17 zeigen jeweils einen Teil des Drahtkontaktiergestells 80 bei der praktischen Anwendung. Das Drahtkontaktiergestell 80 ist auf der Oberseite mit vier Vorsprüngen 82 versehen, die jeweils entsprechend den V-Schlitzen 38 des Leiterrahmens 30 angeordnet sind. Jeder der Vorsprünge 82 ist so geformt, dass er in den entsprechenden V-Schlitz 38 passt.
  • Beim Drahtkontaktierprozess wird der Leiterrahmen 30 auf dem Drahtkontaktiergestell 80 so platziert, dass die V-Schlitze 38 von den Vorsprüngen 82 gefasst werden, um das Chip-Pad 32 des Leiterrahmens 30 auf dem Gestell 80 zu befestigen. Während das Chip-Pad 32 auf diese Weise festgehalten wird, wird der Drahtkontaktierprozess ausgeführt, wie in 18 dargestellt. Wenn das Drahtkontaktieren mit dem Chip-Pad 32 abgeschlossen ist, wird das nächste Chip-Pad in gleicher Weise auf das Drahtkontaktiergestell aufgesetzt. Unter Verwendung des Drahtkontaktiergestells 80 wird eine Verformung des Leiterrahmens 30 verhindert. Weiter wird der Leiter rahmen 30 durch die Vorsprünge 82 mit starker mechanischer Kraft festgehalten, so dass der Drahtkontaktierprozess mit schwacher mechanischer Kraft ausgeführt werden kann.
  • 19 zeigt einen Leiterrahmen 90, der zur Herstellung einer Halbleitervorrichtung verwendet wird. Der Leiterrahmen 90 beinhaltet ein Chip-Pad 92, auf dem ein vorbestimmter Halbleiter-Chip montiert ist, Trägerstäbe 94, die sich von den Ecken 96 des Chip-Pad jeweils geradlinig nach außen erstrecken, und eine Mehrzahl von das Chip-Pad 92 umgebenden Anschlüssen 95, die mit dem Halbleiter-Chip durch Kontaktieren verbunden sind. Das Chip-Pad 92 ist so geformt, dass es eine ähnliche rechteckartige Gestalt wie der Halbleiter-Chip hat.
  • Das Chip-Pad 92 ist an den Ecken 96 des Chip-Pad mit U-förmigen Öffnungen 98 versehen, die nachfolgend als U-Schlitze bezeichnet werden. Jeder der U-Schlitze 98 ist fast gleich wie der V-Schlitz 38 gestaltet, wie in 3 bis 6 dargestellt, abgesehen davon, dass die Ecken von jedem Schlitz 98 abgerundet sind.
  • Zwar wurde die Erfindung zur vollständigen und klaren Offenbarung mit Bezug auf spezielle Ausführungsformen beschrieben, jedoch versteht sich dies nicht als eine Einschränkung der beiliegenden Ansprüche, sondern diese sollen alle Modifikationen und alternativen Konstruktionen umfassen, die von einem Fachmann vorgenommen werden können und die in den Schutzumfang der hier dargelegten Lehren fallen. Beispielsweise kann die Erfindung auf eine Halbleitervorrichtung vom Keramikgehäusetyp angewandt werden, sofern die Vorrichtung eine Leiterrahmenstruktur verwendet. Die Gestaltung der V-Schlitze ist nicht durch die Ausführungsformen eingeschränkt, und weitere Gestaltungen können verwendet werden. Keine der Ausführungsformen bedeutet eine Einschränkung der Herstellungsprozesse einer Halbleitervorrichtung in Bezug auf die Ausbildung der Schlitze, die Anzahl der Schlitze und die Anordnung um das Gehäuse herum.

Claims (4)

  1. Halbleitervorrichtung, aufweisend: einen Halbleiterchip (22, 50, 69); einen Leiterrahmen (40), beinhaltend ein Chip-Pad (32, 42, 72, 92); Harz, das auf dem Halbleiter-Chip und dem Leiterrahmen vorgesehen ist; Öffnungen (38, 48, 78, 79, 98), die auf dem Chip-Pad (32, 42, 72, 92) vorgesehen sind, wobei die Öffnungen (38, 48, 78, 79, 98) erste Schlitze aufweisen, wobei die ersten Schlitze (38, 48, 78, 98) um die Ecken (36, 46, 76, 96) des Chip-Pad (32, 42, 72, 92) angeordnet sind, und vertiefte Abschnitte (49) in dem Chip-Pad vorgesehen sind, um eine abgesenkte innere Zone bereitzustellen, auf welcher der Halbleiter-Chip (50) zu montieren ist, dadurch gekennzeichnet, dass sich die vertieften Abschnitte zwischen den ersten Schlitzen (48) und der Außenkante des Chip-Pad (32, 42, 72, 92) erstrecken, derart, dass eine Dicke (T2) des Harzes auf der Oberseite des Halbleiter-Chip (50) gleich groß wie die Dicke (T3) des Harzes auf der Unterseite des Chip-Pad (42) ist, und eine Dicke (T4) des Harzes auf der Oberseite eines Trägerstabes des Leiterrahmens (40) gleich groß wie eine Dicke (T5) des Harzes auf der Unterseite des Trägerstabs des Leiterrahmens (40) ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher der Halbleiter-Chip (22, 50, 69) und das Chip-Pad (32, 42, 72, 92) so geformt sind, dass sie ähnliche Rechteckgebilde sind.
  3. Halbleitervorrichtung nach Anspruch 2, bei der jeder der ersten Schlitze (38, 48, 78) V-förmig ausgebildet ist.
  4. Halbleitervorrichtung nach Anspruch 2, bei der jeder der ersten Schlitze (96) U-förmig ausgebildet ist.
DE69737588T 1997-02-27 1997-07-25 Halbleiteranordnung und Herstellungsverfahren dafür Expired - Lifetime DE69737588T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9043156A JP3034814B2 (ja) 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法
JP4315697 1997-02-27

Publications (2)

Publication Number Publication Date
DE69737588D1 DE69737588D1 (de) 2007-05-24
DE69737588T2 true DE69737588T2 (de) 2007-12-20

Family

ID=12656007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737588T Expired - Lifetime DE69737588T2 (de) 1997-02-27 1997-07-25 Halbleiteranordnung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US5986333A (de)
EP (2) EP1528595B1 (de)
JP (1) JP3034814B2 (de)
KR (1) KR100382895B1 (de)
DE (1) DE69737588T2 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000058578A (ja) 1998-08-04 2000-02-25 Texas Instr Japan Ltd 半導体装置
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
TW472951U (en) * 2000-10-16 2002-01-11 Siliconix Taiwan Ltd Leadframe chip with trench
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008021670A (ja) 2006-07-10 2008-01-31 Nec Lighting Ltd 発光装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP5876299B2 (ja) * 2012-01-18 2016-03-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
TWI512928B (zh) * 2013-10-25 2015-12-11 矽品精密工業股份有限公司 承載件
US9293395B2 (en) 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
US10566269B2 (en) * 2017-12-18 2020-02-18 Texas Instruments Incorporated Low stress integrated circuit package
KR102565416B1 (ko) * 2021-12-30 2023-08-10 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR102605702B1 (ko) * 2021-12-30 2023-11-29 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553450A (en) * 1978-10-16 1980-04-18 Hitachi Ltd Semiconductor device with resin enclosure
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
DE69114217T2 (de) * 1990-08-22 1996-04-11 Nippon Electric Co Träger für filmmontierte Halbleiter-Vorrichtung.
JPH05326812A (ja) * 1992-05-27 1993-12-10 Sony Corp 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法
JPH06181278A (ja) * 1992-12-15 1994-06-28 Oki Electric Ind Co Ltd リードフレーム
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH0870087A (ja) * 1994-08-26 1996-03-12 Ricoh Co Ltd リードフレーム
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JP2679664B2 (ja) * 1995-02-07 1997-11-19 日本電気株式会社 樹脂封止型半導体装置
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JP2630299B2 (ja) * 1995-03-30 1997-07-16 日本電気株式会社 半導体装置
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム

Also Published As

Publication number Publication date
US5986333A (en) 1999-11-16
EP0862211A2 (de) 1998-09-02
EP0862211B1 (de) 2007-04-11
JP3034814B2 (ja) 2000-04-17
EP1528595B1 (de) 2011-11-02
EP0862211A3 (de) 2000-11-08
DE69737588D1 (de) 2007-05-24
JPH10242369A (ja) 1998-09-11
KR100382895B1 (ko) 2003-08-14
KR19980070509A (ko) 1998-10-26
EP1528595A1 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE3783783T2 (de) Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.
DE2931449C2 (de)
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE3814469C2 (de)
DE69011215T2 (de) Verfahren zur Herstellung eines umhüllten Transformators.
DE69304304T2 (de) Kombination einer elektronischen Halbleiteranordnung und einer Wärmesenke
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE68927285T2 (de) Halbleiteranordnung mit Leiterrahmen
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19507573A1 (de) Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE3913221A1 (de) Halbleiteranordnung
DE69127799T2 (de) Kunststoffgekapseltes Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69201274T2 (de) Integrierschaltungsgerät mit verbesserten Pfosten für oberflächenmontiertes Gehäuse.
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE19728461A1 (de) Leiterrahmen und Halbleiterbauelement, das ihn verwendet
DE3852124T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ.
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4213411A1 (de) Anschlussdraht-rahmen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: GROSSE, SCHUMACHER, KNAUER, VON HIRSCHHAUSEN, 8033

8327 Change in the person/name/address of the patent owner

Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP