DE3852124T2 - Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ. - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ.

Info

Publication number
DE3852124T2
DE3852124T2 DE3852124T DE3852124T DE3852124T2 DE 3852124 T2 DE3852124 T2 DE 3852124T2 DE 3852124 T DE3852124 T DE 3852124T DE 3852124 T DE3852124 T DE 3852124T DE 3852124 T2 DE3852124 T2 DE 3852124T2
Authority
DE
Germany
Prior art keywords
resin
tip end
chip mounting
end portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3852124T
Other languages
English (en)
Other versions
DE3852124D1 (de
Inventor
Sadaki C O Patent Divis Hosomi
Yoshiaki C O Patent Div Tatumi
Kenji C O Patent Divi Unetsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3852124D1 publication Critical patent/DE3852124D1/de
Publication of DE3852124T2 publication Critical patent/DE3852124T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Diese Erfindung betrifft ein Verfahren zur Herstellung einer harzisolierten Halbleitervorrichtung mit einem dünnen Harzfilm zur elektrischen Isolierung und Wärmeleitung, welcher auf der Rückseite eines Gehäuses, in dem ein Halbleiterchip montiert ist, ausgeformt ist.
  • Eine Halbleitervorrichtung des Typs mit Harzisolierung kann, wie in den Fig. 5A und 5B oder den Fig. 6A bis 6C dargestellt, aufgebaut sein.
  • Bei einer in den Fig. 5A und 5B dargestellten Halbleitervorrichtung 50 kennzeichnet 51 einen Halbleiterchip; 52 einen Chipmontageabschnitt (Insel) eines Systemträgers; 53 einen externen Anschlußleiter; 54 einen Anschlußdraht zur elektrischen Verbindung des Halbleiterchip 51 mit dem externen bzw. äußeren Anschlußleiter; 55 eine Kappe; 56 zu einem Außengehäuse vergossenes Harz; 57 ein in einem Teil das Außengehäuses ausgeformtes Befestigungsloch zur Befestigung des Halbleiters; und 58 einen am Spitzenendabschnitt des Systemträgers ausgeformten Trägerfixierungsabschnitt, der aus dem Außengehäuse herausgeführt ist und zur Fixierung des Systemträgers in seiner Einbaulage dient, wenn dieser harzversiegelt wird.
  • Bei der Halbleitervorrichtung 50 wird ein Harzfilm 59 mit einer dünnen und gleichmäßigen Filmdicke auf der hinteren Oberfläche der Insel 52 durch Harzversiegeln des Trägers ausgeformt. Bei der Ausführung dieser Harzversiegelung werden der Spitzenendabschnitt (Trägerfixierungsabschnitt 58) des Systemträgers und der Basisendabschnitt (äußerer Anschlußleiter 53) fixiert.
  • Bei der in den Fig. 6A bis 6C dargestellten Halbleitervorrichtung 60 ist der Systemträger harzvergossen bzw. -versiegelt. Bei der Ausführung dieser Harzversiegelung werden die vorderen und hinteren Flächen des Systemträgers durch Trägerhalterungsstifte einer Metallform gehaltert. Die Halbleitervorrichtung ist ähnlich derjenigen der Fig. 5A und 5B, ausgenommen, daß der Spitzenendabschnitt gegenüber dem Außengehäuse nicht freiliegt und daß Trägerhalterungslöcher 61 und 62 in den vorderen und hinteren Flächen des Gehäuses an Positionen ausgeformt sind, welche den Halterungsabschnitten des Systemträgers entsprechen. Diejenigen Abschnitte der Halbleitervorrichtung der Fig. 6A bis 6C, welche identisch mit denjenigen der Fig. 5A und 5B sind, tragen dieselben Bezugszeichen.
  • In einem Fall, in dem die Halbleitervorrichtung 50 der Fig. 5A und 5B tatsächlich verwendet wird, können elektrisch leitende Fremdstoffe, wie durch die Verwendung einer Gewindeschraube entstandenen Metallspäne und/oder feuchter Staub in einen Spalt zwischen dem Trägerfixierungsabschnitt 58 und einem in der Nähe des Systemträgers angeordneten Metallelement (z. B. einem Chassis elektronischer Instrumente oder einer Wärmeabstrahlungsplatte, an der die Halbleitervorrichtung 50 montiert ist) gelangen. In einem solchen Fall wird die dielektrische Durchschlagfestigkeit eines Abschnitts zwischen dem Trägerfixierungsabschnitt 58 und dem Metallelemente vermindert werden. Da außerdem der Trägerfixierungsabschnitt 58 so geformt ist, daß er aus dem Außengehäuse herausragt, kann im praktischen Einsatz eine Beschädigung z. B. durch einen elektrischen Schlag eintreten.
  • Bei der Halbleitervorrichtung der Fig. 6A bis 6C sind die Trägerhalterungslöcher 61 und 62 in den vorderen und hinteren Flächen des Außengehäuses ausgeformt, und der Systemträger liegt im inneren Abschnitt (unteren Abschnitt) der Trägerhalterungslöcher 61 und 62 frei. In der praktischen Anwendung weist der Teil des Systemträgers, der im inneren Träger des Trägerhalterungsloches 62 an der hinteren Seite freiliegt, ein nahe dem Systemträger angeordnetes Metallelement (Wärmeabstrahlungsplatte oder Chassis). Die dielektrische Durchschlagfestigkeit der hinteren Fläche der Halbleitervorrichtung wird bestimmt durch die dielektrische Durchschlagfestigkeit dieses freiliegenden Abschnitts. Wenn Metallspäne in den freiliegenden Abschnitt eindringen, so wird die dielektrische Durchschlagfestigkeit der hinteren Fläche der Halbleitervorrichtung vermindert.
  • Um das obenbeschriebene Problem zu lösen, kann man erwägen, den freiliegenden Abschnitt des Systemträgers (wie den Spitzenendabschnitt des Trägers und den freiliegenden Träger in den Trägerhalterungslöchern) mit isolierendem Harz (z. B. Epoxydharz oder Siliconharz) nach der Harzversiegelungsoperation zu beschichten. In diesem Fall ist es jedoch schwierig, die gewünschte Beschichtungsoperation aufgrund der durch die Größe des Außengehäuses und ähnlicher Faktoren auferlegten Beschränkungen auszuführen. Somit ist es nahezu unmöglich, die dielektrische Durchschlagfestigkeit selbst durch Beschichten des Isolierfilms hinreichend zu verbessern. Außerdem könnte der Isolierfilm versehentlich abgezogen werden, so daß seine Zuverlässigkeit nicht ausreichend hoch ist.
  • Wie oben beschrieben, ist die Halbleitervorrichtung mit den Trägerhalterungslöchern in den vorderen und hinteren Flächen des Außengehäuses auf der Wärmeabstrahlungsplatte oder dergl. montiert. Zu diesem Zeitpunkt wird die dielektrische Durchschlagfestigkeit der Halbleitervorrichtung durch den freiliegenden Abschnitt des Trägers innerhalb der Trägerhalterungslöcher und der zum freiliegenden Abschnitt weisende Montageabschnitt der Wärmeabstrahlungsplatte bestimmt. In diesem Fall wird die dielektrische Durchschlagfestigkeit verringert, wenn leitende Fremdstoffe in den freiliegenden Abschnitt eindringen.
  • Die zum Stand der Technik gehörige Veröffentlichung PATENT ABSTRACTS OF JAPAN, Bd. 10, Nr. 184 (E-415) [2240], 27. Juni 1986, (JP-A-61 32434) beschreibt ein Verfahren zur Herstellung einer harzvergossenen Halbleitervorrichtung. Bei diesem Verfahren besteht ein Formkontaktteil einer Chipaufnahmeplatte, auf der ein Halbleiterchip montiert ist, aus ersten und zweite Formeingriffsteilen. Die Formen zur Harzversiegelung tragen einen Systemträger mit Stiftförmigen Vorsprüngen. Die oberen und unteren Vorsprünge sind nicht einander gegenüberliegend, sondern in verschiedenen Ebenen angeordnet. Im Ergebnis wird selbst bei Druckeinspritzen des Harzes der Systemträger nahezu niemals räumlich verschoben, und ein Abstand zwischen einer unteren Ebene einer wärmeabführenden Aufnahmeplatte und derjenigen eines Abdeckelements kann nahezu konstant gehalten werden; das Wärmeableitungsverhalten wird konstant. Auch wird die Tiefe der harzfreien entsprechend den Vorsprüngen ausgeformten Löcher tief, und der Abstand von der Oberfläche eines Abdeckelements zu den Formeingriffsteilen wird breit, wodurch sich die Isoliereigenschaften verbessern.
  • Die dem Stand der Technik zugehörige Veröffentlichung PATENT ABSTRACTS OF JAPAN, Bd. 10, Nr. 268 (E-436) [2324], 12. September 1986, (JP-A-61 91937 beschreibt ebenfalls ein Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung. Bei diesem Verfahren wird ein Abschnitt eines Leiterdrahts um einen Winkel von 2-20º gebogen, so daß der Winkel des Leiterdrahts gegenüber einer Hauptfläche einer Aufnahmeplatte etwa kleiner als 180º wird. Dieser Abschnitt wird in einem Hohlraum untergebracht, und der Leiterdraht in einem freitragenden Zustand zwischen Formen angeordnet. Ein Stift eines Gesenks drückt so gegen die Spitze der Aufnahmeplatte, daß der Winkel des Leiterdrahtes wieder auf etwa 180º gegenüber der einen Hauptfläche der Aufnahmeplatte zurückgebracht wird. Danach wird aushärtendes Epoxydharz unter Druck durch einen Eingußtrichter in den Hohlraum gefüllt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung des Typs mit Harzisolierung bereitzustellen, bei dem die dielektrische Durchschlagfestigkeit eines Abschnitts zwischen dem freiliegenden Abschnitt des Systemträgers innerhalb der Trägerhalterungslöcher im Außengehäuse und der aufnehmenden Wärmeabstrahlungsplatte nicht durch das Vorhandensein elektrisch-leitender Fremdstoffe gemindert wird.
  • Zur Lösung dieser Aufgabe stellt die vorliegende Erfindung ein Verfahren gemäß Anspruch 1 bereit.
  • Bei einer harzisolierten Halbleitervorrichtung, welche nach dem Verfahren der vorliegenden Erfindung hergestellt wird, wird ein Gießharz für ein Außengehäuse so geformt, daß ein dünner Harzfilm zur elektrischen Isolierung und Wärmeleitung auf der hinteren Oberfläche des Inselabschnitts eines Trägers, auf welchem ein Halbleiterchip montiert ist, ausgeformt wird. Bei dieser Anordnung erfolgt das Vergießen ohne Herausführen des Spitzenendabschnitts des Systemträgers nach außen, und ein Trägerhalterungsloch, welches durch einen Trägerhalterungsstift einer Metallform zur Aufnahme eines Teils des Systemträgers zum Zeitpunkt der Verfüllung des Gießharzes gebildet wird, befindet sich nicht in der hinteren, sondern in der vorderen Fläche des Systemträgers.
  • Der Spitzenendabschnitt des Systemträgers ist so geformt, daß er nicht aus dem Außengehäuse herausragt, und das Trägerhalterungsloch wird nicht in der hinteren Fläche des Außengehäuses ausgeformt. Wenn also die hintere Fläche der Halbleitervorrichtung auf einer Metallplatte, z. B. einer Wärmeabstrahlungsplatte, montiert wird, wird die dielektrische Durchschlagfestigkeit eines Abschnitts zwischen dem Systemträger und der Metallplatte nicht durch elektrisch ,leitende Fremdstoffe gemindert.
  • Diese Erfindung wird anhand der nachstehenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen erläutert; es zeigen:
  • Fig. 1A und 1B perspektivische Ansichten der Vorder- und der Hinterseite einer harzisolierten Halbleitervorrichtung zur Verdeutlichung der Ausführungsform dieser Erfindung;
  • Fig. 2 die Ansicht eines senkrechten Schnitts der Fig. 1A;
  • Fig. 3 und 4 Schnittansichten zur Verdeutlichung anderer Ausführungsformen dieser Erfindung;
  • Fig. 5A und 5B perspektivische und Schnittansichten einer harzisolierten, auf einem Systemträger fixierten Halbleitervorrichtung; und
  • Fig. 6A bis 6C perspektivische Ansichten der Vorder- und Hinterseite und eine Schnittansicht einer harzisolierten Systemträgergehalterten Halbleitervorrichtung.
  • Nunmehr wird ein Verfahren zur Herstellung einer harzisolierten Halbleitervorrichtung entsprechend einer Ausführungsform dieser Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In den Zeichnungen sind identische Abschnitte mit identischen Bezugszeichen gekennzeichnet, so daß eine doppelte Beschreibung vermieden wird.
  • Bei einer in den Fig. 1A und 1B dargestellten Halbleitervorrichtung 10 kennzeichnet 1 ein Halbleiterchip; 2 ist ein Chipmontageabschnitt (Insel) eines Systemträgers; mit 3 sind äußere Anschlußleiter des Systemträgers gekennzeichnet; 4 ist ein Leitungsdraht (Bondierungsdraht) zur elektrischen Verbindung des Halbleiterchip 1 mit dem äußeren Anschlußleiter 3; 5 eine Kappe (aus z. B. Silicongummiharz), welche beschichtet und so geformt ist, daß sie das Halbleiterchip 1 abdeckt; 6 ist ein Gießharz (z. B. Epoxydharz) für ein Außengehäuse; 7 ein durch das Gießharz 6 ausgeformtes Befestigungsloch für die Halbleitervorrichtung; und 8 sind Trägerhalterungslöcher, welche im Gießharz 6 an der Vorderseite FS des Systemträgers (2, 3) durch Trägerhalterungsstifte FP eingeformt sind. Die Vorrichtung 10 kann unmittelbar auf einer Wärmesenke 200 aus z. B. Aluminium mit Hilfe einer Schraube 100 montiert werden.
  • Ein Teil der Insel 2 des Systemträgers bleibt mit den Halterungsstiften FP in Kontakt, bis die Formbildung abgeschlossen ist, und somit kann der Systemträger ordnungsgemäß positioniert werden.
  • Das Gießharz 6 ist so ausgeformt, daß es einen elektrisch isolierenden und wärmeleitenden dünnen Harzfilm 6* auf der hinteren Oberfläche BS des Chipmontageabschnitts 2 bildet und ein Spitzenendabschnitt 2* des Systemträgers nicht aus dem Gießharz 6 herausragt. Der Systemträger (2, 3) ist so geformt, daß er einen gebogenen Abschnitt (X) aufweist, wodurch die Position (T1) der hinteren Fläche BS des Chipmontageabschnitts 2 tiefer gelegt werden kann als die Position (T2) des Spitzenendabschnitts 2*. Mit anderen Worten, der Abstand T1 von der hinteren Fläche des Chipmontageabschnitts 2 zur Oberfläche des Harzfilms 6* ist kleiner eingestellt als der Abstand T2 von der hinteren Fläche des Spitzenendabschnitts 2* zur Oberfläche des Harzfilms 6*. Die Werte von T1 und T2 werden entsprechend der Spezifikation und der Ausführung des Außengehäuses 6 eingestellt, wobei in diesem Beispiel T1 = 0,3 mm und T2 = 1,0 mm.
  • Bei der Halbleitervorrichtung 10 der obigen Ausführungsform ist die vordere Fläche FS des Systemträgers in den Trägerhalterungslöchern freigelegt, wenn die hintere Fläche BS der Halbleitervorrichtung 10 auf einer Aufnahmemetallplatte, wie z. B. die Wärmeabstrahlungsplatte 200, montiert wird. Da jedoch der gesamte Abschnitt der hinteren Fläche BS des Systemträgers durch den Harzfilm 6* isoliert ist, besteht in diesem Fall nicht die Möglichkeit, daß die dielektrische Durchschlagfestigkeit des Harzfilms 6* durch leitende Fremdstoffe verringert wird.
  • Des weiteren hat man festgestellt, daß beim Vergießen ohne stützende hintere Fläche BS des Systemträgers mit Hilfe der Halterungsstifte FP selbst bei Schwankungen der Dicke T1 des Harzfilms 6* diese Schwankungen in der Praxis keine nachteiligen Einflüsse haben. Das heißt, daß in der obigen Ausführungsform die Schwankungen der Dicke T1 des Harzfilms im Bereich von +5% bis -7% und im Vergleich mit der Schwankung von ±5% im üblichen Fall etwas größer werden. Jedoch können evtl. praktische Probleme aufgrund der obigen etwas größeren Abweichung dadurch vermieden werden, daß man den Auslegungswert der Dicke T1 ändert (z. B. durch Anheben des Auslegungs-Mittelwertes der Dicke T1 auf eines etwa größeren Wert als den ursprünglichen).
  • Beim Vergießen der Halbleitervorrichtung 10 wird zuerst die Basisendplatte (der äußere Anschlußleiter) 3 des Systemträgers mit dem in die Metallform eingesetzten Spitzenendabschnitt 2* des Systemträgers und dem Chipmontageabschnitt 2 fixiert. Danach wird geschmolzenes Harz 11 unter Druck in einen Raum unter dem Spitzenendabschnitt 2* des Systemträgers über einen Harzeinlaß (unterhalb des Spitzenendabschnitts 2* des Systemträgers vorgesehen) der Metallform eingespritzt. Zu diesem Zeitpunkt wird der Spitzenendabschnitt 2* des Systemträgers durch die Wirkung der Viskosität des geschmolzenen Harzes 11 angehoben, und der Systemträger wird fixiert, wobei dessen Oberfläche in Kontakt mit den im Inneren der Metallform ausgeformten Trägerhalterungsstiften (nicht dargestellt) gebracht wird. Da in diesem Fall kein Stift zur Aufnahme der hinteren Fläche BS des Systemträgers vorgesehen ist, wird in der hinteren Fläche BS kein Trägerhalterungsloch nach dem Abschluß des Harzvergießens ausgeformt.
  • Diese Erfindung ist nicht auf das obige Ausführungsbeispiel beschränkt. So können beispielsweise verschiedene Modifikationen, wie in den Fig. 3 und 4 dargestellt, vorgenommen werden.
  • Die in der Fig. 3 dargestellte Halbleitervorrichtung 10 ist ähnlich der in der Fig. 2 gezeigten Ausführungsform der Halbleitervorrichtung, mit der Ausnahme, daß der Biegewinkel R des Systemträgers auf einen anderen Wert eingestellt ist. In diesem Fall ist der Biegewinkel R auf der Basisendplattenseite so eingestellt, daß der Spitzenendabschnitt 2* höher positioniert werden kann als die Basisendplatte (der äußere Anschlußleiter) 3 des Chipmontageabschnitts. Der obenbeschriebene Systemträger hat den Vorteil, daß die Dicke des Harzfilms 6* auf der hinteren Oberfläche entsprechend der Position der Halterungsstifte auf der vorderen Fläche FS des Systemträgers bei der Gießharz-Versiegelungsoperation eingeregelt werden kann.
  • Die in der Fig. 4 dargestellte Halbleitervorrichtung 10 ist mit Ausnahme der Form des Systemträgers ähnlich der in der Fig. 2 dargestellten Halbleitervorrichtung der vorigen Ausführungsform. Bei dem Systemträger werden die obere Fläche des Chipmontageabschnitts 2 und die obere Fläche des Spitzenendabschnitt 2* in derselben Ebene angeordnet, und die Dicke t2* des Spitzenendabschnitts 2* wird kleiner als die Dicke t2 des Chipmontageabschnitts 2 ausgeführt.
  • Bei jeder der Ausführungsformen kann ggf. auf die Kappe 5 verzichtet werden.
  • Wie oben beschrieben, wird bei der nach dem erfindungsgemäßen Verfahren hergestellten harzisolierten Halbleitervorrichtung der Spitzenendabschnitt des Systemträgers so geformt, daß er nicht aus dem Außengehäuse herausragt, und in die hintere Fläche des Außengehäuses wird kein Trägerhalterungsloch eingeformt. Deshalb wird bei der Montage der hinteren Fläche auf einer Metallplatte, z. B. einer Wärmeabstrahlungsplatte, die dielektrische Durchschlagfestigkeit eines Abschnitts zwischen dem Systemträger und der Metallplatte nicht verringert. Unter der Bedingung, daß der Systemträger auf der Metallplatte montiert ist, beträgt die dielektrische Durchschlagfestigkeit bei einer herkömmlichen Halbleitervorrichtung des auf einem Systemträger fixierten Typs die dielektrische Durchschlagfestigkeit 2 bis 2,5 kV und bei einer herkömmlichen Halbleitervorrichtung des Systemträgergehalterten Typs 3 bis 3,5 kV. Im Gegensatz dazu kann bei einer nach dem erfindungsgemäßen Verfahren hergestellten Halbleitervorrichtung mit vergleichbarer Größe wie die obige herkömmliche Halbleitervorrichtung eine dielektrische Durchschlagfestigkeit von 5 kV oder mehr erzielt und somit die dielektrische Durchschlagfestigkeit des Gießharzfilms 6* auf der hinteren Fläche erheblich verbessert werden.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitervorrichtung des Typs mit Harzisolierung, welche folgendes umfaßt:
ein Außengehäuse (6) aus einem vergossenen Harz mit einer vorderen und einer hinteren Fläche;
einen Systemträger mit einem Montageabschnitt (2) für ein Halbleiterchip neben einem Spitzenendabschnitt (2*) auf der einen Seite und einem äußeren Anschlußleiter (3) auf der anderen Seite;
einen auf dem Chipmontageabschnitt (2) montierten Halbleiterchip (1),
wobei das vergossene Harzgehäuse (6) den Spitzenendabschnitt (2*) und im wesentlichen den gesamten Montageabschnitt (2) einschließt, während es den äußeren Anschlußleiter (3) freiliegend läßt und einen dünnen Harzfilm (6*) auf der hinteren Oberfläche des Systemträgers (2, 3) zur elektrischen Isolierung und Wärmeableitung bildet, und der Systemträger (2, 3) eine solche Form hat, daß ein Abstand (T2) des Spitzenendabschnitts (2*) von der hinteren Oberfläche größer ist als derjenige (T1) des Chipmontageabschnitts (2), und wobei dieses Verfahren folgende Schritte umfaßt:
Bereitstellen einer Metallform mit Trägerhalterungsstiften zur Aufnahme eines Teils des Chipmontageabschnitts (2) zum Zeitpunkt der Bildung des vergossenen Harzgehäuses (6), wobei sich diese Trägerhalterungsstifte an der vorderen Fläche des Systemträgers (2, 3), jedoch nicht an seiner hinteren Fläche befinden;
Fixieren des äußeren Anschlußleiters (3) in der Metallform, so daß der Spitzenendabschnitt (2*) und der Chipmontageabschnitt (2) in der Metallform sitzen;
Einspritzen von viskosem, geschmolzenem Harz unter Druck in die Metallform und den Raum unter dem Spitzenendabschnitt (2*), so daß der Spitzenendabschnitt (2*) durch das geschmolzene Harz angehoben wird, und der Systemträger (2, 3) an der vorderen Fläche des Chipmontageabschnitts (2), welche mit den Trägerhalterungsstiften der Metallform in Berührung steht, fixiert wird;
Aufrechterhalten des Kontaktes zwischen dem Chipmontageabschnitt (2) und, den Trägerhalterungsstiften, bis die Bildung des vergossenen Harzgehäuses (6) abgeschlossen ist.
2. Verfahren zur Herstellung einer Halbleitervorrichtung des Typs mit Harzisolierung gemäß Anspruch 1, dadurch gekennzeichnet, daß der Montageabschnitt (2) für den Halbleiterchip so ausgeformt ist, daß er einen gebogenen Abschnitt zwischen dem äußeren Anschlußleiter (3) und dem Montageabschnitt (2) für den Halbleiterchip aufweist, dessen Biegewinkel so bestimmt wird, daß der Abstand des Spitzenendabschnitts (2*) des Systemträgers (2, 3) vom Harzfilm auf der hinteren Oberfläche (6*) größer ist als derjenige des äußeren Anschlußleiters (3) vom Harzfilm auf der hinteren Oberfläche (6*) (T2> T1).
3. Verfahren zur Herstellung einer Halbleitervorrichtung des Typs mit Harzisolierung gemäß Anspruch 1, dadurch gekennzeichnet, daß der Systemträger (2, 3) so geformt ist, daß die obere Fläche des Montageabschnitts (2) für den Halbleiterchip und die obere Fläche des Spitzenendabschnitts (2*) des Systemträgers (2, 3) in derselben Ebene positioniert sind, und die Dicke (t2*) des Spitzenendabschnitts (2*) kleiner eingestellt ist als diejenige (t2) des Montageabschnitts (2) für den Halbleiterchip.
DE3852124T 1987-09-17 1988-09-16 Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ. Expired - Fee Related DE3852124T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62232945A JPH0815165B2 (ja) 1987-09-17 1987-09-17 樹脂絶縁型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3852124D1 DE3852124D1 (de) 1994-12-22
DE3852124T2 true DE3852124T2 (de) 1995-03-23

Family

ID=16947315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3852124T Expired - Fee Related DE3852124T2 (de) 1987-09-17 1988-09-16 Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ.

Country Status (5)

Country Link
US (1) US5038200A (de)
EP (1) EP0307946B1 (de)
JP (1) JPH0815165B2 (de)
KR (1) KR910009419B1 (de)
DE (1) DE3852124T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators
DE9311223U1 (de) * 1993-07-27 1993-09-09 Siemens AG, 80333 München Mikrosensor mit Steckeranschluß
TW270213B (de) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5886400A (en) * 1995-08-31 1999-03-23 Motorola, Inc. Semiconductor device having an insulating layer and method for making
JP3344684B2 (ja) * 1996-05-20 2002-11-11 株式会社村田製作所 電子部品
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor
EP2051298B1 (de) * 2007-10-18 2012-09-19 Sencio B.V. Gehäuse mit integrierter Schaltung
US7839004B2 (en) * 2008-07-30 2010-11-23 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
JP2010103411A (ja) * 2008-10-27 2010-05-06 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
TWI425907B (zh) * 2010-09-21 2014-02-01 Delta Electronics Inc 電子元件和散熱裝置之組合結構及其絕緣元件
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946052A (ja) * 1982-09-08 1984-03-15 Nec Corp 樹脂封止絶縁型半導体装置
JPS59130449A (ja) * 1983-01-17 1984-07-27 Nec Corp 絶縁型半導体素子用リードフレーム
JPS6132434A (ja) * 1984-07-24 1986-02-15 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPS6163849U (de) * 1984-09-29 1986-04-30
JPS6191937A (ja) * 1984-10-12 1986-05-10 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPS61208242A (ja) * 1985-03-13 1986-09-16 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR890005860A (ko) 1989-05-17
EP0307946A3 (en) 1989-07-05
JPS6474746A (en) 1989-03-20
KR910009419B1 (ko) 1991-11-15
DE3852124D1 (de) 1994-12-22
JPH0815165B2 (ja) 1996-02-14
US5038200A (en) 1991-08-06
EP0307946B1 (de) 1994-11-17
EP0307946A2 (de) 1989-03-22

Similar Documents

Publication Publication Date Title
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69224343T2 (de) Halbleiteranordnung mit Kühlerstruktur und Verfahren zur Herstellung
DE10221891B4 (de) Leistungshalbleitervorrichtung
DE69522182T2 (de) Halbleitergehäuse mit mehreren Chips
DE69227066T2 (de) Elektronische Vorrichtung
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE3852124T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung vom harzumhüllten Typ.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69522116T2 (de) Einspritzung von einkapselungsmaterial auf ein optoelektronisches bauelement
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE19921109A1 (de) Elektronikbauteil
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE102014207206A1 (de) Elektrischer Draht-Verbindungsstruktur und elektrischer Draht Verbindungsverfahren
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE4130899C2 (de) Halbleitervorrichtung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE69027724T2 (de) Leistungshalbleiteranordnung mit Plastikumhüllung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee