JP2010103411A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010103411A
JP2010103411A JP2008275528A JP2008275528A JP2010103411A JP 2010103411 A JP2010103411 A JP 2010103411A JP 2008275528 A JP2008275528 A JP 2008275528A JP 2008275528 A JP2008275528 A JP 2008275528A JP 2010103411 A JP2010103411 A JP 2010103411A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead frame
chip
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008275528A
Other languages
English (en)
Inventor
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008275528A priority Critical patent/JP2010103411A/ja
Publication of JP2010103411A publication Critical patent/JP2010103411A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ゲート口の位置及びゲート口に対向するリードフレーム先端の形状を調節することで、樹脂パッケージのゲート口に対向する面に、樹脂の上面側及び下面側の流れがほぼ同時に到達し得る半導体装置を提供する。
【解決手段】半導体チップ20と、半導体チップが搭載されるチップ搭載部31、該チップ搭載部の一端側に、切り欠き部を有したフィン部32、及び他端側に配置され、樹脂パッケージの外部に突出するアウターリード33aを含む端子部33から構成され、これらが一体的に構成されるリードフレーム30と、これらを封止する樹脂が注入されるゲート口が、樹脂パッケージの前記端子部と対向する面に設けられている樹脂パッケージ40とを備え、チップ搭載部とフィン部との間に設けた段差34により、チップ搭載部の裏面を樹脂パッケージ表層に近接させており、切り欠き部を有したフィン部の先端32bが反り上げられたことを特徴とする。
【選択図】図1

Description

本発明は、ダイオードやトランジスタ等の半導体チップと、リードフレームと、を樹脂により封止した樹脂パッケージを持つ半導体装置に関するものである。
従来の半導体装置100は、図5及び図6に示すように、半導体チップ200と、半導体チップ200が搭載されるチップ搭載部310と端子部330から一体的に構成されるリードフレーム300と、これらを樹脂により封止した樹脂パッケージ400とを有する。
リードフレーム300はチップ搭載部310の一端側に切り欠きを有しており、他端側に端子部330が延在している。端子部330からは樹脂パッケージ400外部に突出する形で、アウターリード330aがさらに延在している。
ここで、半導体装置の製造方法を簡単に説明する。半導体チップが搭載されたリードフレームを樹脂成形金型の下型上に配置し、これに同上型で蓋がされ、下型と上型を合わせることで金型内部の空間(キャビティ)が形成される。そしてキャビティ内に封止のための樹脂を注入することにより樹脂パッケージが形成されるが、樹脂は前記切り欠きに対向する面に設けられたゲート口から注入され、前記リードフレームの上面側及び下面側の双方を流れるように、キャビティに樹脂が充填される。
キャビティ内に注入された樹脂の流れについての発明が特許文献1(図5及び図6参照)に開示されている。特許文献1の半導体装置は、半導体チップと、半導体チップの下面と接着されるダイパッドと、ダイパッドから所定の距離をおいてダイパッドの対向する両側に配設されて、電気的連結手段を介して半導体チップと電気的に連結される複数の内部リードと、複数の内部リードが配設されていないダイパッドの対向する他の両側において、ダイパッドと一体に形成された一組のタイバー等を樹脂封止し形成されるパッケージ胴体と、前記内部リードと一体に形成されてパッケージ胴体から突出する外部リードとからなる。
特許文献1の図5及び図6において、前記タイバーをゲート口近傍に設けることで、注入された樹脂の流れが前記タイバーの樹脂パッケージ胴体の内壁に向かって延長する延長部に当たり、樹脂が水平方向でなく、所定の傾斜方向に流れるようにガイドされ、それによって樹脂が半導体チップ及びダイパッドに衝突して流速が急に低下することを防止することが開示されている。また前記延長部が一回又は複数回分岐することで形成される分岐部の間にできる空間を通過することにより、樹脂の渦巻きの発生が効果的に防止されることも、併せて開示されている。
特開平10−112518号公報
しかし、特許文献1に開示されているタイバーの延長部で樹脂を整流する構成を、図5及び図6に示す半導体装置100に適用したとしても、従来の半導体装置100のゲート口はリードフレームの先端部の上側に位置しているために、注入された樹脂は大半が前記リードフレームの上面側に流れ込むことで、上面側の樹脂が下面側と比較して速く流れ、ゲート口から最遠の箇所が最終充填位置とならず、上面側の樹脂の回り込みが発生し、前記リードフレームの下面側が最終充填位置となることで、ボイドやウェルドラインが発生するという問題がある。
従って、本発明は上記した事情に鑑みてなされたものであり、ゲート口の位置及びゲート口に対向するリードフレーム先端の形状を調節することで、樹脂パッケージのゲート口に対向する面に、樹脂の上面側及び下面側の流れがほぼ同時に到達し得る半導体装置を提供することにある。
本発明は、前記目的を達成するために創案されたものであり、半導体チップと、前記半導体チップが搭載されるチップ搭載部、該チップ搭載部の一端側に、切り欠き部を有したフィン部、及び他端側に配置され、前記樹脂パッケージの外部に突出するアウターリードを含む端子部から構成され、これらが一体的に構成されるリードフレームと、これらを封止する樹脂が注入されるゲート口が、前記樹脂パッケージの前記端子部と対向する面に設けられている樹脂パッケージと、を備えた半導体装置において、前記チップ搭載部と前記フィン部との間に設けた段差により、チップ搭載部の裏面を樹脂パッケージ表層に近接させており、前記切り欠き部を有したフィン部の先端が反り上げられたことを特徴とする。
リードフレームのチップ搭載部の裏面が樹脂パッケージ表層に近接していることで、樹脂パッケージを形成する樹脂はリードフレームの下面側において上面側よりも円滑に流れないが、本発明によれば、フィン部の先端が反り上げられていることで、ゲート口から注入される樹脂のリードフレームの上面側への流入が抑制され、また、注入された前記樹脂が樹脂パッケージに取りつけ穴を形成するためのピンに当たることで乱流を生じるために、フィン部の切り欠き部が設けられていない部位の下面側において樹脂が滞留し、その間に樹脂に樹脂成形金型からの熱が加わることで、粘度が低下するため流れが良好となり、これらが相乗することで、ゲート口から最遠に位置する、ゲート口に対向する面に上面側及び下面側の流れがほぼ同時に到達し、ボイドやウェルドラインの発生を低減することが出来る。
半導体装置10は、図1及び図2に示すように、一個又は複数の半導体チップ20と、該半導体チップ20を搭載して外部と電気的に接続するためのリードフレーム30と、外部と電気的に接続する部位を除いて半導体チップ20が搭載されたリードフレーム30を樹脂で封止して成る樹脂パッケージ40から構成され、半導体チップ20とリードフレーム30とが樹脂パッケージ40に収容されている。
樹脂パッケージ40は、一定の温度を加えた後、20秒から50秒程度の時間が経過した時点において最も流動性が高まり、その温度を維持したまま更に時間を経過させると硬化して元に戻らなくなる特性を持つ熱硬化性樹脂によって形成され、その外観形状は樹脂封止金型によって決定される。半導体装置10の樹脂封止金型は図3及び図4に示すように上型61と下型62の2つの部分から構成され、半導体チップ20が搭載されたリードフレーム30を樹脂成形金型60の下型62上に配置し、これに同上型61で蓋がされ、下型62と上型61を合わせることで金型内部の空間(キャビティ)が形成される。この状態で、樹脂注入口63に射出成形機(図示せず)をセットし、該射出成形機から樹脂を注入する。一般的に排気口64が樹脂注入口と対向する位置に設けられ、リードフレームを樹脂成形金型60に配置する際には、排気口64の側から後述するアウターリード33aが突出するような向きとする。
半導体チップ20は、従来から知られたトランジスタなどの半導体素子である。半導体チップ20は複数の電極が形成されており、裏面側に形成された電極は、はんだを用いてリードフレーム30と電気的に接続され、半導体チップ20の表面側の電極は、導電性の金属を用いて作られたボンディングワイヤ、又は同じく導電性金属の板部材を加工することで形成された接続子を用いて、リードフレーム30と電気的に接続される。本実施例ではボンディングワイヤ55が用いられている。
リードフレーム30は、半導体チップ20が搭載されるチップ搭載部31、チップ搭載部31の一端側にフィン部32、他端側に端子部33を持ち、これらが一体的に構成されている。樹脂パッケージ40は端子部と対向する面の近傍に円形の取りつけ孔50を具備している。それに対しフィン部32は取りつけ孔50の外周に沿う形状の切り欠き部を有し、フィン部本体32aと反り上げられたフィン部先端32bから成る。
また、チップ搭載部31とフィン部32との間には段差部34が設けられており、チップ搭載部31は、その裏面側において樹脂パッケージ40の表層に近接している。端子部33からはアウターリード33aが延在しており、樹脂パッケージ40の外部に突出している。本実施例ではアウターリード33aが3本ともに延ばされているが、単体ダイオード型半導体装置においては3本のアウターリード33aのうち、中央の1本が短く切断されることが多い。さらに図1の実施例では端子部33は3本とも半導体チップ20或いはチップ搭載部31と電気的に接続されているが、短く切断された中央の1本については接続がされない場合も有る。
樹脂パッケージ40を形成する樹脂はゲート口41から注入されるが、図2の断面図に示すように、前記段差部34が設けられたことで、ゲート口41の位置が反り上げられたフィン部先端32bの下側となっている。さらに、フィン部先端32bの反り上げ形状を調節することで、前記ゲート口41の位置がフィン部先端32bの下側に設けられていることと相乗して、樹脂がリードフレーム30の下面側に流れ込む量を相対的に増加させることが可能となる。
前記樹脂パッケージ40の具備する円形の取りつけ孔50を形成するために、樹脂成形金型60内部にピン(図示せず)が設けられているが、前記ゲート口41から注入された樹脂の一部はこのピンに衝突し、次いで反り上げられたフィン部先端32bに衝突する。これらが注入された樹脂に乱流を発生させる。これにより、リードフレーム30の下面側において段差部34に樹脂が衝突することと相乗して、前記フィン部本体32a近傍の下面側に一時的に停滞することとなる。
前述の通り、樹脂パッケージ40は樹脂成形金型60に樹脂が注入されることで形成されるが、この樹脂成形金型は樹脂パッケージ形成時は熱を帯びている。
そのため、前記フィン部本体32a近傍で一時的に滞留した樹脂に、この樹脂成形金型60の熱が転移し易く、樹脂の温度上昇が得易くなる。
前記フィン部本体32a近傍で加熱されることで流動性を高めた樹脂は、ゲート口41から継続的に注入される樹脂に押し出される形で、ゲート口41と対向する面に向かいながら上面側及び下面側の双方で円滑に流動することとなる。
樹脂成形金型60内に樹脂を注入する際に、金型内のエアーが排出される必要があり、そのための排気口64は、ゲート口41から最遠に位置する端子部33近傍に設けられている。
従来の半導体装置100においては、前述の通りリードフレーム30の上面側を流れる樹脂が、下面側と比較して早く排気口64まで到達し、さらにその樹脂が下面側に回り込むことで、最終充填位置が排気口64近傍とならず、その結果エアーが効率的に排出されないため、ボイドやウェルドラインが発生しやすいという問題があるが、本発明の半導体装置10においては、上面側に流れ込む樹脂の量をフィン部先端32bの形状により調節する一方で、下面側で一時的に滞留した樹脂が樹脂成形金型60の熱の転移による温度上昇を得易くなることから、樹脂パッケージ40のゲート口41に対向する面に、樹脂の上面側及び下面側の流れをほぼ同時に到達させることが可能となる。
これにより、本発明の半導体装置10は、ボイドやウェルドラインなどの不具合の発生を低減することができ、歩留まりの向上を図ることができる。
次に本発明の半導体装置の製造方法を説明する。本発明の半導体装置に使用するリードフレーム30は、金型を使い、プレス加工により形状を形成する。このプレス加工はランニングコストが安く、精度や断面形状が良好であるという特徴を有しており、大量生産に適している。これにより、フィン部先端32bの反り上げ、段差部34、端子部33等を含むリードフレーム30を製造する際に、樹脂パッケージ40に持たせる取りつけ孔50を形成するため樹脂成形金型60が具備するピンの外周に沿う形状を成すように加工する。このとき、リードフレーム30の上面側と下面側を樹脂が流れる際(後述)に、上面側と下面側の双方の樹脂が均等に流れるように、フィン部先端32bの反り上げ形状が調節される。
このリードフレーム30のチップ搭載部31に、半導体チップ20がはんだ付けされた後に、半導体チップ20の表面側の電極と端子部が電気的に接続され、前述のピンにフィン部32の切り欠き部を組み合わせるようにして、樹脂成形金型60の下型62上にリードフレーム30が配置される。次に上型61で蓋をするが、この際に上型61と下型62の間、フィン部32の切り欠き部に対向する位置に樹脂注入口63が形成され、樹脂パッケージ40側にゲート口41を成すが、本発明においては、これがフィン部先端32bの下側に位置するように樹脂成形金型60の形状を調節する。これらが配置された後に、樹脂注入口63にセットされた射出成形機から樹脂は注入され、反り上げられたフィン部先端32bでリードフレーム30の上面側と下面側とに分岐し、双方を流れる。そしてキャビティ内に充填された該樹脂が熱硬化され、樹脂パッケージ40が形成される。
尚、一般的にリードフレーム30は複数個が連なった形状で形成され、同様に樹脂封止金型60も複数個を並べて配設される。前述のように樹脂パッケージ40が形成され、樹脂封止金型60を開いて出された後に、それぞれの半導体装置の個別化及び、リードフレームのタイバー(図示せず)の切断が行われる。
本発明の実施の形態においては、半導体装置としてスイッチング用のトランジスタを例に説明したが、本発明はこれに限られるものではなく、他のダイオード又はサイリスタの場合であっても同様の効果が得られる。
本発明の一実施形態である半導体装置の正面透視図である。 本発明の一実施形態である半導体装置の側面透視図である。 図1の半導体装置を製造する途中段階において、リードフレーム等を樹脂成形金型に配置した状態を示す、正面透視図である。 図1の半導体装置を製造する途中段階において、リードフレーム等を樹脂成形金型に配置した状態を示す、側面透視図である。 従来の半導体装置の正面透視図である。 従来の半導体装置の側面透視図である。
符号の説明
10 半導体装置
20 半導体チップ
30 リードフレーム
31 チップ搭載部
32 フィン部
32a フィン部本体
32b フィン部先端
33 端子部
33a アウターリード
40 樹脂パッケージ
41 ゲート口
50 取りつけ孔
55 ボンディングワイヤ
60 樹脂成形金型
61 上型
62 下型
63 樹脂注入口
64 排気口

Claims (5)

  1. 半導体チップと、
    前記半導体チップが搭載されるチップ搭載部、該チップ搭載部の一端側に、切り欠き部を有したフィン部、及び他端側に配置され、前記樹脂パッケージの外部に突出するアウターリードを含む端子部から構成され、これらが一体的に構成されるリードフレームと、
    これらを封止する樹脂が注入されるゲート口が、前記樹脂パッケージの前記端子部と対向する面に設けられている樹脂パッケージと、
    を備えた半導体装置において、
    前記チップ搭載部と前記フィン部との間に設けた段差により、チップ搭載部の裏面を樹脂パッケージ表層に近接させており、
    前記切り欠き部を有したフィン部の先端が反り上げられたことを特徴とする半導体装置。
  2. 前記フィン部が、前記ゲート口から注入された樹脂が流動しやすい温度にまで加熱されるために、切り欠き部が設けられていないフィン部本体は充分な長さを持っている樹脂加熱部であることを特徴とする請求項1に記載の半導体装置。
  3. 前記ゲート口が、前記反り上げられたフィン部先端の下側に位置していることを特徴とする、請求項1又は請求項2に記載の半導体装置。
  4. 樹脂パッケージに取りつけ穴を形成するためのピンを具備する樹脂成形金型を用いて樹脂封止される半導体装置の製造方法であって、
    半導体チップが搭載されるチップ搭載部と、該チップ搭載部の一端側に、切り欠き部を有し先端が反り上げられたフィン部と、前記チップ搭載部と前記フィン部の間に設けられた段差部と、他端側に配置され、前記樹脂パッケージの外部に突出するアウターリードを含む端子部とから構成され、これらが一体的に構成されるリードフレームを、前記ピンの外周に沿う形状を成すように加工する工程と、
    前記樹脂成形金型の下型上に前記リードフレームを配置する工程と、
    前記反り上げられたフィン部先端の下側に位置した前記ゲート口から、前記樹脂を注入する工程と、
    前記金型内に樹脂を充填させた後に前記樹脂を硬化させて前記樹脂パッケージを形成する工程とをこの順番で有することを特徴とする半導体装置の製造方法。
  5. 前記リードフレームの加工工程は、平板形状を有する前記リードフレームの上面側及び下面側を均等に流れるように、前記フィン部の反り上げ形状が調節されていることを特徴とする半導体装置の製造方法。
JP2008275528A 2008-10-27 2008-10-27 半導体装置及びその製造方法 Pending JP2010103411A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008275528A JP2010103411A (ja) 2008-10-27 2008-10-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275528A JP2010103411A (ja) 2008-10-27 2008-10-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010103411A true JP2010103411A (ja) 2010-05-06

Family

ID=42293783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275528A Pending JP2010103411A (ja) 2008-10-27 2008-10-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010103411A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059927A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012074511A (ja) * 2010-09-28 2012-04-12 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175433A (ja) * 1984-02-21 1985-09-09 Sanyo Electric Co Ltd 樹脂封止型半導体装置の製造方法およびリ−ドフレ−ム
JPS63300545A (ja) * 1987-05-29 1988-12-07 Fujitsu Ltd 半導体装置の製造方法
JPS6474746A (en) * 1987-09-17 1989-03-20 Toshiba Corp Resin-insulated semiconductor device
JPH01268159A (ja) * 1988-04-20 1989-10-25 Nec Corp 樹脂封止半導体装置及び成型用金型
JPH05190732A (ja) * 1992-01-08 1993-07-30 Apitsuku Yamada Kk フルモールド型トランジスタ用リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175433A (ja) * 1984-02-21 1985-09-09 Sanyo Electric Co Ltd 樹脂封止型半導体装置の製造方法およびリ−ドフレ−ム
JPS63300545A (ja) * 1987-05-29 1988-12-07 Fujitsu Ltd 半導体装置の製造方法
JPS6474746A (en) * 1987-09-17 1989-03-20 Toshiba Corp Resin-insulated semiconductor device
JPH01268159A (ja) * 1988-04-20 1989-10-25 Nec Corp 樹脂封止半導体装置及び成型用金型
JPH05190732A (ja) * 1992-01-08 1993-07-30 Apitsuku Yamada Kk フルモールド型トランジスタ用リードフレーム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059927A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012074511A (ja) * 2010-09-28 2012-04-12 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法
CN110892526B (zh) * 2017-10-26 2023-09-15 新电元工业株式会社 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
KR100390094B1 (ko) 반도체장치 및 그 제조방법
JP4073559B2 (ja) 半導体装置
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
JP2009140962A (ja) 半導体装置およびその製造方法
JP5334239B2 (ja) 半導体装置の製造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2017170627A (ja) モールド製品の製造方法およびモールド製品
JP2010103411A (ja) 半導体装置及びその製造方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP5720514B2 (ja) 半導体装置の製造方法
JP4007741B2 (ja) 半導体装置
JP6065581B2 (ja) パワー半導体モジュールおよびその製造方法
JP2007134585A (ja) 半導体装置及びその製造方法
JP2013187268A (ja) 半導体モジュール
JPH0936157A (ja) 半導体パッケージの成形装置および成形方法
JP5894209B2 (ja) 半導体装置
CN112640096A (zh) 半导体装置
JP3219940U (ja) リードフレームの予成形体構造
KR101412913B1 (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형
US20230163037A1 (en) Semiconductor device and method of manufacturing the same
WO2022259395A1 (ja) 半導体製造装置および半導体装置の製造方法
JPH02163953A (ja) 半導体装置
JP2007234780A (ja) リードフレーム及び樹脂封止型半導体装置
JP2963832B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218