JPS61208242A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61208242A JPS61208242A JP60048309A JP4830985A JPS61208242A JP S61208242 A JPS61208242 A JP S61208242A JP 60048309 A JP60048309 A JP 60048309A JP 4830985 A JP4830985 A JP 4830985A JP S61208242 A JPS61208242 A JP S61208242A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- header
- guide
- groove
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁型パワートランジスタ等の半導体装置に関
する。
する。
レシンパッケージ型半導体装ｆ（トランジスタ）の一つ
として、電子材料１９８１年１１月号４２〜４６頁にも
記載されているように、絶縁型のパワートランジスタが
知られている。
として、電子材料１９８１年１１月号４２〜４６頁にも
記載されているように、絶縁型のパワートランジスタが
知られている。
このトランジスタは、放熱用のヘッダの主面に半導体素
子（チップ）が固定されると共に、ヘッダの上面および
下面、さらにはヘッダ附近に設けられた取付穴内周面が
レジンで被われた構造となっている。これにより、実装
時、半導体装置と金属性の放熱板との間に従来必要であ
った種々の部品（ワッシャ、絶縁板等）を不要とするこ
とができ、実装が簡単に行なうことができる利点を持っ
ている。
子（チップ）が固定されると共に、ヘッダの上面および
下面、さらにはヘッダ附近に設けられた取付穴内周面が
レジンで被われた構造となっている。これにより、実装
時、半導体装置と金属性の放熱板との間に従来必要であ
った種々の部品（ワッシャ、絶縁板等）を不要とするこ
とができ、実装が簡単に行なうことができる利点を持っ
ている。
しかし、本発明者らの検討により、下記の事項があきら
かとなった。
かとなった。
上記パッケージは、ヘッダの下面の熱抵抗を大きくする
必要があるため、その膜厚を極めて薄（形成するが、こ
の時、モールド型内でヘッダの高さを規定するガイドが
必要となる。前記ガイドは、レジンモールド後にリード
フレームから切断されるが、その一端がパッケージ外に
突出してしまうことになる。このため、電子機器等に組
込んだ場合に、隣接する電子部品等の導電体部分にこの
端部が近接して実装されると、放電を生じるおそれがあ
り、高密度実装ができにくくなる。
必要があるため、その膜厚を極めて薄（形成するが、こ
の時、モールド型内でヘッダの高さを規定するガイドが
必要となる。前記ガイドは、レジンモールド後にリード
フレームから切断されるが、その一端がパッケージ外に
突出してしまうことになる。このため、電子機器等に組
込んだ場合に、隣接する電子部品等の導電体部分にこの
端部が近接して実装されると、放電を生じるおそれがあ
り、高密度実装ができにくくなる。
さらＫ、この際、ガイドの突出長さを短か（するために
、切断個所はできるだけレジンパッケージの外表面に近
接した位置が選ばれる。この結果、切断時の外力がこの
ガイドに太き（加わることから、レジンパッケージを形
作るレジンとガイドとの界面にクラックが入り、耐湿性
が低下する。
、切断個所はできるだけレジンパッケージの外表面に近
接した位置が選ばれる。この結果、切断時の外力がこの
ガイドに太き（加わることから、レジンパッケージを形
作るレジンとガイドとの界面にクラックが入り、耐湿性
が低下する。
本発明の目的は他の導体物に近接して実装できる高耐圧
の絶縁型半導体装置を提供することＫある。
の絶縁型半導体装置を提供することＫある。
また本発明の他の目的は平板材料を使うことにより安価
でかつ耐湿性の優れた絶縁型半導体装置を提供すること
にある。
でかつ耐湿性の優れた絶縁型半導体装置を提供すること
にある。
本発明の前記ならびＫその他の目的と新規な特徴は、本
明細書の記述及び添付図面からあきらかＫなるであろう
。
明細書の記述及び添付図面からあきらかＫなるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明の絶縁型パワートランジスタは、レジンモールド
時にヘッダのモールド高さを規定するためにヘッダ端部
に設けられたガイド（ヘッダ部の支え）の部分を、モー
ルド金型の位置決めビンにより挾持するために生ずる位
置決めピン穴以外はレジンにより被われていること、及
びこのガイドをレジン肉厚の中央部附近に設けることに
より、実用上で問題のない絶縁耐圧を保持させることが
出来る。このことから、レジンパッケージの周面側に導
電性物体が近接するように、本トランジスタを実装して
も、放電は生じなくなり高電力用パッケージ構造の絶縁
型トランジスタの提供ができる。
時にヘッダのモールド高さを規定するためにヘッダ端部
に設けられたガイド（ヘッダ部の支え）の部分を、モー
ルド金型の位置決めビンにより挾持するために生ずる位
置決めピン穴以外はレジンにより被われていること、及
びこのガイドをレジン肉厚の中央部附近に設けることに
より、実用上で問題のない絶縁耐圧を保持させることが
出来る。このことから、レジンパッケージの周面側に導
電性物体が近接するように、本トランジスタを実装して
も、放電は生じなくなり高電力用パッケージ構造の絶縁
型トランジスタの提供ができる。
また本発明の絶縁型トランジスタは前記ガイドの主面お
よび裏面がレジンモールド時にモールド型によって挾持
されるだけで、レジンモールド後は大きな外力は加えら
れない。
よび裏面がレジンモールド時にモールド型によって挾持
されるだけで、レジンモールド後は大きな外力は加えら
れない。
このため、ガイドとレジンとの密着性は極めて良好であ
り、この界面を通る水分の侵入度は小さくなり、耐湿性
の向上が達成できる。
り、この界面を通る水分の侵入度は小さくなり、耐湿性
の向上が達成できる。
また、異形銅条材料でなく、安価な平板材料を使用して
いるので安価な絶縁型半導体装置を得ることが出来る。
いるので安価な絶縁型半導体装置を得ることが出来る。
第１図は本発明の一実施例による絶縁型パワートランジ
スタの斜視図、第２図は同じ（その組立に用いられるリ
ードフレームの組立完成状態の斜視図、第３図は第１図
のＡ−Ａ’線に沿う断面図、第４図はモールド時の断面
図、第５図は本発明の他の一実施例による絶縁型パワー
トランジスタの斜視図である。
スタの斜視図、第２図は同じ（その組立に用いられるリ
ードフレームの組立完成状態の斜視図、第３図は第１図
のＡ−Ａ’線に沿う断面図、第４図はモールド時の断面
図、第５図は本発明の他の一実施例による絶縁型パワー
トランジスタの斜視図である。
本実施例の絶縁型パワートランジスタは第１図に示すよ
うＫ、レジンパッケージ１とレジンパッケージ１の端面
から突出する３本のリード２と、からなっている。
うＫ、レジンパッケージ１とレジンパッケージ１の端面
から突出する３本のリード２と、からなっている。
レジンパッケージ１には、トランジスタの実装時にねじ
を挿し込むビス穴３が設けられている。
を挿し込むビス穴３が設けられている。
このビス穴３はレジンパッケージ１の上面から下面に向
かって貫通している。またこのビス穴３の近傍に溝４が
設けられている。これは実装時のねじの締付力によって
レジンパッケージ１の内部に配設される脆いチップ１３
が割れたりしないようにするためである。すなわち、ね
じの頭部分の下面はチップ１３の上部を被うレジンパッ
ケージ部分を押さえずに、チップ１３から遠（前記溝４
によって区分けされたレジンパッケージ部分を押さえる
ようになっていて、ねじの締付力がレジンパッケージ１
を介してチップ５に加わらないよう罠なっている。
かって貫通している。またこのビス穴３の近傍に溝４が
設けられている。これは実装時のねじの締付力によって
レジンパッケージ１の内部に配設される脆いチップ１３
が割れたりしないようにするためである。すなわち、ね
じの頭部分の下面はチップ１３の上部を被うレジンパッ
ケージ部分を押さえずに、チップ１３から遠（前記溝４
によって区分けされたレジンパッケージ部分を押さえる
ようになっていて、ねじの締付力がレジンパッケージ１
を介してチップ５に加わらないよう罠なっている。
つぎに第２図および第３図を参照しながら、このトラン
ジスタの製造方法′について簡単に説明しかつ、トラン
ジスタの細部について説明する。
ジスタの製造方法′について簡単に説明しかつ、トラン
ジスタの細部について説明する。
このトランジスタの組立にあっては、第２図で示すよう
な、リードフレーム１５が用いられる。
な、リードフレーム１５が用いられる。
このリードフレーム１５は放熱性の優れた金属板、たと
えば銅板（Ｃｕ板）を精密プレス等でノくターニングし
、かつ曲げ成形して得られる。すなわち、リードフレー
ム１５は細〜・枠部８と、この枠部８の一側面から直角
に突出し、かつ、たがいに平行に延在する３本のリード
２と、このリード２を連結し前記枠部８と平行に延在す
る細いダム片９とによって一部が構成される。このダム
片９はリードフレーム１５の取扱い時には補強部材の役
割を果たしレジンモールド時には注入されたレジンの流
出を防ぐダムの役割を果たす。
えば銅板（Ｃｕ板）を精密プレス等でノくターニングし
、かつ曲げ成形して得られる。すなわち、リードフレー
ム１５は細〜・枠部８と、この枠部８の一側面から直角
に突出し、かつ、たがいに平行に延在する３本のリード
２と、このリード２を連結し前記枠部８と平行に延在す
る細いダム片９とによって一部が構成される。このダム
片９はリードフレーム１５の取扱い時には補強部材の役
割を果たしレジンモールド時には注入されたレジンの流
出を防ぐダムの役割を果たす。
両側のリード２の先端部分は部分的に細く、＜びれると
ともに、先端は幅広となり、ワイヤ接続部１０を構成し
ている。前記の細いくびれは、レジンパッケージ１内に
リード２の先端が位置した際、レジンにワイヤ接続部１
０が喰い込んで抜けないようにするために設けられてい
る。
ともに、先端は幅広となり、ワイヤ接続部１０を構成し
ている。前記の細いくびれは、レジンパッケージ１内に
リード２の先端が位置した際、レジンにワイヤ接続部１
０が喰い込んで抜けないようにするために設けられてい
る。
一方、中央のり一部２は下方に一段折れ曲がり、幅広の
ヘッダ１１に連結されている。このへ、ノダ１１はリー
ド２に近い主面（上面）領域に７字溝】６によって取り
囲まれたチップ取付領域１７の先端側は取付穴形成領域
１８となっている。ｖ字溝１６はレジンとヘッダ１１と
の接着性を良好にし、耐湿性を高めるために設けられる
。また、２１も上記７字溝１６と同様な作用をもつ凹部
である。
ヘッダ１１に連結されている。このへ、ノダ１１はリー
ド２に近い主面（上面）領域に７字溝】６によって取り
囲まれたチップ取付領域１７の先端側は取付穴形成領域
１８となっている。ｖ字溝１６はレジンとヘッダ１１と
の接着性を良好にし、耐湿性を高めるために設けられる
。また、２１も上記７字溝１６と同様な作用をもつ凹部
である。
取付穴形成領域】８はチップ取付領域１７の両側縁部分
から延在する細いア・−ム１９に取り囲まれる領域であ
る。また、このアーム１９の先端部分は階段状に一段高
く延在し、レジンモールド時のヘッダ１１のモールド高
さを規定するガイド（ヘッダ部の支え）１２を形作って
いる。
から延在する細いア・−ム１９に取り囲まれる領域であ
る。また、このアーム１９の先端部分は階段状に一段高
く延在し、レジンモールド時のヘッダ１１のモールド高
さを規定するガイド（ヘッダ部の支え）１２を形作って
いる。
このようなリードフレーム】５を用いてトランジスタを
組立てる場合には、第２図に示すように、リードフレー
ム１５のチップ取付領域１２にチップ（半導体素子）１
３が固定される。つぎに、チップ１３の電極と所定リー
ド２の先端とはワイヤ１４で接続される。その後、ダム
片９から先端のヘッダ部分全体はレジンモールドされて
、第１図および第３図で示されるようにレジンパッケー
ジ１で被われる。
組立てる場合には、第２図に示すように、リードフレー
ム１５のチップ取付領域１２にチップ（半導体素子）１
３が固定される。つぎに、チップ１３の電極と所定リー
ド２の先端とはワイヤ１４で接続される。その後、ダム
片９から先端のヘッダ部分全体はレジンモールドされて
、第１図および第３図で示されるようにレジンパッケー
ジ１で被われる。
この際、注目すべきはヘッダ１１の下面を被うレジン７
の厚さく例えば０．５ｍ以下の厚さ）が均一となるよう
に、第４図で示すようにモールド上型２３下型２２の位
置決めビン２５．２６は、前記ガイド１２を挾持し、レ
ジンモールド時のキャビティ内でのヘッダ１１の高さを
規定する。この結果、レジンパッケージ１は前記ガイド
１２の上面および下面の一部を除く部分以外のガイド１
２およびアーム１９、ヘッダ１１からなる金属板部分全
体を被うことになる。
の厚さく例えば０．５ｍ以下の厚さ）が均一となるよう
に、第４図で示すようにモールド上型２３下型２２の位
置決めビン２５．２６は、前記ガイド１２を挾持し、レ
ジンモールド時のキャビティ内でのヘッダ１１の高さを
規定する。この結果、レジンパッケージ１は前記ガイド
１２の上面および下面の一部を除く部分以外のガイド１
２およびアーム１９、ヘッダ１１からなる金属板部分全
体を被うことになる。
第４図において２４はレジンの注入口となるゲートであ
る。
る。
注目すべきは、ガイド１２はレジンによって被われてい
るが、モールド金型の位置決めビンによりて挾持されて
いる部分は円形の穴５とな〜て露出することから、ガイ
ド１２の位置をレジン厚さの中央部付近に設けることに
より、レジン膜（ツケージの上下面に導電体が接触する
ようにしても、トランジスタが導電体との間で放電しな
℃・厚さにすることが実用上可能であることである。さ
らに、ガイドには大きな力が加わらないので、）くツケ
ージ１とガイド１２の境界部にはレジンのクラックが入
ることはなく耐湿性も高い。またさらに耐圧を高めるた
めに穴５にレジンを注入してもよい。
るが、モールド金型の位置決めビンによりて挾持されて
いる部分は円形の穴５とな〜て露出することから、ガイ
ド１２の位置をレジン厚さの中央部付近に設けることに
より、レジン膜（ツケージの上下面に導電体が接触する
ようにしても、トランジスタが導電体との間で放電しな
℃・厚さにすることが実用上可能であることである。さ
らに、ガイドには大きな力が加わらないので、）くツケ
ージ１とガイド１２の境界部にはレジンのクラックが入
ることはなく耐湿性も高い。またさらに耐圧を高めるた
めに穴５にレジンを注入してもよい。
同図においてさらに注目すべきことは溝４部分において
、ヘッダ１１上面のレジン厚ｔ、とヘッダ１１下面のレ
ジン厚ｔ１か略同一となっていることである。これによ
り、ヘッダ１１上下面のレジンの充填速度を同一にし、
確実にしかも均一にヘッダ１１下面に薄いレジン膜を形
成する。もし、充填速度が同一でないと、ヘッダ１１上
面を通過したレジンと、ヘッダ１１下面を通過したしジ
ンとの接続部がヘッダ１１下面に位置したりし耐湿性が
悪くなったり、耐圧が低（なったりしてしまう。これは
ゲート２４方向から見た時の溝４部分のレジン通過面積
がヘッダ１１上下面で違っていたりするとおこることが
明らｂ・となり、本発明ではこの面積を同一とするよう
な工夫が施こされている。
、ヘッダ１１上面のレジン厚ｔ、とヘッダ１１下面のレ
ジン厚ｔ１か略同一となっていることである。これによ
り、ヘッダ１１上下面のレジンの充填速度を同一にし、
確実にしかも均一にヘッダ１１下面に薄いレジン膜を形
成する。もし、充填速度が同一でないと、ヘッダ１１上
面を通過したレジンと、ヘッダ１１下面を通過したしジ
ンとの接続部がヘッダ１１下面に位置したりし耐湿性が
悪くなったり、耐圧が低（なったりしてしまう。これは
ゲート２４方向から見た時の溝４部分のレジン通過面積
がヘッダ１１上下面で違っていたりするとおこることが
明らｂ・となり、本発明ではこの面積を同一とするよう
な工夫が施こされている。
さらに、ビス穴３はレジンによって形成されるため耐圧
も高い。
も高い。
つぎに、不要となるリードフレーム部分、すなわち、ダ
ム片９および枠部８は切断除去され、第１図に示すよう
なトランジスタが製造される。
ム片９および枠部８は切断除去され、第１図に示すよう
なトランジスタが製造される。
第５図は、本発明の他の一実施例による絶縁型トランジ
スタである。このトランジスタの特徴点は、第１図に示
したトランジスタの溝４にボッティングでレジ７２６を
流しこんだことにある。この理由は、実装時にネジ止め
する場合、溝４の両端と溝４の中央部でクラックが発生
する可能性がある。そのため、レジン２６を溝４に入れ
たことにより、ネジ止め時のクラックや実装時にパッケ
ージ１の下面に異物が入った場合にかかる中央部のクラ
ックをおこらず、Ｘ、Ｙ方向のパッケージ１にかかる歪
に強い。
スタである。このトランジスタの特徴点は、第１図に示
したトランジスタの溝４にボッティングでレジ７２６を
流しこんだことにある。この理由は、実装時にネジ止め
する場合、溝４の両端と溝４の中央部でクラックが発生
する可能性がある。そのため、レジン２６を溝４に入れ
たことにより、ネジ止め時のクラックや実装時にパッケ
ージ１の下面に異物が入った場合にかかる中央部のクラ
ックをおこらず、Ｘ、Ｙ方向のパッケージ１にかかる歪
に強い。
（１）本発明の絶縁型トランジスタはガイドＩ２の位置
決めビン穴以外は絶縁性のレジンで被われている。この
ため、レジンパッケージ１の局面に導電体が接触する程
度に近接して実装しても、レジンの介在によってトラン
ジスタのコレクタ電位と等電位となるガイド１２と前記
導電体との間では放電（ショート）は起きない。また、
ガイド１２の上下面はそれぞれレジンパッケージ１の上
下面から遠く１円柱状の窪んだ底に位置していて、窪み
部分の空気が絶縁体として作用する。これらのことから
、本発明のトランジスタは絶縁性が高く高電圧に適した
高耐圧（４００Ｖ程度）のレジンパッケージ構造となり
、近接実装も可能となろう（２）本発明のトランジスタ
はガイド１２がレジンパッケージ１のそれぞれ上下面に
おける円柱状の窪みの底に位置しているため、塵埃等に
よる放電（ショート）は塵埃がこれら窪み内に入り、か
つガイド１２と他の導電体との間に長く積み重ならな（
ては起きず、このようなことは起り難い。このような点
からも本発明のトランジスタは高い絶縁効果を維持でき
ることになる。
決めビン穴以外は絶縁性のレジンで被われている。この
ため、レジンパッケージ１の局面に導電体が接触する程
度に近接して実装しても、レジンの介在によってトラン
ジスタのコレクタ電位と等電位となるガイド１２と前記
導電体との間では放電（ショート）は起きない。また、
ガイド１２の上下面はそれぞれレジンパッケージ１の上
下面から遠く１円柱状の窪んだ底に位置していて、窪み
部分の空気が絶縁体として作用する。これらのことから
、本発明のトランジスタは絶縁性が高く高電圧に適した
高耐圧（４００Ｖ程度）のレジンパッケージ構造となり
、近接実装も可能となろう（２）本発明のトランジスタ
はガイド１２がレジンパッケージ１のそれぞれ上下面に
おける円柱状の窪みの底に位置しているため、塵埃等に
よる放電（ショート）は塵埃がこれら窪み内に入り、か
つガイド１２と他の導電体との間に長く積み重ならな（
ては起きず、このようなことは起り難い。このような点
からも本発明のトランジスタは高い絶縁効果を維持でき
ることになる。
（３）本発明のトランジスタはビス穴３は溝４によって
チップ１３と区分されている。したがりて実装時のねじ
締付けに際しては、ねじ頭の下面は溝４に隔てられ、か
つチップ１３から遠いレジンパッケージの上面部分にし
か接触しないため、ねじ締め付けによるチップの破損は
防止でき、実装の信頼性が達成できる。
チップ１３と区分されている。したがりて実装時のねじ
締付けに際しては、ねじ頭の下面は溝４に隔てられ、か
つチップ１３から遠いレジンパッケージの上面部分にし
か接触しないため、ねじ締め付けによるチップの破損は
防止でき、実装の信頼性が達成できる。
（４）本発明のトランジスタはその製造時において、レ
ジンモールド後にガイド１２に外力が加えられない。こ
のため、ガイド１２とレジンとの密着性は高いので水分
が浸入し難い。この結果、耐湿性の向上が達成できる。
ジンモールド後にガイド１２に外力が加えられない。こ
のため、ガイド１２とレジンとの密着性は高いので水分
が浸入し難い。この結果、耐湿性の向上が達成できる。
（５）本発明のトランジスタは、異形銅条材料を使用せ
ず、安価な平板材料を使用してリードフレーム１５を形
成しているので、トランジスタとしての価格を安く出来
る利点を有している。
ず、安価な平板材料を使用してリードフレーム１５を形
成しているので、トランジスタとしての価格を安く出来
る利点を有している。
（６）上記（１１〜（５）から本発明によれば信頼度が
高くかつ高性能で安価な絶縁型パワートランジスタの提
供が達成できる。
高くかつ高性能で安価な絶縁型パワートランジスタの提
供が達成できる。
（７）溝４にポクテイングレジンを埋めこんだことによ
り、実装時にパッケージに加わる種々の歪を緩和し、歪
に対し強いパッケージが形成できる。
り、実装時にパッケージに加わる種々の歪を緩和し、歪
に対し強いパッケージが形成できる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものでな（、その要旨を逸脱しない範囲で種々変更可
能であることはい５ｔでもない。たとえば、前記実施例
ではガイドは１対となっているが、これは連結した構造
でも同様な効果が得られる。また、ガイドはヘッダの側
部方向に延在する構造でも前記実施例と同様な効果が得
られる。
き具体的に説明したが、本発明は上記実施例に限定され
るものでな（、その要旨を逸脱しない範囲で種々変更可
能であることはい５ｔでもない。たとえば、前記実施例
ではガイドは１対となっているが、これは連結した構造
でも同様な効果が得られる。また、ガイドはヘッダの側
部方向に延在する構造でも前記実施例と同様な効果が得
られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型パワートラン
ジスタ技術に適用した場合について説明したが、それに
限定されるものではな（、例えば、ダイオード、集積回
路装置等他の半導体装置にも同様に適用でき同様な効果
が得られる。
をその背景となった利用分野である絶縁型パワートラン
ジスタ技術に適用した場合について説明したが、それに
限定されるものではな（、例えば、ダイオード、集積回
路装置等他の半導体装置にも同様に適用でき同様な効果
が得られる。
第１図は本発明の一実施例による絶縁型パワートランジ
スタの斜視図、 第２図は同じくリードフレームの斜視図、第３図は、第
１図のＡ−Ａ’断面図、 第４図はモールド時の断面図、 第５図は、本発明の他の一実施例による絶縁型パワート
ランジスタの斜視図である。 １・・・リード、２・・・レジンパッケージ、３・・・
ビス穴、４・・・溝、５・・・モールド型押えビン穴、
７・・・裏面薄レジン部、８・・・枠部、９・・・ダム
片、１０・・・ワイヤ接続部、１１・・・ヘッダ部、１
２・・・ガイド、１３・・・チップ、１４・・・ワイヤ
、１５・・・リードフレーム、１６・・・７字溝、１７
・・・チップ取付領域、１８・・・取付穴形成領域、１
９・・・アーム。 第 １ 図 第 ２ 図 第 ３ 図
スタの斜視図、 第２図は同じくリードフレームの斜視図、第３図は、第
１図のＡ−Ａ’断面図、 第４図はモールド時の断面図、 第５図は、本発明の他の一実施例による絶縁型パワート
ランジスタの斜視図である。 １・・・リード、２・・・レジンパッケージ、３・・・
ビス穴、４・・・溝、５・・・モールド型押えビン穴、
７・・・裏面薄レジン部、８・・・枠部、９・・・ダム
片、１０・・・ワイヤ接続部、１１・・・ヘッダ部、１
２・・・ガイド、１３・・・チップ、１４・・・ワイヤ
、１５・・・リードフレーム、１６・・・７字溝、１７
・・・チップ取付領域、１８・・・取付穴形成領域、１
９・・・アーム。 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップが固定された放熱用のヘッダと前記ヘ
ッダの一側面に延在するヘッダの高さ決定用の一対のガ
イドと、前記半導体チップの電極と電気的に接続された
複数のリードと、前記ヘッダの上面、下面、側面、前記
チップの上面及びサイドの所望領域を被いかつ、一対の
ガイド間に貫通的に設けられ内周面が樹脂で被われたネ
ジ穴を有した樹脂封止パッケージと、を具備する半導体
装置であって、前記ガイドの上面、及び下面の一部は前
記樹脂封止パッケージの内部において露出し、前記ネジ
穴と前記半導体チップの間には溝が設けられていること
を特徴とする半導体装置。 ２、前記溝には、樹脂が埋め込まれている特許請求の範
囲第１項記載の半導体装置。 ３、前記ヘッダ上面と前記溝の下面及び前記ヘッダの下
面と樹脂封止パッケージの下面の樹脂厚さは略同一であ
る特許請求の範囲第１項、第２項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048309A JPS61208242A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
| KR1019860000164A KR930010069B1 (ko) | 1985-03-13 | 1986-01-14 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048309A JPS61208242A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208242A true JPS61208242A (ja) | 1986-09-16 |
Family
ID=12799814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60048309A Pending JPS61208242A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61208242A (ja) |
| KR (1) | KR930010069B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307946A2 (en) * | 1987-09-17 | 1989-03-22 | Kabushiki Kaisha Toshiba | Method of manufacturing a resin insulated type semiconductor device |
| US5089878A (en) * | 1989-06-09 | 1992-02-18 | Lee Jaesup N | Low impedance packaging |
| EP0694966A1 (en) * | 1994-07-29 | 1996-01-31 | STMicroelectronics S.r.l. | Package for an electronic semiconductor circuit |
-
1985
- 1985-03-13 JP JP60048309A patent/JPS61208242A/ja active Pending
-
1986
- 1986-01-14 KR KR1019860000164A patent/KR930010069B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307946A2 (en) * | 1987-09-17 | 1989-03-22 | Kabushiki Kaisha Toshiba | Method of manufacturing a resin insulated type semiconductor device |
| US5089878A (en) * | 1989-06-09 | 1992-02-18 | Lee Jaesup N | Low impedance packaging |
| EP0694966A1 (en) * | 1994-07-29 | 1996-01-31 | STMicroelectronics S.r.l. | Package for an electronic semiconductor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010069B1 (ko) | 1993-10-14 |
| KR860007729A (ko) | 1986-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476481B2 (en) | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline | |
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JPS6220705B2 (ja) | ||
| US3577633A (en) | Method of making a semiconductor device | |
| EP0069390B1 (en) | Lead frame for plastic encapsulated semiconductor device | |
| EP0418891B1 (en) | Moulded plastic power semiconductor device | |
| KR930007518B1 (ko) | 반도체장치 | |
| JPS61208242A (ja) | 半導体装置 | |
| JPH0254665B2 (ja) | ||
| JPS615529A (ja) | 絶縁型半導体装置 | |
| JPS60128645A (ja) | 絶縁型パワートランジスタの製造方法 | |
| JP7422945B2 (ja) | 電力用半導体装置 | |
| JP7225722B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPS61198658A (ja) | 樹脂封止型半導体装置 | |
| JPS6180845A (ja) | 半導体装置 | |
| JPH0528778Y2 (ja) | ||
| JPH07193180A (ja) | 樹脂封止型半導体装置 | |
| JPH04192351A (ja) | 半導体装置及びその形成方法 | |
| JPH0318741B2 (ja) | ||
| JPH03185853A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques | |
| JPS62193159A (ja) | 絶縁型半導体装置およびそのモ−ルド型 | |
| JPH0522391B2 (ja) | ||
| JPH0349399Y2 (ja) |