JPS60128645A - 絶縁型パワートランジスタの製造方法 - Google Patents

絶縁型パワートランジスタの製造方法

Info

Publication number
JPS60128645A
JPS60128645A JP58236148A JP23614883A JPS60128645A JP S60128645 A JPS60128645 A JP S60128645A JP 58236148 A JP58236148 A JP 58236148A JP 23614883 A JP23614883 A JP 23614883A JP S60128645 A JPS60128645 A JP S60128645A
Authority
JP
Japan
Prior art keywords
header
guide
resin
resin package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58236148A
Other languages
English (en)
Other versions
JPH0530070B2 (ja
Inventor
Usuke Enomoto
榎本　宇佑
Masao Yamaguchi
正男 山口
Ryuichi Ikezawa
池沢　隆一
Nobukatsu Tanaka
信克 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58236148A priority Critical patent/JPS60128645A/ja
Publication of JPS60128645A publication Critical patent/JPS60128645A/ja
Publication of JPH0530070B2 publication Critical patent/JPH0530070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は絶縁型パワートランジスタ等の半導体装置に関
する。
〔背景技術〕
レジンパッケージ型半導体装置（トランジスタ）の一つ
として、電子材料１９８１年１１月号４２〜４６頁にも
記載されているように、絶縁型のパワートランジノ、り
が知られている。このトランジスタは、放熱用のヘッダ
の主面に半導体素子（チップ）が固定されるとともにヘ
ッダの上面および下面さらにはヘッダに設けられた取付
孔内周面がレジンで被われた構造となっている。ヘッダ
の下面のレジンは熱抵抗が大きくならないように極めて
薄く形成されている。
しかし、このような絶縁型のパワートランジスタはヘッ
ダに連る細いガイド（フレーム支え）端部がレジンパッ
ケージから突出するため、電子機器等に組み込んだ場合
、隣接する電子部品等の導電体部分にこのガイド端部が
近接すると、放電を生じるおそれがあり、高密度実装で
きにくくなるという問題が生じることが、本発明者によ
ってあきらかとされた。
また、前記ガイドはレジンモールド後にリードフレーム
の一部を切断してリードフレームの枠部からレジンパッ
ケージを切り離す際に生じる。この際、ガイドの突出長
さを短かくするために、切断箇所はできるだけレジンパ
ッケージの外表面に近接した位置が選ばれる。この結果
、切断時の外力がこのガイドに大きく加わることから、
レジンパッケージを形作るレジンとガイドとの界面にク
ラックが入り、耐湿性が低下するという問題も生じると
いうことが本発明者によってあきらかとされた。
〔発明の目的〕
本発明の目的は他の導体物に近接して実装ができる高耐
圧の絶縁型半導体装置を提供することにある。
本発明の他の目的は耐湿性の優れた絶縁型半導体装置を
提供することにある。
本発明の前記ならびそのほかの目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の絶縁型パワートランジスタは、レジ
ンモールド時にヘッダのモールド高さを規定するために
ヘッダ端部に設けられたガイド（フレーム支え）の端面
および側面はレジンパッケージによって被われているこ
とから、レジンパッケージの周面側に導電性物体が近接
するようにトランジスタを実装しても、ガイドと導電性
物体との間に絶縁性のレジンが介在するため、放電は生
じなくなり、高電力用パッケージ稙造の絶縁型トランジ
スタの提供ができる。
また１本発明の絶縁型トランジスタは前記ガイドの主面
および裏面がレジンモールド時にモールド型によって挟
持されるだけで、レジンモールド後は大きな外力は加え
られない。このため、ガイドとレジンとの密着性は極め
て良好であり、この界面を通る水分の浸入度は小さくな
り、耐湿性の向上が達成できる。
［実施例〕 第１図は本発明の一実施例による絶縁型パワートランジ
スタの斜視図、第２図は同じくその組立に用いられるリ
ードフレームの斜視図、第３図は第１図のＩＩＩ−ＩＩ
Ｉ線に沿う断面図である。
本実施例の絶縁型パワートランジスタは第１図に示すよ
うに、レジンパッケージ１と、このレジンパッケージ１
の一端面゛から突出する３木のり−ド２と、からなって
いる。レジンパッケージ１にはトランジスタの実装時に
ねじを挿し込む取付孔３が設けられている。この取付孔
３はレジンパッケージ１の上面から下面に向かつて貫通
するとともに、レジンパッケージ１の上面に設けた溝４
の一縁中央部分が中心となるように設けられている。
これは実装時のねじの締付力によってレジンパッケージ
１の内部に配設される脆いチップ５が割れたりしないよ
うにするためである。すなわち、ねじの頭部分の下面は
チップ５の上部を被うレジンパッケージ部分を押さえず
に、チップ５から遠く前記溝４によって区分けされたレ
ジンパッケージ部分を押さえるようになっていて、ねじ
の締付力がレジンパッケージ１を介してチップ５に加わ
らないようになっている。
つぎに、第２図および第３図を参照しながら。
この１〜ランジスタの製造方法について簡単に説明しな
がら、トランジスタの細部について説明する。
このＩ−ランジスタの組立にあっては、第２図で示すよ
うなリードフレーム６が用いられる。このリードフレー
ム６は放熱性の優れた金属板、たとえば銅板（Ｃｕ板）
を精密プレス等でパターニングし、かつ曲げ成形して得
られる。すなわち、リードフレーム６は細い枠部７と、
この枠部７の一側から平行に延在する３本のり−ド２（
中央はコレクタ用リード、両側はエミッタ・ベース用リ
ード）を有している。３本のリード２は前記枠部７と平
行に延在する細いダム片８によって連結されている。こ
のダ１１片８はリードフレーム６の取り扱い時には補強
部材の役割を果たし、レジンモールド時には注入された
レジンの流出を防ぐダムの役割を果たす。両側のり一ド
２の先端部分は部分的に細くくび肛るとともに、先端は
幅広となり、ワイヤ接続部９を構成している。前記細い
くびれは、レジンパッケージｌ内にリード２の先端が位
置した際、レジンにワイヤ接続部９が喰い込んで抜けな
いようにするために設けられる。
一方、中央のリード２は下方に一段折れ曲がり。
幅広のヘッダＩＯに連結されている。このヘッダ１０は
リード２に近い主面（上面）領域にＶ字溝１１によって
取り囲まれたチップ取付領域１２を有している。また、
チップ取付領域１２の先端側は取付孔形成領域１３とな
っている。取付孔形成領域Ｉ３はチップ取付領域■２の
両側縁部分から延在する細いアーム１４に取り囲まれる
領域となる。また、このアーム１４の先端部分は階段状
に一段高く延在し、レジンモールド時のヘッダ１０のモ
ールド高さを規定するガイド（フレーム支え）１５を形
作っている。
このようなリードフレーム６を用いてトランジスタを組
み立てる場合には、第２図に示すように、リードフレー
ム６のチップ取付領域１２にチップ（半導体素子）５が
固定される。つぎに、チップ５の電極と所定リード２の
先端とはワイヤ１６で接続される。その後、ダム片８か
ら先端のヘッダ部分全体はレジンモールドされて、第１
図および第３図で示されるようにレジンパッケージ１で
被われる。この際、へラダ１０の下面を被うレジンの厚
さくたとえば０．５ｍｍ以下の厚さ）が均一となるよう
に、図示しないモールド上下型の一部は前記ガイド１５
を挟持し、レジンモールド時のキャビティ内でのヘッダ
１０の高さを規定する。この結果、レジンパッケージ１
は前記ガイド１５の上面および下面の一部を除く部分以
外のガイド１５の周面（端面、側面）およびアーム１４
．ヘッダ１０からなる金属板部分全体を被うことになる
。
なお、ガイド１５の端面を被うレジンの厚さａはレジン
パッケージ１の端面に導電体が接触するように位置して
もトランジスタが導電体との間で放電しない厚さにして
おくことが重要である。特に、ガイド１５の上下面先端
縁はモールド型によって挟持されるため、レジンパッケ
ージ状態では第１図に示すように、露出することから、
放電防止のレジン厚さａには注意が必要である。また。
取付孔３はレジンによって形成される。
つぎに、不要となるリードフレーム部分、すなわち、ダ
ム片８および枠部７は切断除去され、第１図に示すよう
なトランジスタが製造される。
〔効果〕
（１）本発明の絶縁型トランジスタはガイド１５の周面
、すなわち、先端面、側面は絶縁性のレジンで被われて
いる。このため、レジンパッケージ１の周面に導電体が
接触する程度に近接して実装しても、レジンの介在によ
ってトランジスタのコレクタ電位と等電位となるガイド
１５と前記導電体との間では放電（ショート）は起きな
い。また。
ガイド１５の上下面はそれぞれレジンパッケージ１の上
下面から遠く、半円柱状の窪んだ底に位置していて、窪
み部分の空気が絶縁体として作用する。これらのことか
ら１本発明のトランジスタは絶縁性が高く高電圧に適し
た高耐圧のレジンパッケージ構造となり、近接実装も可
能となる。
（２）本発明のトランジスタはガイド１５がレジンパッ
ケージ１のそれぞれ上下面における窪みの底に位置して
いるため、塵埃等による放電（ショート）は塵埃がこれ
ら窪み内に入り、かつガイド１５と他の導電体との間に
長く積み重ならなくては起きず、このようなことは起こ
り難い。このような点がらも本発明のトランジスタは高
い絶縁効果を維持できることになる。
（３）本発明のトランジスタは取付孔３は溝４に亘って
設けられ、実装時のねじの締め付けに際しては、ねじ頭
の下面は溝４に隔てられ、かつチップ５から遠いレジン
パッケージの上面部分にしか接触しないため、ねじ締は
付けによるチップ５の破損は防止でき、実装の信頼性の
向上が達成できる。
（４）本発明のトランジスタはその製造時において、レ
ジンパッケージ後にガイド１５に外力が加えられない。
このため、ガイド１５とレジンとの密着性は高い。また
、ガイド１５はその周面および一部の上下面がレジンパ
ッケージｌで被われ、水分が浸入し難い。この結果、耐
湿性の向上が達成できる。
（５）上記（１）、＝（’４）から本発明によれば信頼
度が高くかつ高性能な絶縁型パワートランジスタの提供
が達成できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、前記実施例
ではガイドは１対とな っているが、これは連結した構造でも同様な効果が得ら
れる。また、ガイドはヘッダの側部方向に延在する構造
でも前記実施例と同様な効果が得られる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型パワートラン
ジスタ技術に適用した場合について説明したが、それに
限定されるものではなく、たとえば、ダイオード、集積
回路装置等側の半導体装置にも同様に適用でき同様な効
果が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例による絶縁型パワートランジ
スタの斜視図、 第２図は同じくその組立に用いられるリードフレームの
斜視図、 第３図は第１図の■−■線に沿う断面図である。 １・・・レジンパッケージ、２・・・リード、３・・・
取付孔、４・・・溝、５・・・チップ、６・・・リード
フレーム、７・・・枠部、８・・・ダム片、９・・・ワ
イヤ接続部、１０・・・ヘッダ（金属板）、１１・・・
７字溝、１２・・・チップ取付領域、１３・・・取付孔
形成領域、１４・・・アーム（金属板）、１５・・・ガ
イ阻　１６−・・ワイヤ。

Claims (1)

    【特許請求の範囲】
  1. ■、半導体チップが載置固定された放熱用のヘッダと、
    このヘッダ全体を被う樹脂封止パッケージと、前記ヘッ
    ダの一周面に延在したヘッダ高さ決定用のガイドと、を
    有する半導体装置であって、少なくとも前記ガイドの端
    面および側面は樹脂封止パッケージで被われていること
    を特徴とする半導体装置。
JP58236148A 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法 Granted JPS60128645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58236148A JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58236148A JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS60128645A true JPS60128645A (ja) 1985-07-09
JPH0530070B2 JPH0530070B2 (ja) 1993-05-07

Family

ID=16996463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58236148A Granted JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS60128645A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS5917273A (ja) * 1982-07-20 1984-01-28 Nec Corp 樹脂封止半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS5917273A (ja) * 1982-07-20 1984-01-28 Nec Corp 樹脂封止半導体装置

Also Published As

Publication number Publication date
JPH0530070B2 (ja) 1993-05-07

Similar Documents

Publication Publication Date Title
US5198964A (en) Packaged semiconductor device and electronic device module including same
US4451973A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPS60128646A (ja) 絶縁型パワートランジスタの製造方法
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
JP2532826B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0254665B2 (ja)
JPS60128645A (ja) 絶縁型パワートランジスタの製造方法
JPS61208242A (ja) 半導体装置
JPS615529A (ja) 絶縁型半導体装置
JPH0522391B2 (ja)
JPS61194755A (ja) 半導体装置
JP2939094B2 (ja) 電力用半導体装置の製造方法
JPH02202042A (ja) 樹脂封止型半導体装置
JPH0318741B2 (ja)
JPS61194861A (ja) 樹脂封止型半導体装置
JP2512289B2 (ja) 樹脂封止型半導体装置
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JPS6350863B2 (ja)
JPS61218137A (ja) 半導体装置の製造方法
JPS6116556A (ja) 樹脂封止型半導体装置
JPS6180845A (ja) 半導体装置
JPH03185853A (ja) 樹脂封止型半導体装置及びその製造方法