JPH0530070B2 - - Google Patents

Info

Publication number
JPH0530070B2
JPH0530070B2 JP58236148A JP23614883A JPH0530070B2 JP H0530070 B2 JPH0530070 B2 JP H0530070B2 JP 58236148 A JP58236148 A JP 58236148A JP 23614883 A JP23614883 A JP 23614883A JP H0530070 B2 JPH0530070 B2 JP H0530070B2
Authority
JP
Japan
Prior art keywords
header
resin
guide
chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58236148A
Other languages
English (en)
Other versions
JPS60128645A (ja
Inventor
Usuke Enomoto
Masao Yamaguchi
Ryuichi Ikezawa
Nobukatsu Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58236148A priority Critical patent/JPS60128645A/ja
Publication of JPS60128645A publication Critical patent/JPS60128645A/ja
Publication of JPH0530070B2 publication Critical patent/JPH0530070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は絶縁型パワートランジスタ等の半導体
装置の製造方法に関する。
〔背景技術〕
レジンパツケージ型半導体装置（トランジス
タ）の一つとして、電子材料1981年11月号42〜46
頁にも記載されているように、絶縁型のパワート
ランジスタが知られている。このトランジスタ
は、放熱用のヘツダの主面に半導体素子（チツ
プ）が固定されるとともにヘツダの上面および下
面さらにはヘツダに設けられた取付孔内周面がレ
ジンで被われた構造となつている。ヘツダの下面
のレジンは熱抵抗が大きくならないように極めて
薄く形成されている。
しかし、このような絶縁型のパワートランジス
タはヘツダに連る細いガイド（フレーム支え）端
部がレジンパツケージから突出するため、電子機
器等に組み込んだ場合、隣接する電子部品等の導
電体部分にこのガイド端部が近接すると、放電を
生じるおそれがあり、高密度実装できにくくなる
という問題が生じることが、本発明者によつてあ
きらかとされる。
また、前記ガイドはレジンモールド後にリード
フレームの一部を切断してリードフレームの枠部
からレジンパツケージを切り離す際に生じる。こ
の際、ガイドの突出長さを短かくするために、切
断箇所はできるだけレジンパツケージの外表面に
近接した位置が選ばれる。この結果、切断時の外
力がこのガイドに大きく加わることから、レジン
パツケージを形作るレジンとガイドとの界面にク
ラツクが入り、耐湿性が低下するという問題も生
じるということが本発明者によつてあきらかとさ
れた。
〔発明の目的〕
本発明の目的は他の導体物に近接して実装がで
きる高耐圧の絶縁型半導体装置を提供することに
ある。
本発明の他の目的は耐湿性の優れた絶縁型半導
体装置の製造方法を提供することにある。
本発明の前記ならびのそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、本発明は、一周面方向に延在したヘ
ツダ高さ決定用のガイドを有する放熱用ヘツダの
主面に、半導体チツプが固定され、該半導体チツ
プとリードフレームとをボンデイングワイヤで電
気的に接続し、レジンでモールド封止する絶縁型
パワートランジスタの製造方法であつて、前記ヘ
ツダのガイドをモールド上下型の円柱状の一部で
挾持してレジンモールド時のキヤビテイ内でのヘ
ツダの高さを規定する。
また、本発明による絶縁型パワートランジスタ
は、レジンモールド時にヘツダのモールド高さを
規定するためにヘツダ端部に設けられたガイド
（フレーム支え）の端面および側面はレジンパツ
ケージによつて被われていることから、レジンパ
ツケージの周面側に導電性物体が近接するように
トランジスタを実装しても、ガイドと導電性物体
との間に絶縁性のレジンが介在するため、放電は
生じなくなり、高電力用パツケージ構造の絶縁型
トランジスタの提供ができる。
また、本発明による絶縁型パワートランジスタ
は、前記ガイドの主面および裏面がレジンモール
ド時にモールド型によつて挾持されるだけで、レ
ジンモールド後は大きな外力は加えられない。こ
のため、ガイドとレジンとの密着性は極めて良好
であり、この界面を通る水分の浸入度は小さくな
り、耐湿性の向上が達成できる。
なお、構造的には本発明の絶縁型パワートラン
ジスタは、取付孔形成領域を有しかつ主面に半導
体チツプが固定されたヘツダと、このヘツダ全体
を被う樹脂封止パツケージと、前記ヘツダの一周
面に延在したヘツダ高さ決定用のガイドと、を有
する半導体装置であつて、前記ガイドの端面およ
び側面は樹脂封止パツケージで被われているとと
もに、前記半導体チツプと取付孔形成領域との間
に位置するパツケージ表面には前記半導体チツプ
と取付孔形成領域を区画する溝が設けられ、かつ
前記取付孔形成領域に対応する樹脂封止パツケー
ジ部分には前記ヘツダに非接触の取付孔が設けら
れた構造となつている。
〔実施例〕
第１図は本発明の一実施例による絶縁型パワー
トランジスタの斜視図、第２図は同じくその組立
に用いられるリードフレームの斜視図、第３図は
第１図の−線に沿う断面図である。
本実施例の絶縁型パワートランジスタは第１図
に示すように、レジンパツケージ１と、このレジ
ンパツケージ１の一端面から突出する３本のリー
ド２と、からなつている。レジンパツケージ１に
はトランジスタの実装時にねじを挿し込む取付孔
３が設けられている。この取付孔３はレジンパツ
ケージ１の上面から下面に向つて貫通するととも
に、レジンパツケージ１の上面に設けた溝４の一
縁中央部分が中心となるように設けられている。
これは実装時のねじの締付力によつてレジンパツ
ケージ１の内部に配設される脆いチツプ５が割れ
たりしないようにするためである。すなわち、ね
じの頭部分の下面はチツプ５の上部を被うレジン
パツケージ部分を押さえずに，チツプ５から遠く
前記溝４によつて区分けされたレジンパツケージ
部分を押さえるようになつていて、ねじの締付力
がレジンパツケージ１を介してチツプ５に加わら
ないようになつている。
また、このように溝４と取付孔３を一部で重ね
合わせることによつて、取付孔３とチツプ５との
間隔をより短くでき、絶縁型パワートランジスタ
の小型化も図れる。
つぎに、第２図および第３図を参照しながら、
このトランジスタの製造方法について簡単に説明
しながら、トランジスタの細部について説明す
る。
このトランジスタの組立にあつては、第２図で
示すようなリードフレーム６が用いられる。この
リードフレーム６は放熱性の優れた金属板、たと
えば銅板（Cu板）を精密プレス等でパターニン
グし、かつ曲げ成形して得られる。すなわち、リ
ードフレーム６は細い枠部７と、この枠部７の一
側から平行に延在する３本のリード２（中央はコ
レクタ用リード、両側はエミツタ・ベース用リー
ド）を有している。３本のリード２は前記枠部７
と平行に延在する細いダム片８によつて連結され
ている。このダム片８はリードフレーム６の取り
扱い時には補強部材の役割を果たし、レジンモー
ルド時には注入されたレジンの流出を防ぐダムの
役割を果たす。両側のリード２の先端部分は部分
的に細くくびれるとともに、先端は幅広となり、
ワイヤ接続部９を構成している。前記細いくびれ
は、レジンパツケージ１内にリード２の先端が位
置した際、レジンにワイヤ接続部９が喰い込んで
抜けないようにするために設けられる。
一方、中央のリード２は下方に一段折れ曲が
り、幅広のヘツダ１０に連結されている。このヘ
ツダ１０はリード２に近い主面（上面）領域にＶ
字溝１１によつて取り囲まれたチツプ取付領域１
２を有している。また、チツプ取付領域１２の先
端側は取付孔形成領域１３となつている。取付孔
形成領域１３はチツプ取付領域１２の両側縁部分
から延在する細いアーム１４に取り囲まれる領域
となる。また、このアーム１４の先端部分は階段
状に一段高く延在し、レジンモールド時のヘツダ
１０のモールド高さを規定するガイド（フレーム
支え）１５を形作つている。
このようなリードフレーム６を用いてトランジ
スタを組み立てる場合には、第２図に示すよう
に、リードフレーム６のチツプ取付領域１２にチ
ツプ（半導体素子）５が固定される。つぎに、チ
ツプ５の電極と所定リード２の先端とはワイヤ１
６で接続される。その後、ダム片８から先端のヘ
ツダ部分全体はレジンモールドされて、第１図お
よび第３図で示されるようにレジンパツケージ１
で被われる。この際、ヘツダ１０の下面を被うレ
ジンの厚さ（たとえば0.5mm以下の厚さ）が均一
となるように、図示しないモールド上下型の一部
（例えば、円柱状又は半円柱状部材）は前記ガイ
ド１５を挾持し、レジンモールド時のキヤビテイ
内でのヘツダ１０の高さを規定する。この結果、
レジンパツケージ１は前記ガイド１５の上面およ
び下面の一部を除く部分以外のガイド１５の周面
（端面、側面）およびアーム１４，ヘツダ１０か
らなる金属板部分全体を被うことになる。
なお、ガイド１５の端面を被うレジンの厚さａ
はレジンパツケージ１の端面に導電体が接触する
ように位置してもトランジスタが導電体との間で
放電しない厚さにしておくことが重要である。特
に、ガイド１５の上下面先端縁はモールド型によ
つて挾持されるため、レジンパツケージ状態では
第１図に示すように、露出することから、放電防
止のレジン厚さａには注意が必要である。また、
取付孔３はレジンによつて形成される。
つぎに、不要となるリードフレーム部分、すな
わち、ダム片８および枠部７は切断除去され、第
１図に示すようなトランジスタが製造される。
〔効果〕
(1) 本発明による絶縁型パワートランジスタは、
ガイド１５の周面、すなわち、先端面，側面は
絶縁性のレジンで被われている。このため、レ
ジンパツケージ１の周面に導電体が接触する程
度に近接して実装しても、レジンの介在によつ
てトランジスタのコレクタ電位と等電位となる
ガイド１５と前記導電体との間では放電（シヨ
ート）は起きない。また、ガイド１５の上下面
にはそれぞれレジンパツケージ１の上下面から
遠く、半円柱状の窪んだ底に位置していて、窪
み部分の空気が絶縁体として作用する。これら
のことから、本発明による絶縁型パワートラン
ジスタは、絶縁性が高く高電圧に達した高耐圧
のレジンパツケージ構造となり、近接実装も可
能となる。
(2) 本発明による絶縁型パワートランジスタは、
ガイド１５がレジンパツケージ１のそれぞれ上
下面における窪みの底に位置しているため、塵
埃等による放電（シヨート）は塵埃がこれら窪
み内に入り、かつガイド１５の他の導電体との
間に長く積み重ならなくては起きず、このよう
なことは起こり難い。このような点からも本発
明による絶縁型パワートランジスタは、高い絶
縁効果を維持できることになる。
(3) 本発明による絶縁型パワートランジスタは、
取付孔３は溝４に亘つて設けられ、実装時のね
じの締め付けに際しては、ねじ頭の下面は溝４
に隔てられ、かつチツプ５から遠いレジンパツ
ケージの上面部分にしか接触しないため、ねじ
締け付けによるチツプ５の破損は防止でき、実
装の信頼性の向上が達成できる。
(4) 本発明による絶縁型パワートランジスタは、
その製造時において、レジンパツケージ後にガ
イド１５に外力が加えられない。このため、ガ
イド１５とレジンとの密着性は高い。また、ガ
イド１５はその周面および一部の上下面がレジ
ンパツケージ１で被われ、水分が浸入し難い、
この結果、耐湿性の向上が達成できる。
さらに、ヘツダのガイドをモールド上下型の
一部（例えば、円柱状又は半円柱状）で挾持す
るので、モールド型を外す時に、レジンとモー
ルド上下型との分離を容易にすることができ
る。これにより、モールド型外し時におけるレ
ジンに加わる応力を低減することができる。
(5) 本発明の製造方法においては、ガイド先端上
下面一部が露出され、そのガイドは階段状をな
し、また、それぞれのガイドに連結してアーム
が設けられ、そのアームがチツプ取付領域の両
側縁部分に連結されているので、半導体チツプ
に至る水分の浸入経路（リークパス）が長くな
り、耐湿性の向上をはかることができる。
(6) 本発明の製造方法においては、一対（２本）
のガイド支持であるため、ヘツダ底面は安定し
た高さを維持することができ、ヘツダ底面は均
一モールドが達成できる。
(7) 上記(1)〜(6)から本発明の製造方法によれば、
信頼度が高く、かつ高性能な絶縁型パワートラ
ンジスタの提供が達成できる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。たとえば、前記実施例ではガイドは１対と
なつているが、これは連結した構造でも同様な効
果が得られる。また、ガイドはヘツダの側部方向
に延在する構造でも前記実施例と同様な効果が得
られる。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である絶縁
型パワートランジスタ技術に適用した場合につい
て説明したが、それに限定されるものではなく、
たとえば、ダイオード、集積回路装置等他の半導
体装置にも同様に適用でき同様な効果が得られ
る。
【図面の簡単な説明】
第１図は本発明の一実施例による絶縁型パワー
トランジスタの斜視図、第２図は同じくその組立
に用いられるリードフレームの斜視図、第３図は
賃１図の−線に沿う断面図である。 １……レジンパツケージ、２……リード、３…
…取付孔、４……溝、５……チツプ、６……リー
ドフレーム、７……枠部、８……ダム片、９……
ワイヤ接続部、１０……ヘツダ（金属板）、１１
……Ｖ字溝、１２……チツプ取付領域、１３……
取付孔形成領域、１４……アーム（金属板）、１
５……ガイド、１６……ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １ 以下の工程から成ることを特徴とする絶縁型
    パワートランジスタの製造方法。 (a) 枠部７と、この枠部７の一側から平行に延在
    する３本のリード２と、それらリードに連結
    し、前記枠部７と平行に延在するダム片８と、
    前記３本のリードの中央に位置したリードに連
    結し、主面にチツプ取付領域１２を有するヘツ
    ダ１０と、そのチツプ取付領域１２の両側縁部
    分から延在し、取付孔形成空間領域１３を形成
    する一対のアーム１４とそのアーム１４のそれ
    ぞれ先端部分に連結し、階段状に延在し、先端
    が自由端を成すヘツダの高さを規定するための
    ガイド１５とから成るリードフレーム６を用意
    する工程、 (b) 前記チツプ取付領域１２に半導体チツプ５を
    固定する工程、 (c) 前記半導体チツプ一主面に設けられた電極と
    前記中央リードの両端に位置したリードの先端
    とをワイヤ１６で接続する工程、 (d) 前記それぞれのガイド１５端部の上下面に対
    応して半円柱状の突出部が設けられ、かつモー
    ルドすべきリードフレームの部分に対応してキ
    ヤビテイを形作るモールド上下型により、その
    モールド上型の突出部下面とモールド下型の突
    出部上面とでそれぞれのガイド１５端部を挾持
    した状態でモールド上下型のキヤビテイ内にレ
    ジンを注入し、前記半導体チツプ５、前記ワイ
    ヤ１６、前記ヘツダ１０の一主面とは反対側の
    主面を含むヘツダ全体、前記アーム１４および
    前記ガイド１５の先端面および側面をレジンで
    モールドする工程、 (e) しかる後、前記ダム片８および前記枠部７を
    切断除去する工程。
JP58236148A 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法 Granted JPS60128645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58236148A JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58236148A JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS60128645A JPS60128645A (ja) 1985-07-09
JPH0530070B2 true JPH0530070B2 (ja) 1993-05-07

Family

ID=16996463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58236148A Granted JPS60128645A (ja) 1983-12-16 1983-12-16 絶縁型パワートランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS60128645A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS5917273A (ja) * 1982-07-20 1984-01-28 Nec Corp 樹脂封止半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
JPS58143538A (ja) * 1982-02-19 1983-08-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS5917273A (ja) * 1982-07-20 1984-01-28 Nec Corp 樹脂封止半導体装置

Also Published As

Publication number Publication date
JPS60128645A (ja) 1985-07-09

Similar Documents

Publication Publication Date Title
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US7629676B2 (en) Semiconductor component having a semiconductor die and a leadframe
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
JPS6220705B2 (ja)
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US5841187A (en) Molded electronic component
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
EP0418891A2 (en) Moulded plastic power semiconductor device
EP0307946B1 (en) Method of manufacturing a resin insulated type semiconductor device
JPH0527261B2 (ja)
JP4530863B2 (ja) 樹脂封止型半導体装置
CN111696947A (zh) 用于改善引线平面性的引线框架稳定器
US3560808A (en) Plastic encapsulated semiconductor assemblies
JPH0530070B2 (ja)
JPH0254665B2 (ja)
JP2532826B2 (ja) 樹脂封止型半導体装置の製造方法
KR930010069B1 (ko) 반도체 장치
JPH05326796A (ja) 半導体装置用パッケージ
JPH0834281B2 (ja) 半導体装置
JPS615529A (ja) 絶縁型半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JPS6244815B2 (ja)
JPS6350863B2 (ja)
JPH0522391B2 (ja)
JPH0318741B2 (ja)