JPS58143538A - 樹脂封止形半導体装置の製造方法 - Google Patents
樹脂封止形半導体装置の製造方法Info
- Publication number
- JPS58143538A JPS58143538A JP57026285A JP2628582A JPS58143538A JP S58143538 A JPS58143538 A JP S58143538A JP 57026285 A JP57026285 A JP 57026285A JP 2628582 A JP2628582 A JP 2628582A JP S58143538 A JPS58143538 A JP S58143538A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- strips
- semiconductor device
- cut end
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 title claims abstract description 19
- 229920005989 resin Polymers 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000002253 acid Substances 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000010297 mechanical methods and process Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止形半導体装置の製造方法に関する。
近年、比較的大きな電力を取り扱うことのできる半導体
装置、たとえば、パワートランジスタと呼ばれるような
大型半導体装置も樹脂封止成型部が用いられている。こ
の場合、半導体装置の放熱特性については十分に配慮す
る必要がある。
装置、たとえば、パワートランジスタと呼ばれるような
大型半導体装置も樹脂封止成型部が用いられている。こ
の場合、半導体装置の放熱特性については十分に配慮す
る必要がある。
第1図および第2図は、上述の樹脂封止形パワートラン
ジスタの製造工程途上における状態を示すものの一例で
あり、以下、本発明をこれらの図示装置を参照して詳し
くのべる。
ジスタの製造工程途上における状態を示すものの一例で
あり、以下、本発明をこれらの図示装置を参照して詳し
くのべる。
コノパワートランジスタの製造工程をのヘルド、先ず、
所定のプレス加工法で仕上げられたリードフレームと称
す構体の枠体1と一体形成された半導体基板支持体の上
に所定半導体基板を、通常のダイボンド法で固定したの
ち、各電極結線を行なって、ついで、これを成型樹脂2
で封止する。1)り記リードフレーム1はこれに多数の
外部リード3を連結してなり、そのうちの1つが半導体
基板支持体につながっている。そして、前記外部リード
3と半導体基板上の各電極とは、たとえば、アルミニウ
ム細線で結線される。また、前記成型樹脂2の外枠他端
に突出し、もう1つの枠体4に連結された細条6は半導
体基板支持体とつ、なかっておリ、前記成型樹脂2の形
成時に半導体基板支持体の浮動を阻止する、いわゆる位
置規正に用いるものである。すなわち、この半導体基板
支持体の位置規正用細条5は、樹脂成形時の金型と同半
導体基板支持体との間の位置を規正し、同半導体基板支
持体の裏面に薄く均一な樹脂層を形成し、同樹脂層が十
分な電気的絶縁とともに、放熱効果の支障とならないよ
うにするためのものである。
所定のプレス加工法で仕上げられたリードフレームと称
す構体の枠体1と一体形成された半導体基板支持体の上
に所定半導体基板を、通常のダイボンド法で固定したの
ち、各電極結線を行なって、ついで、これを成型樹脂2
で封止する。1)り記リードフレーム1はこれに多数の
外部リード3を連結してなり、そのうちの1つが半導体
基板支持体につながっている。そして、前記外部リード
3と半導体基板上の各電極とは、たとえば、アルミニウ
ム細線で結線される。また、前記成型樹脂2の外枠他端
に突出し、もう1つの枠体4に連結された細条6は半導
体基板支持体とつ、なかっておリ、前記成型樹脂2の形
成時に半導体基板支持体の浮動を阻止する、いわゆる位
置規正に用いるものである。すなわち、この半導体基板
支持体の位置規正用細条5は、樹脂成形時の金型と同半
導体基板支持体との間の位置を規正し、同半導体基板支
持体の裏面に薄く均一な樹脂層を形成し、同樹脂層が十
分な電気的絶縁とともに、放熱効果の支障とならないよ
うにするためのものである。
樹脂成形工程が完了すると、第1図中のX−XおよびY
−Yの線に沿って切断し、前記外部リード3とその枠体
1および前記細条6とその枠体4をそれぞれ切り放して
、第2図の半導体装置単体を得る。ところが、単に枠体
1および枠体4から切り放しただけの上記半導体装置は
、前記細条6の切断端面が前記成型樹脂2の外面から突
出したままの状態であり、これを電子機器の所定位置に
取り付けた際、前記細条6Ω切断端面での接触事故ない
しは絶縁不良の発生の危惧がある。なお、外形構造中に
設けられた貫通孔6は、この半導体装置を電子機器に組
み込む際に用いる取付は孔である。
−Yの線に沿って切断し、前記外部リード3とその枠体
1および前記細条6とその枠体4をそれぞれ切り放して
、第2図の半導体装置単体を得る。ところが、単に枠体
1および枠体4から切り放しただけの上記半導体装置は
、前記細条6の切断端面が前記成型樹脂2の外面から突
出したままの状態であり、これを電子機器の所定位置に
取り付けた際、前記細条6Ω切断端面での接触事故ない
しは絶縁不良の発生の危惧がある。なお、外形構造中に
設けられた貫通孔6は、この半導体装置を電子機器に組
み込む際に用いる取付は孔である。
本発明は、前記細条6の切断端面の突出部を除去する工
程をそなえることにより、上述の問題点をも排除し、安
定な半導体装置を提供するものである。
程をそなえることにより、上述の問題点をも排除し、安
定な半導体装置を提供するものである。
第3図は本発明の実施によって実現した半導体装置の一
部切欠断面図であり、前記細条5の切断端面の突出部を
化学的に溶解除去して、同端面を前記成型樹脂2の外面
から窪む位置まで引っ込めたものである。前記細条6の
切断端面の突出部を取り除く方法は、強酸(例えば、塩
酸)で前記突出部の金属面を食刻除去する工程による。
部切欠断面図であり、前記細条5の切断端面の突出部を
化学的に溶解除去して、同端面を前記成型樹脂2の外面
から窪む位置まで引っ込めたものである。前記細条6の
切断端面の突出部を取り除く方法は、強酸(例えば、塩
酸)で前記突出部の金属面を食刻除去する工程による。
また、前記細条6は、鋼材を主体としたものであるから
、この部分を機械的方法、たとえば、ドリルで研削する
ことによっても、その端面を前記成型樹脂2の外面から
窪む位置まで削り除くことがcif能である。なお、図
中の7が放熱板を兼ねる半導(4,に仮支持体である。
、この部分を機械的方法、たとえば、ドリルで研削する
ことによっても、その端面を前記成型樹脂2の外面から
窪む位置まで削り除くことがcif能である。なお、図
中の7が放熱板を兼ねる半導(4,に仮支持体である。
さらに、前記細条5の端面部は、上記の除去り程で形成
された窪み部分に絶縁性樹脂を−詰め込むことにより、
一段と安定化がはかられる。すなわちζこの端面が絶縁
性樹脂で覆われていると、塵埃の堆積、あるいは端面金
属の腐食物生成による絶縁性の劣化が少なく、経時安定
性が良好である。
された窪み部分に絶縁性樹脂を−詰め込むことにより、
一段と安定化がはかられる。すなわちζこの端面が絶縁
性樹脂で覆われていると、塵埃の堆積、あるいは端面金
属の腐食物生成による絶縁性の劣化が少なく、経時安定
性が良好である。
以上に実施例で詳しくのべたように、本発明は、放熱板
を兼ねる半導体基板支持体の一方の側から導出される外
部リードをつなぐ枠体と、前記半導体基板支持体の他方
の側から導出される細条をつなぐ枠体とを有するリード
フレームを用いて、所定半導体基板を前記支持体に固定
して、樹脂封止成型したのち、前記外部リードをつなぐ
枠体およ′び前記細条をつなぐ枠体を切断除去する〒程
ならびに前記細条の切断端面を前記樹脂封止成型部の外
向から窪む位置まで除去する工程をそなえたことを特徴
とする樹脂封止形半導体装置の製造方法である3本発明
によれば、放熱特性ならびに電子機器類に装着して使用
する際の絶縁性を十分に保障し得る樹脂成形工程の大型
半導体装置を実現することができ、同半導体装置の信頼
性を向上させることができる。 °′
を兼ねる半導体基板支持体の一方の側から導出される外
部リードをつなぐ枠体と、前記半導体基板支持体の他方
の側から導出される細条をつなぐ枠体とを有するリード
フレームを用いて、所定半導体基板を前記支持体に固定
して、樹脂封止成型したのち、前記外部リードをつなぐ
枠体およ′び前記細条をつなぐ枠体を切断除去する〒程
ならびに前記細条の切断端面を前記樹脂封止成型部の外
向から窪む位置まで除去する工程をそなえたことを特徴
とする樹脂封止形半導体装置の製造方法である3本発明
によれば、放熱特性ならびに電子機器類に装着して使用
する際の絶縁性を十分に保障し得る樹脂成形工程の大型
半導体装置を実現することができ、同半導体装置の信頼
性を向上させることができる。 °′
第1図および第2図は本発明の実施過程における状態を
示す斜視図、第3図は本発明の実施例により得られた半
導体装置の一部切欠断面図である。 1−、、、、リードフレームの枠体、2・・・・・・成
型樹脂、3・・・・・・外部リード、4・・・・・・枠
体、5・・・・・・細条、6・・・・・・貫通孔、7・
・・・・・半導体屑板支持体。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名S 第2図 413 図 2
示す斜視図、第3図は本発明の実施例により得られた半
導体装置の一部切欠断面図である。 1−、、、、リードフレームの枠体、2・・・・・・成
型樹脂、3・・・・・・外部リード、4・・・・・・枠
体、5・・・・・・細条、6・・・・・・貫通孔、7・
・・・・・半導体屑板支持体。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名S 第2図 413 図 2
Claims (1)
- 放熱板を兼ねる半導体基板支持体の一方の側から導出さ
れる外部リードをつなぐ枠体と、前記半導体基板支持体
の他方の側から導出される細条をつなぐ枠体とを有する
リードフレームを用いて、所定半導体基板を前記支持体
に固定して、樹脂封止成型したのち、前記外部リードを
つなぐ枠体および前記細条をつなぐ枠体を切断除去する
工程ならびに前記細条の切断端面を前記樹脂封止成型部
の外面から窪む位置まで除去する工程をそなえたことを
特徴とする樹脂封止形半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57026285A JPS58143538A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止形半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57026285A JPS58143538A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止形半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11722691A Division JPH0618241B2 (ja) | 1991-05-22 | 1991-05-22 | 樹脂封止形半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58143538A true JPS58143538A (ja) | 1983-08-26 |
JPH0424856B2 JPH0424856B2 (ja) | 1992-04-28 |
Family
ID=12189016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57026285A Granted JPS58143538A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止形半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58143538A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60128645A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 絶縁型パワートランジスタの製造方法 |
JPS60128646A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 絶縁型パワートランジスタの製造方法 |
JPS60172346U (ja) * | 1984-04-23 | 1985-11-15 | 新電元工業株式会社 | 樹脂密封型半導体装置 |
JPS60247952A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | 樹脂絶縁形半導体装置 |
US4637130A (en) * | 1981-03-05 | 1987-01-20 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
JPS62180957U (ja) * | 1986-05-06 | 1987-11-17 |
-
1982
- 1982-02-19 JP JP57026285A patent/JPS58143538A/ja active Granted
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4637130A (en) * | 1981-03-05 | 1987-01-20 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
JPS60128645A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 絶縁型パワートランジスタの製造方法 |
JPS60128646A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 絶縁型パワートランジスタの製造方法 |
JPH0527261B2 (ja) * | 1983-12-16 | 1993-04-20 | Hitachi Ltd | |
JPH0530070B2 (ja) * | 1983-12-16 | 1993-05-07 | Hitachi Ltd | |
JPS60172346U (ja) * | 1984-04-23 | 1985-11-15 | 新電元工業株式会社 | 樹脂密封型半導体装置 |
JPS60247952A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | 樹脂絶縁形半導体装置 |
JPS62180957U (ja) * | 1986-05-06 | 1987-11-17 |
Also Published As
Publication number | Publication date |
---|---|
JPH0424856B2 (ja) | 1992-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2927660B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
US7183630B1 (en) | Lead frame with plated end leads | |
ITMI972236A1 (it) | Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso | |
US6335223B1 (en) | Method for producing a resin-sealed semiconductor device | |
US11251110B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JPS58143538A (ja) | 樹脂封止形半導体装置の製造方法 | |
TW543173B (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2003037236A (ja) | 半導体装置の製造方法、およびこの方法により製造された半導体装置 | |
JPH0254665B2 (ja) | ||
JPH0774287A (ja) | ヒートシンク付き半導体装置及びそのヒートシンクの製造方法 | |
US7199455B2 (en) | Molded resin semiconductor device having exposed semiconductor chip electrodes | |
KR0145647B1 (ko) | 수지 봉지 반도체 장치의 제조방법 | |
JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
JPH04226055A (ja) | 樹脂封止形半導体装置 | |
JPS6050346B2 (ja) | 半導体装置の製造方法 | |
JPS60175433A (ja) | 樹脂封止型半導体装置の製造方法およびリ−ドフレ−ム | |
JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 | |
JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
JP2959144B2 (ja) | リードフレームの製造方法 | |
JPS607750A (ja) | 絶縁型半導体装置 | |
KR100531422B1 (ko) | 반도체 패키지 제조 공정용 리드프레임 구조 |