KR100531422B1 - 반도체 패키지 제조 공정용 리드프레임 구조 - Google Patents

Abstract

본 발명은 반도체 패키지 제조공정용 리드프레임에 있어서 아웃터리드의 구조를 개선하여, 리드 플레이팅후 수행되는 포밍시 아웃터리드 양측 가장자리에 도금찌꺼기에 의해 버(burr)가 발생하더라도 리드간에 충분한 절연간격이 유지되어 버로 인한 패키지 불량이 발생되지 않도록 한 것이다.

이를 위해, 본 발명은 반도체 칩이 안착되는 다이패드(2)와, 상기 다이패드(2) 주위에 배치되는 복수개의 인너리드(4)와, 상기 각 인너리드(4)들로부터 외측으로 연장형성되는 아웃터리드(3)를 포함하여서 된 리드프레임(1)에 있어서; 상기 아웃터리드(3) 상면의 양측 가장자리에 소정 깊이 및 폭을 갖는 버 도피홈(10)이 구비됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조가 제공된다.

Description

반도체 패키지 제조 공정용 리드프레임 구조{structure of lead frame for fabricating semiconductor package}

본 발명은 반도체 패키지 제조공정용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 아웃리드부 구조를 개선하여 포밍시 발생하는 버로 인해 패키지 불량을 해소할 수 있도록 한 것이다.

일반적으로, 리드프레임은 반도체 칩의 패키지 작업에 사용되는 금속 구조물로서, 반도체 패키지에 사용되는 리드프레임의 구조를 도 1을 참조하여 설명하면 다음과 같다.

먼저, 리드프레임(1)의 상·하부 양측에는 전체 구조를 스스로 지지하며, 자동으로 이송시킬 때 안내 역할을 하는 가이드레일부(6)를 구비하고 있다.

또한, 상기 리드프레임(1)은 각 단위 프레임의 중심부에 반도체 칩이 안착되는 다이패드(2)를 구비하고 있다.

이 때, 상기 다이패드(2)는 프레임 몸체로부터 연장형성된 타이바(8)에 연결되어 지지되며, 리드프레임(1)의 나머지 영역에 비해 낮은 위치에 자리잡고 있다.

즉, 타이바(8)의 일부분이 일정한 경사를 가지도록 절곡되므로써 상기 타이바(8)에 연결되어 지지되는 다이패드(2)는 다운-셋(down-set)된 상태이다.

그리고, 상기 다이패드(2)와 인너리드(4)들 사이는 비어 있게 된다.

또한, 상기 리드프레임(1)은 다이패드(2) 주위에 위치하는 복수개의 인너리드(4)를 구비하고 있으며, 상기 인너리드(4)들의 반대편으로는 상기 인너리드(4)에 각각 대응하도록 형성된 복수개의 아웃터리드(3)를 구비하고 있다.

또한, 상기 각 인너리드(4)와 아웃터리드(3) 사이에는 댐바(7)가 위치하며, 상기 댐바(7)는 EMC로 몰딩 완료 후, 트리밍 작업시 제거된다.

한편, 이와 같은 리드프레임(1)을 사용한 반도체 패키지(100) 제조 공정은 다음과 같은 순서로 수행된다.

즉, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 단위 칩을 리드프레임(1)(Lead Frame)의 다이패드(2)(Die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩 상면의 외부전원접속단자인 본딩 패드(Bonding pad)와 리드프레임(1)의 인너리드(4)(Inner Lead portion)를 전도성 연결부재인 골드 와이어로 연결하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.

그 후, 칩 및 본딩된 와이어를 감싸 보호하기 위한 몰딩(Molding)을 수행하게 되며, 몰딩(Molding) 공정이 완료되면, 도 2에 나타낸 바와 같은 형태의 몰드프레임(100a)이 형성된다

한편, 몰딩을 수행한 후에는 리드프레임(1)의 써포트 바(Support Bar) 및 댐바(7)(Dam Bar)를 자르는 트리밍(Triming)을 행하고, 이어 리드에 Sn/Pb 도금을 입히는 리드 플레이팅을 수행한 후, 펀치를 이용하여 아웃터리드(3)(Out Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.

이 때, 상기한 리드플레이팅 공정은, 공정 특성을 고려하여 트리밍 전에 실시될 수도 있다.

그러나, 이와 같은 종래에는 리드 플레이팅 후, 포밍용 펀치(도시는 생략함)에 의해 리드의 모양이 형성되는 마지막 단계에서 아웃터리드(3) 상면의 양측 가장자리에 미케니컬 버(9)(mechanical burr)가 발생하는데, 상기 포밍용 펀치에 밀린 도금 찌꺼기의 치수가 10mil 이상이 되면 불량으로 처리된다.

즉, 종래에는 리드프레임(1)의 아웃터리드(3) 형상이 갖는 구조적인 한계로 인해, 펀치에 의해 아웃터리드가 눌려질 때, 아웃터리드(3)의 가장자리에서 도금층이 펀치에 의해 벗겨져 아웃터리드(3)의 절곡되는 부분으로 밀려 내려가게 되고, 밀려 내려간 도금 찌꺼기는 상기 아웃터리드 양측 가장자리의 절곡지점에 쌓여 옆으로 돌출된 형태를 이루는 버(9)를 발생시키므로써 패키지 불량을 초래할 가능성이 매우 높았다.

특히, 아웃터리드의 가장자리 부분은 리드 플레이팅 진행시, 도금이 두껍게 될 수 있는 부분이기 때문에 버(9)가 발생 가능성이 한층 높으며, 대분분의 버(9)는 아웃터리드(3)가 펀치에 의해 밀리는 마지막 단계에서 발생하게 된다.

본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지 제조공정용 리드프레임에 있어서 아웃터리드의 구조를 개선하여, 리드 플레이팅후 수행되는 포밍시 아웃터리드 양측 가장자리에 도금찌꺼기로 인해 버(burr)가 발생하더라도 이로 인한 패키지 불량이 발생되지 않도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위해, 본 발명은 반도체칩이 안착되는 다이패드와, 상기 다이패드 주위에 배치되는 복수개의 인너리드와, 상기 각 인너리드들로부터 외측으로 연장형성되는 아웃터리드를 포함하여서 된 리드프레임에 있어서; 상기 아웃터리드 상면의 양측 가장자리에 소정 깊이 및 폭을 갖는 버 도피홈이 구비됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조가 제공된다.

이하, 본 발명의 실시예를 첨부도면 도 4 내지 도 7을 참조하여 설명하면 다음과 같다.

도 4는 본 발명의 리드프레임을 나타낸 평면도이고, 도 5는 도 4의 리드프레임을 이용한 반도체 패키지 제조시의 몰드프레임을 나타낸 요부 사시도이며, 도 6a는 포밍 완료된 후의 반도체 패키지를 나타낸 사시도이고, 도 6b는 도 6a의 Ⅰ-Ⅰ선을 따른 단면도이다.

본 발명은 반도체칩이 안착되는 다이패드(2)와, 상기 다이패드(2) 주위에 배치되는 복수개의 인너리드(4)와, 상기 각 인너리드(4)들로부터 외측으로 연장형성되는 아웃터리드(3)를 포함하여서 된 리드프레임(1)에 있어서, 상기 아웃터리드(3) 상면의 양측 가장자리(edge)에 소정 깊이 및 폭을 갖는 버 도피홈(10)이 구비된다.

이 때, 상기 버 도피홈(10)은 에칭에 의해 형성된다.

한편, 상기 버 도피홈(10)의 길이는 컷팅된 상태를 기준으로 아웃터리드(3) 전체 길이의 60∼90％에 해당하는 길이로 형성되고, 상기 버 도피홈(10)의 폭은 아웃터리드(3) 두께의 50∼70％에 해당하는 두께로 형성된다.

또한, 상기 버 도피홈(10)은 컷팅라인을 기준으로 내측으로 상기 아웃터리드(3) 전체 길이의 5∼15％에 해당하는 거리(d)만큼 떨어진 지점에서부터 인너리드(4) 방향으로 형성된다.

이와 같이 구성된 본 발명의 작용은 다음과 같다.

반도체 패키지(100)의 제조 과정중 다이 본딩 및 와이어 본딩, 몰딩, 리드플레이팅등의 과정은 종래 기술에서 설명한 바와 동일하므로 그 설명을 생략하고 펀칭과정을 위주로 설명한다.

반도체 패키지(100) 제조 공정 진행시, 리드 플레이팅 완료 후 펀치에 의해 아웃터리드(3)의 모양이 형성되는 마지막 단계에서 포밍용 펀치에 의해 벗겨진 도금층이 아웃터리드(3)의 절곡된 지점으로 밀려 내려가게 됨은 전술한 바와 마찬가지이다.

이 때, 본 발명은 아웃터리드(3) 상면의 양측 가장자리에 일정 길이 및 깊이를 갖는 버 도피홈(10)이 구비되어 상기 아웃터리드(3) 상면의 폭이 하부면에 비해 좁아지게 됨에 따라, 종래와는 달리 아웃터리드(3) 상면과 펀치와의 접촉면적이 감소되므로 인해, 펀칭시 벗겨져 밀려 내려가는 도금 찌꺼기의 양 또한 종래에 비해 감소하게 된다.

또한, 본 발명에서는 밀려 내려간 도금 찌꺼기에 의해 버(9)가 발생하더라도 버(9)가 상기 버 도피홈(10) 내측면에서부터 자라게 되므로 인해 상기 아웃터리드(3)의 전체 폭 외측으로 돌출되지 않게 되며, 이로 인해 아웃터리드(3)와 이웃하는 아웃터리드(3) 사이의 간격이 충분히 유지될 수 있으며, 이에 따라 리드간의 절연성이 충분히 확보될 수 있게 된다.

즉, 본 발명에서는 펀치에 의한 포밍시 펀치와의 접촉면이 작아 종래에 비해 도금찌꺼기의 발생량이 작을 뿐만 아니라, 설령 도금찌꺼기로 인해 버(9)가 발생하더라도 상기 버(9)가 버 도피홈(10)내에 위치하여 아웃터리드(3)의 전체폭 외측으로 돌출되지 않으므로 인해, 아웃터리드(3) 간의 충분한 절연간격 유지가 가능하게 된다.

한편, 도 7은 도 6a의 Ⅰ-Ⅰ선을 따른 본 발명의 다른 실시예로서, 아웃터리드의 단면도이다.

이 경우는 리드프레임(1)에 있어서, 아웃터리드(3) 상면의 양측 가장자리에 버 도피홈(10)을 형성하는 대신 버 도피홈 역할을 대신할 수 있도록 경사면(11)을 형성한 것이다.

이에 따라, 본 실시예에서는 아웃터리드(3)가 상기 경사면(11)에 의해 도 7에서와 같이 단면상 상부측이 좁고 하부측이 넓은 형태를 띠게 되어, 아웃터리드(3) 상면 가장자리의 폭이 좁아지고 깊이가 깊어진 버 도피홈이 구비된 전술한 실시예에서와 마찬가지의 효과를 거둘 수 있게 된다.

즉, 이 경우에는 펀칭에 의해 버(9)가 발생하더라도 상기 버가 상기 경사면(11)상에 쌓임에 따라 리드의 전체폭을 벗어나지 않게 되며, 이에 따라 버(9)에 의한 패키지 불량 발생이 방지된다.

이상에서와 같이, 본 발명은 반도체 패키지 제조공정용 리드프레임에 있어서 아웃터리드의 구조를 개선하여 아웃터리드의 상면 가장자리에 버 도피수단이 구비되도록 한 것이다.

이에 따라, 본 발명은 리드 플레이팅후 수행되는 포밍시 리드 양측 가장자리에 도금찌꺼기에 의해 버(burr)가 발생하더라도 리드간의 충분한 절연 간격이 유지되어 버로 인한 패키지 불량이 발생되지 않도록 한 것이다

도 1은 종래의 리드프레임을 나타낸 평면도

도 2는 도 1의 리드프레임을 이용한 반도체 패키지 제조시의 몰드프레임을 나타낸 요부 사시도

도 3은 종래 리드프레임에 있어서의 문제점을 설명하기 위한 것으로서, 종래 리드프레임에 의한 반도체 패키지의 포밍 완료후 상태를 나타낸 요부 사시도

도 4는 본 발명의 리드프레임을 나타낸 평면도

도 5는 도 4의 리드프레임을 이용한 반도체 패키지 제조시의 몰드프레임을 나타낸 요부 사시도

도 6a는 본 발명에 따른 리드프레임에 의한 포밍 완료된 후의 반도체 패키지를 나타낸 사시도

도 6b는 도 6a의 Ⅰ-Ⅰ선을 따른 단면도

도 7은 본 발명의 다른 실시예를 나타낸 아웃터리드 단면도

* 도면의 주요부분에 대한 부호의 설명 *

1:리드프레임 2:다이패드

3:아웃터리드 4:인너리드

6:가이드레일부 7:댐바

8:타이바 9:버

10:버 도피홈 100:반도체 패키지

11:경사면

Claims (4)

1. 반도체칩이 안착되는 다이패드와, 상기 다이패드 주위에 배치되는 복수개의 인너리드와, 상기 각 인너리드들로부터 외측으로 연장형성되는 아웃터리드를 포함하여서 된 리드프레임에 있어서;

   상기 아웃터리드 상면의 양측 가장자리에 소정 깊이 및 폭을 갖는 버 도피홈이 구비됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조.
2. 제 1 항에 있어서,

   상기 버 도피홈의 길이는 컷팅된 상태를 기준으로 아웃터리드 전체 길이의 60∼90％에 해당하는 길이로 형성되고,

   상기 버 도피홈의 폭은 아웃터리드 두께의 50∼70％에 해당하는 두께로 형성됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조.
3. 제 2 항에 있어서,

   상기 버 도피홈은 아웃터리드 컷팅라인을 기준으로 그 내측으로 상기 아웃터리드 전체 길이의 5∼15％에 해당하는 거리만큼 떨어진 지점에서부터 인너리드 방향으로 형성됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조.
4. 제 1 항 내지 제 3 항에 있어서,

   상기 버 도피홈은 에칭에 의해 형성됨을 특징으로 하는 반도체 패키지 제조 공정용 리드프레임 구조.