TW202314876A - 半導體裝置以及其製造方法 - Google Patents

半導體裝置以及其製造方法 Download PDF

Info

Publication number
TW202314876A
TW202314876A TW111127539A TW111127539A TW202314876A TW 202314876 A TW202314876 A TW 202314876A TW 111127539 A TW111127539 A TW 111127539A TW 111127539 A TW111127539 A TW 111127539A TW 202314876 A TW202314876 A TW 202314876A
Authority
TW
Taiwan
Prior art keywords
lead frame
resin material
semiconductor device
resin
recess
Prior art date
Application number
TW111127539A
Other languages
English (en)
Other versions
TWI829258B (zh
Inventor
高森雄大
中村圭一
藤原直己
花坂周邦
宮田和志
石橋幹司
Original Assignee
日商Ｔｏｗａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｏｗａ股份有限公司 filed Critical 日商Ｔｏｗａ股份有限公司
Publication of TW202314876A publication Critical patent/TW202314876A/zh
Application granted granted Critical
Publication of TWI829258B publication Critical patent/TWI829258B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

半導體裝置的製造方法包含：樹脂密封步驟，於在形成有凹部（5）的引線框架（1）接合有半導體晶片（6）的狀態下，利用樹脂材料（9）將半導體晶片（6）密封；雷射光照射步驟，向凹部（5）照射雷射光，以於凹部（5）內殘留樹脂材料（9）的一部分（9c）的方式利用雷射光將凹部（5）內的樹脂材料（9）去除；以及切斷步驟，將引線框架（1）中的凹部（5）的底面（4v）與凹部（5）內的樹脂材料（9）的一部分（9c）一起切斷。

Description

半導體裝置以及其製造方法
本說明書是有關於一種半導體裝置以及其製造方法。
如專利文獻1（日本專利特開2019-102757號公報）所揭示，藉由將四方無引線扁平封裝（Quad Flat Non-leaded Package，QFN）封裝體基板分割，從而製作QFN型的半導體裝置。藉由分割而多個微細的電極於半導體裝置的端面露出。專利文獻1（段落[0003]）揭示有，於該些電極產生毛邊的情形時，有可能電極彼此相連（短路），或者將半導體裝置設置於母基板時無法良好地將半導體裝置載置於基板上。
專利文獻2（日本專利特開2011-077278號公報）所揭示的半導體裝置中，於引線框架的引線部的與晶片搭載面側為相反側的部分，形成有凹部（凹狀部）。專利文獻1（段落[0062]、段落[0063]等）揭示有，藉由向凹部照射雷射光而將填充於凹部的樹脂材料去除，藉此使被覆凹部的下表面側（與晶片搭載面為相反側）的部分的鍍敷膜於外部露出，然後使用刀片沿著凹部將封裝體分割，藉此可獲得半導體裝置。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-102757號公報 [專利文獻2]日本專利特開2011-077278號公報
[發明所欲解決之課題] 向設於引線框架的凹部照射雷射光，將填充於凹部的樹脂材料全部去除。於該情形時，於使用刀片沿著凹部將封裝體分割時，於引線框架的凹部的底面（形成有凹部的部分的端面），容易產生毛邊。引線框架大多情況下包含銅，於通常的金屬材質中，銅具有相對較柔軟的性質。包含銅的引線框架中，毛邊的高度容易不均一。於QFN等使端子側面露出的半導體裝置中，若於端子部的端面產生具有各種高度的毛邊，則有可能根據毛邊的高度而各個體中封裝高度及平坦度等不均一，或者封裝強度降低。
本說明書的目的在於揭示一種包括下述結構的半導體裝置以及其製造方法，即：可抑制於引線框架的凹部的底面產生毛邊。 [解決課題之手段]
基於本揭示的半導體裝置的製造方法包含：樹脂密封步驟，於在形成有凹部的引線框架接合有半導體晶片的狀態下，利用樹脂材料將所述半導體晶片密封；雷射光照射步驟，向所述凹部照射雷射光，以於所述凹部內殘留所述樹脂材料的一部分的方式藉由所述雷射光將所述凹部內的所述樹脂材料去除；以及切斷步驟，將所述引線框架中的所述凹部的底面與所述凹部內的所述樹脂材料的所述一部分一起切斷。
基於本揭示的半導體裝置包括：引線框架，形成有凹部；以及半導體晶片，接合於所述引線框架，由樹脂材料進行了樹脂密封，且所述半導體裝置是藉由將所述引線框架中的所述凹部的底面切斷而製作，並且所述引線框架的所述凹部的所述底面、與所述凹部內的所述樹脂材料於所述引線框架的高度方向上相互重疊。 [發明的效果]
根據所述結構，可獲得一種包括下述結構的半導體裝置以及其製造方法，即：可抑制於引線框架的凹部的底面產生毛邊。
以下，一方面參照圖式一方面對實施形態加以說明。以下的說明中，對相同的零件及相應零件標註相同的參照編號，不反覆進行重覆的說明。實施形態的半導體裝置的製造方法包含準備步驟、樹脂密封步驟、雷射光照射步驟、鍍敷步驟及切斷步驟。以下，對該些步驟依序進行說明。
（準備步驟） 圖1為表示準備步驟中準備的引線框架1及多個半導體晶片6的平面圖。引線框架1由銅等金屬形成為平板狀，具有表面1a及背面1b。圖1表示自表面1a之側觀看的引線框架1的平面圖。
引線框架1包含以矩陣狀排列的多個晶粒墊2、配置於各晶粒墊2的周圍（四方）的多個引線3、及將配置於各晶粒墊2的四方的多個引線3連結並且包圍的系桿（tie bar）4。於引線框架1（晶粒墊2）的表面1a之側設有晶片搭載面，於引線框架1（系桿4）的背面1b之側設有後述的凹部5。圖1中，示出於各晶粒墊2上配置有半導體晶片6的狀態。
系桿4於引線框架1中形成為格子狀。於引線框架1，預先形成有沿著系桿4延伸的凹部5。凹部5以於引線框架1的高度方向（圖2所示的箭頭AR方向）自背面1b向表面1a凹陷的方式形成。凹部5於引線框架1的背面1b中以槽狀延伸，於相對於凹部5的延伸方向正交的方向，凹部5具有寬度尺寸W1（圖1、圖2）。寬度尺寸W1例如為0.40 mm～0.50 mm。
凹部5並未自背面1b的側至表面1a之側將引線框架1貫通，例如具有引線框架1的厚度的一半的高度（此處，與深度為相同含意），可藉由將引線框架1加以蝕刻（乾式蝕刻）而形成。關於凹部5的寬度尺寸W1及高度尺寸，考慮到確保後續步驟中不產生變形等不良狀況的程度的強度，於後步驟中可進行良好的外觀檢查，且考慮作為成品的半導體裝置的良好的封裝強度等，而設定為最適的值。
圖2為沿著圖1中的II-II線的箭視剖面圖，表示於形成有凹部5的引線框架1（晶粒墊2）上接合有半導體晶片6的狀態。如圖2所示，設於各半導體晶片6的多個電極經由接合線7電性連接於引線3（圖1）。再者，為方便起見，圖1中未圖示接合線7。
（樹脂密封步驟） 圖3為表示進行了樹脂密封步驟的狀態的剖面圖。樹脂密封步驟中，於在引線框架1接合有半導體晶片6的狀態下，利用樹脂材料9將半導體晶片6密封於引線框架1上。如圖2及圖3所示，可於樹脂密封步驟之前，於引線框架1的凹部5側貼附保護膜8（例如聚醯亞胺樹脂帶），貼附保護膜8後進行樹脂密封。
藉由實施樹脂密封步驟，從而於凹部5的內側填充有樹脂材料9（9b）（參照圖4）。引線框架1（系桿4）中，劃分形成凹部5的部分4b的內壁面4w（圖4）及底面4v（圖4）由樹脂材料9（9b）遮蔽。此處，系桿4的內壁面4w例如為自系桿4的背面1b沿高度方向AR延伸的平面、或沿相對於系桿4的背面1b正交的方向延伸的平面。系桿4的底面4v例如為相對於系桿4的背面1b平行地延伸的平面、或沿相對於高度方向AR正交的方向延伸的平面。藉由底面4v、及設於底面4v的兩外側的一對內壁面4w，劃分形成有作為空間的凹部5。
如圖4所示，於進行下文將述的雷射光照射步驟之前，將保護膜8自引線框架1的背面1b剝下。藉由去除保護膜8，從而使引線框架1的背面1b、及形成於引線框架1的凹部5內的樹脂材料9（9b）露出。
（雷射光照射步驟） 如圖5所示，雷射光照射步驟中，向凹部5內的樹脂材料9照射雷射光L2。作為雷射光L2，能以脈波雷射的形式利用下述雷射，即：於雷射光激振裝置中藉由二次諧波產生（Second Harmonic Generation，SHG）材料將釔鋁石榴石（Yttrium-Aluminum Garnet，YAG）雷射或YVO4雷射或自該些雷射發出的雷射光進行波長變換的綠色雷射。而且，藉由利用掃描光學系統進行掃描，從而可使雷射光L2的照射區域變化。
藉由持續照射雷射光L2，從而將樹脂材料9（9b）去除，伴隨於此，系桿4（形成凹部5的部分4b）的內壁面4w露出。相對於形成凹部5的內壁面4w的高度尺寸H1，既定的高度尺寸H2的部分的樹脂材料9被去除。此處，不將凹部5內的樹脂材料9（9b）全部去除，而以於凹部5內殘留樹脂材料9（9b）中的一部分9c的方式，藉由雷射光L2將凹部5內的樹脂材料9去除。根據樹脂材料9的材質或樹脂材料9的尺寸（凹部5的寬度尺寸W1等），以使樹脂材料9以所需程度殘留的方式，使雷射光L2的波長、輸出、雷射徑、照射時間等最適化。
（鍍敷步驟） 如圖6所示，以樹脂材料9的一部分9c殘留於凹部5的內側般的形式將凹部5內的樹脂材料9去除後，即於雷射光照射步驟之後，對引線框架1進行鍍敷處理。藉此，於引線框架1的晶粒墊2（未圖示）的背面1b、引線框架1的系桿4的背面1b及內壁面4w，形成有鍍敷層10。
作為鍍敷層10的材料，可根據用於封裝的焊料材料來選定焊料濡濕性良好的材料。例如，於使用Sn（錫）系的焊料的情形時，可使用錫（Sn）、錫-銅合金（Sn-Cu）、錫-銀合金（Sn-Ag）、錫-鉍（Sn-Bi）等，亦可設為於引線框架1側的基底使用Ni的積層體的鍍敷層10。鍍敷步驟中，可對引線框架1進行既定的清洗處理後進行鍍敷處理。作為鍍敷步驟的前處理的引線框架1的表面處理，除了清洗處理以外，亦可進行用於氧化膜的去除、表面活化等的處理。
（切斷步驟） 如圖7所示，對引線框架1進行鍍敷處理之後，將引線框架1（系桿4）中的凹部5的底面4v（形成凹部5的部分4b）與凹部5內的樹脂材料9的一部分9c一起切斷。該切斷步驟中，使用刀片12，將樹脂材料9的一部分9c、引線框架1（系桿4）的部分4b、及位於較引線框架1更靠表面9a之側的樹脂材料9切斷。刀片12的寬度尺寸W2為較凹部5的寬度尺寸W1（圖1、圖2、圖5）更小的值。
藉由實施切斷步驟，從而可獲得多個半導體裝置11。於半導體裝置11的藉由切斷所形成的端面，樹脂端面9t、樹脂端面9s及金屬端面4t露出。樹脂端面9t是藉由將樹脂材料9的一部分9c切斷而形成，樹脂端面9s是藉由將位於較引線框架1更靠表面9a之側的樹脂材料9切斷而形成。金屬端面4t是藉由將引線框架1（系桿4）的底面4v（形成凹部5的部分4b）切斷而形成。
圖8為表示藉由實施形態的製造方法所得的半導體裝置11的立體圖，圖9為將半導體裝置11放大表示的立體圖。如圖8及圖9所示，半導體裝置11為於平面視之情形時電性連接用的引線不向製品的外部突出的、QFN型的無引線型的製品。於凹部5（參照圖7）的內側，即內壁面4w與底面4v之間的角部之上，樹脂材料9的一部分9c殘留。
如圖10所示，半導體裝置11中，於各引線3的側部（單側部）形成有階差，於引線3的金屬端面4t中，未形成有鍍敷層10而原本的金屬露出。半導體裝置11例如是以引線3之側為下而封裝於印刷基板。於印刷基板，於與引線3對應的位置形成有焊盤（land）13，經由焊料14將引線3與焊盤13電性連接。
半導體裝置11中，於形成於引線3的側部（單側部）的階差，形成有焊料14的填角（fillet），可基於該填角的形狀的狀態容易地判斷是否適當進行了焊接。
（作用及效果） 以下，一方面與圖11、圖12所示的比較例進行比對，一方面對由所述實施形態所得的作用及效果加以說明。圖11為表示於比較例的半導體裝置的製造方法中進行鍍敷步驟之後的狀況的剖面圖。
如圖11所示，於比較例的情形時，藉由向設於引線框架1的凹部5照射雷射光，從而將填充於凹部5的樹脂材料9（圖11中未圖示）全部去除，然後對引線框架1形成有鍍敷層10。
於在圖11所示的狀態下實施切斷步驟的情形時，引線框架1（系桿4）的部分4b（凹部5的底面4v）、及位於較引線框架1更靠表面9a之側的樹脂材料9被切斷。此時，於系桿4的部分4b的背面1b之側（於圖11紙面內，為系桿4的部分4b（底面4v）的上側），與實施形態的情形不同，不存在樹脂（樹脂材料9的一部分9c）。
如圖12所示，於實施利用刀片12的切斷時，於系桿4的部分4b中藉由刀片12的切斷所形成的端面上，不存在任何對於毛邊19的產生可能成為阻力的物料。比較例的情形時，與實施形態的情形相比，容易因切斷步驟而產生毛邊19，因此如圖12所示，於由比較例的製造方法所製作的半導體裝置11y中，毛邊19沿引線框架1的高度方向AR延伸而形成。如開頭所述，若於金屬端面4t產生具有各種高度的毛邊19，則有可能根據毛邊19的高度而封裝高度及平坦度等不均一，或者封裝強度降低。
相對於此，所述實施形態的情形時，於實施利用刀片12（參照圖7）的切斷時，於系桿4的部分4b中藉由刀片12的切斷所形成的端面（成為圖8的金屬端面4t的部分）上，存在樹脂材料9的一部分9c、或樹脂材料9的樹脂端面9t。樹脂材料9的一部分9c的存在對於毛邊19的產生可能成為阻力，故而與比較例的情形相比，可有效地抑制毛邊19的產生，與比較例的情形相比可防止封裝高度及平坦度等不均一或者封裝強度降低。
作為較佳的一例（參照圖7），較佳為於在切斷步驟中將引線框架1切斷的狀態下，引線框架1（系桿4）的凹部5的底面4v、與凹部5內的樹脂材料9的一部分9c於引線框架1的高度方向AR上相互重疊。藉由以樹脂材料9的一部分9c儘可能地靠近金屬端面4t而存在的方式構成（於凹部5的內側殘留），樹脂材料9的一部分9c可能對於毛邊19的產生有效地成為阻力。
就同樣的觀點而言（參照圖7），於在切斷步驟中將引線框架1切斷的狀態下，引線框架1（系桿4）中的形成凹部5的部分4b的金屬端面4t、與形成於樹脂材料9的一部分9c的樹脂端面9t具有一個面的關係的情況下，亦於抑制毛邊19的產生的觀點而言有效。藉由以樹脂材料9的一部分9c的樹脂端面9t儘可能地靠近金屬端面4t而存在的方式構成（於凹部5的內側殘留），樹脂材料9的一部分9c可能對於毛邊19的產生更有效地成為阻力。
圖13為表示藉由其他比較例的半導體裝置的製造方法所得的半導體裝置經封裝的狀況的剖面圖。該其他比較例中，不實施雷射光照射步驟，填充於凹部5的內側的樹脂材料9完全未被去除。如此製作的半導體裝置11z中，於凹部5的內側保持填充有樹脂材料9（9b）的狀態而殘留，於切斷步驟中，對於毛邊的產生，樹脂材料9（9b）可能成為阻力。
然而，半導體裝置11z的情形時，於引線3的側部（單側部）幾乎未形成有階差，難以形成焊料14的填角，基於填角的形狀的狀態來判斷是否適當進行了焊接並不容易。關於該方面，亦根據所述實施形態（參照圖10），於形成於引線3的側部（單側部）的階差容易適當形成焊料14的填角，可基於填角的狀態來容易地判斷是否適當進行了焊接。
[實施形態的變形例] （變形例1） 所述實施形態中，如圖2及圖3所示，於樹脂密封步驟之前，於引線框架1的凹部5側貼附保護膜8（例如聚醯亞胺樹脂帶），貼附保護膜8後進行樹脂密封。此種結構並非必需。例如，可使用在樹脂密封步驟之前預成型（事先經樹脂密封）的引線框架，不貼附保護膜8等帶而實施樹脂密封步驟。
（變形例2） 所述實施形態中，於雷射光照射步驟之後對引線框架1進行鍍敷處理，於引線框架1的背面1b等形成鍍敷層10（圖6）。此種結構亦並非必需。即，使用下述引線框架亦有效，即：於在引線框架1接合半導體晶片6之前的狀態下，於引線框架1預先形成有鍍敷層。換言之，樹脂密封步驟中，亦可使用已實施有鍍敷處理的引線框架1。於使用預先經鍍敷處理的引線框架1的情形時，作為鍍敷的材質，並非Sn，可使用耐熱溫度高的Pd（Pd-PPF）。
圖14為表示於實施形態的變形例的半導體裝置的製造方法中進行雷射光照射步驟的狀況的剖面圖。於使用在引線框架1預先形成有鍍敷層10a（圖14）的引線框架的情形時，於實施圖14所示般的雷射光照射步驟之後，無需對引線框架1進行鍍敷處理。再者，即便於在引線框架1預先形成有鍍敷層10a的情形時，亦因雷射光照射步驟中樹脂材料9的一部分9c殘留於凹部5內，故而可抑制由雷射光的照射所致的鍍敷層10a的破損。
如圖14所示，能以樹脂材料9的一部分9c殘留的方式實施雷射光照射步驟後，直接進入切斷步驟。能以將封裝體移送至鍍敷用的設備進行鍍敷處理，然後將封裝體移送至切斷裝置的工時的程度，縮短製造所需要的時間，或者可連續地配置鍍敷處理以外的製造所需要的必要設備，而且可提高生產性。
[實驗例] 圖15為用以說明關於實施形態所進行的實驗例的條件的剖面圖。圖16為表示所述實驗例的結果的表。如圖15所示，於引線框架1，形成有於高度方向AR上凹陷的凹部5，凹部5（此處與內壁面4w為相同含意）於高度方向AR上具有高度尺寸H1。
於在切斷步驟中將引線框架1切斷的狀態下，殘存於凹部5內的樹脂材料9的一部分9c具有藉由切斷而露出的樹脂端面9t。於高度方向AR上，樹脂材料9的一部分9c（殘存於凹部5內的樹脂材料）的樹脂端面9t具有高度尺寸H3，於寬度方向上，樹脂材料9的一部分9c（殘存於凹部5內的樹脂材料）具有寬度尺寸W3。
藉由實驗來驗證凹部5的高度尺寸H1、殘存於凹部5內的樹脂材料的樹脂端面9t的高度尺寸H3及殘存於凹部5內的樹脂材料的寬度尺寸W3的關係如何影響毛邊的產生，結果獲得了圖16所示般的結果。將毛邊的產生程度最小的情形設為評價A，隨著毛邊的產生程度變大，賦予評價B、評價C、評價D。再者，此處凹部5的寬度尺寸W1（參照圖5）設為440 μm，凹部5的高度尺寸H1設為100 μm。
如圖16所示，於以殘存於凹部5內的樹脂材料的高度尺寸H3成為80 μm的方式設定，且以殘存於凹部5內的樹脂材料的寬度尺寸W3分別成為0 μm、10 μm、20 μm的方式設定的情形時，分別獲得了評價D、評價B、評價A。再者，所謂殘存於凹部5內的樹脂材料的寬度尺寸W3為0 μm的情形，與將凹部5內的樹脂材料全部去除為相同含意。
如圖16所示，於以殘存於凹部5內的樹脂材料的高度尺寸H3成為50 μm的方式設定，且以殘存於凹部5內的樹脂材料的寬度尺寸W3分別成為0 μm、10 μm、20 μm的方式設定的情形時，分別獲得了評價D、評價C、評價C。
如圖16所示，於以使殘存於凹部5內的樹脂材料的高度尺寸H3成為0 μm的方式設定的情形時，即，於將凹部5內的樹脂全部去除的狀態下，獲得了評價D。
根據圖16所示的實驗結果，關於殘存於凹部5內的樹脂材料的寬度尺寸W3，可知與0 μm（即，於凹部5內不殘存樹脂）的情形相比，1 0μm的情形可抑制毛邊的產生，20 μm的情形可進一步抑制毛邊的產生。可認為，若殘存於凹部5內的樹脂材料的寬度尺寸W3小，則於切割時刀片接觸內壁面4w上的鍍敷層10，產生鍍敷伸長。就該觀點而言，可謂殘存於凹部5內的樹脂材料的寬度尺寸W3較佳為預先確保某程度的大小。
根據圖16所示的實驗結果，於著眼於殘存於凹部5內的樹脂材料的樹脂端面9t的高度尺寸H3的情形時，即，於在切斷步驟中將引線框架1切斷的狀態下，凹部5內的樹脂材料9的一部分9c具有藉由切斷所形成的樹脂端面9t，相對於高度方向AR上的凹部5的高度尺寸H1（100 μm），於高度方向AR上的樹脂端面9t的高度尺寸H3為50 μm以上且80 μm以下的大小的情形時，可獲得評價C以上。就抑制毛邊的產生的觀點而言，可謂較佳為相對於凹部5的高度尺寸H1而樹脂端面9t的高度尺寸H3為50%以上且80%以下的大小。
以上，對實施形態進行了說明，但所述揭示內容於所有方面為例示而非限制性。本發明的技術範圍是由申請專利範圍表示，包含與申請專利範圍均等的含意及範圍內的所有變更。
1:引線框架 1a、9a:表面 1b:背面 2:晶粒墊 3:引線 4:系桿 4b:部分 4t:金屬端面 4v:底面 4w:內壁面 5:凹部 6:半導體晶片 7:接合線 8:保護膜 9、9b:樹脂材料 9c:一部分 9s、9t:樹脂端面 10、10a:鍍敷層 11、11y、11z:半導體裝置 12:刀片 13:焊盤 14:焊料 19:毛邊 A、B、C、D:評價 AR:高度方向 H1、H2、H3:高度尺寸 L2:雷射光 W1、W2、W3:寬度尺寸
圖1為表示準備步驟中準備的引線框架及多個半導體晶片的平面圖。 圖2為沿著圖1中的II-II線的箭視剖面圖，表示於形成有凹部的引線框架（晶粒墊）上接合有半導體晶片的狀態。 圖3為表示進行了樹脂密封步驟的狀態的剖面圖。 圖4為表示於進行雷射光照射步驟之前去除了保護膜的狀態的剖面圖。 圖5為表示進行雷射光照射步驟的狀況的剖面圖。 圖6為表示進行鍍敷步驟之後的狀況的剖面圖。 圖7為表示進行切斷步驟的狀況的剖面圖。 圖8為表示藉由實施形態的製造方法所得的半導體裝置的立體圖。 圖9為將藉由實施形態的製造方法所得的半導體裝置的端面放大表示的立體圖。 圖10為表示藉由實施形態的製造方法所得的半導體裝置經封裝的狀況的剖面圖。 圖11為表示比較例的半導體裝置的製造方法中進行鍍敷步驟之後的狀況的剖面圖。 圖12為表示比較例的半導體裝置的製造方法中進行切斷步驟的狀況的剖面圖。 圖13為表示藉由其他比較例的半導體裝置的製造方法所得的半導體裝置經封裝的狀況的剖面圖。 圖14為表示實施形態的變形例的半導體裝置的製造方法中進行雷射光照射步驟的狀況的剖面圖。 圖15為用以說明關於實施形態所進行的實驗例的條件的剖面圖。 圖16為表示關於實施形態所進行的實驗例的結果的表。
1b:背面
3:引線
4:系桿
4b:部分
4t:金屬端面
4v:底面
4w:內壁面
5:凹部
7:接合線
9:樹脂材料
9a:表面
9c:一部分
9s、9t:樹脂端面
10:鍍敷層
11:半導體裝置
12:刀片
W2:寬度尺寸

Claims (7)

  1. 一種半導體裝置的製造方法，包括： 樹脂密封步驟，於在形成有凹部的引線框架接合有半導體晶片的狀態下，利用樹脂材料將所述半導體晶片密封； 雷射光照射步驟，向所述凹部照射雷射光，以於所述凹部內殘留所述樹脂材料的一部分的方式利用所述雷射光將所述凹部內的所述樹脂材料去除；以及 切斷步驟，將所述引線框架中的所述凹部的底面與所述凹部內的所述樹脂材料的所述一部分一起切斷。
  2. 如請求項1所述的半導體裝置的製造方法，其中於所述樹脂密封步驟中，使用經實施鍍敷處理的所述引線框架。
  3. 如請求項1所述的半導體裝置的製造方法，其中於所述雷射光照射步驟之後，更包括：鍍敷步驟，對所述引線框架進行鍍敷處理。
  4. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中於在所述切斷步驟中將所述引線框架切斷的狀態下，所述引線框架的所述凹部的所述底面、與所述凹部內的所述樹脂材料的所述一部分於所述引線框架的高度方向上相互重疊。
  5. 如請求項1至請求項4中任一項所述的半導體裝置的製造方法，其中於在所述切斷步驟中將所述引線框架切斷的狀態下， 所述凹部內的所述樹脂材料的所述一部分具有藉由切斷而形成的樹脂端面， 相對於所述凹部的高度尺寸，所述樹脂端面的高度尺寸為50%以上且80%以下的大小。
  6. 一種半導體裝置，包括： 引線框架，形成有凹部；以及 半導體晶片，接合於所述引線框架，由樹脂材料進行了樹脂密封，且 所述半導體裝置是藉由將所述引線框架中的所述凹部的底面切斷而製作， 所述引線框架的所述凹部的所述底面、與所述凹部內的所述樹脂材料於所述引線框架的高度方向上相互重疊。
  7. 如請求項6所述的半導體裝置，其中所述凹部內的所述樹脂材料具有藉由切斷而形成的樹脂端面， 相對於所述凹部的高度尺寸，所述樹脂端面的高度尺寸為50%以上且80%以下的大小。
TW111127539A 2021-09-27 2022-07-22 半導體裝置以及其製造方法 TWI829258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021156848A JP2023047750A (ja) 2021-09-27 2021-09-27 半導体装置およびその製造方法
JP2021-156848 2021-09-27

Publications (2)

Publication Number Publication Date
TW202314876A true TW202314876A (zh) 2023-04-01
TWI829258B TWI829258B (zh) 2024-01-11

Family

ID=85720426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127539A TWI829258B (zh) 2021-09-27 2022-07-22 半導體裝置以及其製造方法

Country Status (6)

Country Link
EP (1) EP4411815A1 (zh)
JP (1) JP2023047750A (zh)
KR (1) KR20240043156A (zh)
CN (1) CN117981079A (zh)
TW (1) TWI829258B (zh)
WO (1) WO2023047720A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP6879172B2 (ja) * 2017-11-10 2021-06-02 日亜化学工業株式会社 発光装置
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
JP2019102757A (ja) 2017-12-07 2019-06-24 株式会社ディスコ Ｑｆｎパッケージ基板の切削方法
JP7010737B2 (ja) * 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
JP6952737B2 (ja) * 2019-05-24 2021-10-20 Ｔｏｗａ株式会社 保持部材、検査機構、切断装置、保持対象物の製造方法及び保持部材の製造方法

Also Published As

Publication number Publication date
EP4411815A1 (en) 2024-08-07
KR20240043156A (ko) 2024-04-02
WO2023047720A1 (ja) 2023-03-30
TWI829258B (zh) 2024-01-11
JP2023047750A (ja) 2023-04-06
CN117981079A (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US9263274B2 (en) Method for manufacturing semiconductor device
TWI411132B (zh) 用於端子的側鍍覆的雷射製程
JP5319571B2 (ja) 半導体装置の製造方法
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
TWI743778B (zh) 半導體裝置的製造方法
EP3440697A1 (en) Flat no-leads package with improved contact leads
CN113614879A (zh) 具有侧壁镀层的半导体封装
TW201935646A (zh) 半導體裝置及其製造方法
JP2022103594A (ja) リードフレーム、リードフレームの製造方法及び半導体装置
TWI829258B (zh) 半導體裝置以及其製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
TWI802479B (zh) 半導體裝置的製造方法以及引線框架
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2006049694A (ja) 二重ゲージ・リードフレーム
TWI723932B (zh) 側面可潤濕封裝元件及其製法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
TW202325453A (zh) 雷射加工裝置、雷射加工方法、及半導體裝置的製造方法
CN116564918A (zh) 封装结构
JP2003249615A (ja) リードフレーム及びその切断方法
JP2001077281A (ja) 樹脂封止型半導体装置の製造方法