TWI723932B - 側面可潤濕封裝元件及其製法 - Google Patents

側面可潤濕封裝元件及其製法 Download PDF

Info

Publication number
TWI723932B
TWI723932B TW109126678A TW109126678A TWI723932B TW I723932 B TWI723932 B TW I723932B TW 109126678 A TW109126678 A TW 109126678A TW 109126678 A TW109126678 A TW 109126678A TW I723932 B TWI723932 B TW I723932B
Authority
TW
Taiwan
Prior art keywords
lead frame
package
packaging material
package component
concave arc
Prior art date
Application number
TW109126678A
Other languages
English (en)
Other versions
TW202207401A (zh
Inventor
何中雄
李季學
Original Assignee
強茂股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 強茂股份有限公司 filed Critical 強茂股份有限公司
Priority to TW109126678A priority Critical patent/TWI723932B/zh
Application granted granted Critical
Publication of TWI723932B publication Critical patent/TWI723932B/zh
Publication of TW202207401A publication Critical patent/TW202207401A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明為一種側面可潤濕封裝元件及其製法，其中，該封裝元件包含有一封膠材、一晶粒及複數個銲接墊，各銲接墊由該封裝材的底面外露，其中，該複數個銲接墊當中包含有位在封裝材側邊的邊緣銲接墊，每個邊緣銲接墊利用過蝕刻程序形成一底切部，該底切部露出於該封裝材的側面；當封裝元件銲接至一電路板時，銲錫可以吸附在該邊緣銲接墊的底切部，提高銲接良率及易於觀察銲接狀態。

Description

側面可潤濕封裝元件及其製法
本發明關於一種半導體元件封裝技術，尤指一種側面可潤濕封裝元件及其製法。
傳統四邊扁平無引線(Quad Flat No-Lead, QFN)或雙邊扁平無引線(Dual Flat No-Lead, DFN)其導電銲墊設置在封裝膠體的底面，當QFN／DFN封裝元件實際銲接到電路板上時，較不容易判斷出銲接品質。因此，目前已有廠商略微改變QFN/DFN封裝元件的結構，在其側面上露出以金屬構成的導線架，在銲接過程中提高銲錫吸附在導線架側面的機率，也較易於觀察QFN/DFN封裝元件是否良好銲接在電路板，這種在封裝元件露出金屬表面觀察銲接的結構即為側面可潤濕(Side wettable)封裝元件。
請參看圖3A~圖3C所示，為目前其中一種QFN封裝元件的製法流程圖。如圖3A所示，在一導線架41上設置有複數晶粒42並以封裝材43包覆各該晶粒42，在導線架41的底面透過電鍍形成有一銲接層44a，圖3A顯示的狀態是已經初步完成黏晶、封膠、接腳電鍍等步驟。
參考圖3B，利用一第一切割工具51沿著預設的切割處，從銲接層44a的一面向下進行半切割(half-cut)，也就是約略切割到該導線架41的一半厚度，該第一切割工具51之寬度為第一寬度W1。
再參考圖3C，完成半切割步驟後，再對該導線架41的切割處進行電鍍以形成一銲接層44b。
請參考圖3D，利用一第二切割工具52再對該導線架41及封裝材43完全切割，使相鄰的封裝元件彼此之間相互分離，該第二切割工具52的寬度為第二寬度W2，該第二寬度W2小於第一寬度W1，所以在封裝元件的側面會形成一階梯部45。
但上述製法完成的封裝元件具有以下缺點：
一、該導線架41需要具有足夠的厚度，以進行兩次的切割作業。但較厚的導線架41不利於產品的薄型化，而且也會導致製程成本提高。
二、因為需先對該導線架41進行半切割作業，因此必需精密控制半切割步驟的相關參數，以避免對該導線架41過度切割或切斷。
三、最終對導線架41進行切割作業後，如圖3C所示，有可能在封裝元件的側面形成殘留的金屬毛邊(burr)46，若相鄰兩接點的距離較近時，該金屬毛邊極有可能引起短路。
四、導線架41本身在經過完全切割後，會從封裝元件的側面外露，形成氧化銅而產生露銅問題。
再請參看圖4A~圖4C所示，為QFN封裝元件的另一種製法流程圖。圖4A所示是初步完成黏晶、封膠、接腳電鍍等步驟的半成品，在一導線架61上設置有複數晶粒62並以封裝材63包覆各該晶粒62，該導線架61的部分表面透過電鍍步驟形成一電鍍層64，該電鍍層64可以是一鎳鈀層(NiPd)、一鎳鈀金層(NiPdAu)或是其它用於提供表面保護的適當材質。在該封裝材63的底面可貼覆一層承載薄膜65以提供支撐作用。
該銲接層64可作為一遮罩層使用，在沒有被銲接層64覆蓋的導線架61表面進行蝕刻以形成一蝕刻凹槽66，該蝕刻凹槽66的所在位置是位於相鄰封裝元件之間的一分隔區，蝕刻停止深度約是以該導線架61的一半厚度，使蝕刻凹槽66內的導線架61表面顯露出來。
參考圖4B所示，在蝕刻步驟後進行一電鍍步驟以形成一銲接層67。該銲接層67可覆蓋住該電鍍層64以及在蝕刻凹槽66內的導線架61。
參考圖4C，在形成銲接層67之後，利用一切割工具68對該蝕刻凹槽66進行切割，完全切斷該導線架61及封裝材63，令相鄰的封裝元件彼此之間相互分離。
利用上述圖製法完成的封裝元件，也同樣具有相似的缺點：
一、該導線架61需要具有足夠的厚度，以進行蝕刻、切割兩道步驟，如此不利於產品的薄型化並且會提高製程成本。
二、因為需先對該導線架61進行半蝕刻作業，因此必需精密控制半蝕刻步驟的相關參數，以避免對該導線架61過度蝕刻。
三、最終對導線架61進行切割作業後，在封裝元件的側面形成殘留的金屬毛邊(burr)69。
四、導線架61本身會在封裝元件的側面外露出來，形成氧化銅而產生露銅問題。
根據本發明一較佳實施例，本發明提供一種側面可潤濕封裝元件，包含：
一封裝材，具有一底面及複數個側面；
一晶粒，包覆在該封裝材內部；
複數個銲接墊，電性連接該晶粒，各銲接墊是部分地包覆在該封裝材內部且由該封裝材的底面外露出來，其中該複數個銲接墊包含有數個邊緣銲接墊，各邊緣銲接墊的側面係形成一底切部，該底切部露出於該封裝材的側面；
其中，各底切部的側面為一內凹弧面，該內凹弧面的高度與各邊緣銲接墊的厚度一致，該內凹弧面相對於該封裝材的側面橫向內縮。
根據本發明一較佳實施例，本發明提供一種側面可潤濕封裝元件的製法，該製法包含：
製備一封裝半成品，該封裝半成品貼合在一承載薄膜表面，且該封裝半成品包含一導線架、複數晶粒及一封裝材，其中，該導線架的底面貼合在該承載薄膜的表面，該複數晶粒黏置在該導線架的表面且電性連接導線架，該封裝材包覆該晶粒及導線架；
在該封裝材的預定切割道上進行裁切，從封裝材的表面向下完全切割該封裝材及該導線架，以形成複數個獨立的封裝元件；
對顯露出來的導線架進行過蝕刻，令導線架的側面橫向形成一內縮的底切部，該底切部露出於該封裝材的側面，其中，各底切部的側面為一內凹弧面，該內凹弧面的高度與各該導線架的厚度一致，該內凹弧面相對於該封裝材的側面橫向內縮。
相較於先前技術，本發明不需要對導線架進行兩道的切割作業，或是先蝕刻後再切割，因此可以直接使用較薄的導線架，達到簡化製程步驟、減少封裝元件厚度及降低製程成本的功效。
本發明是一種封裝元件，例如QFN或DFN封裝元件，在以下的詳細說明中，以二極體封裝元件作為範例加以說明，但不限於此種元件。
參考圖1A所示的封裝半成品，該封裝半成品貼合在一承載薄膜1表面，以方便進行後續製程作業，該封裝半成品已初步完成黏晶、晶粒連接、封膠等封裝步驟，主要構造包含一導線架10、晶粒11、封裝材12，該導線架10的底面貼合在該承載薄膜1的表面；該晶粒11已經黏置在該導線架10的表面而且完成電性連接，實現電性連接的手段有多種，例如透過打線、覆晶接合等，只要能夠與該導線架10構成電氣連接即可；該封裝材12包覆該晶粒11及導線架10。在相鄰的晶粒11之間預留有足夠的距離以進行後續的切割。
請參考圖1B所示，本發明利用一切割工具13在封裝材12的預定切割道上進行裁切，從封裝材12的表面向下完全切割該封裝材12及該導線架10，令相鄰的晶粒11彼此間獨立分開以形成複數個封裝元件。
請參考圖1C所示，完成切割步驟後即執行一蝕刻步驟，對顯露出來的導線架10進行蝕刻。在進行蝕刻的過程中，本發明可藉由控制蝕刻時間而對導線架10過蝕刻(over etch)，令導線架10的側面橫向形成一內縮的底切部(undercut)14，使得底切部14的側面大致呈現一內凹弧面，該內凹弧面的高度與導線架10的厚度一致，也就是該內凹弧面的最頂端鄰接該封裝材12，而該內凹弧面未與該封裝材12的側面對齊。除此之外，即使導線架10在前面的切割步驟中形成有金屬毛邊15(如圖1B所示)，該毛邊15也會因蝕刻而被去除。因為本發明是刻意形成該底切部14，可以不必精準控制蝕刻深度，即使過度蝕刻亦不會影響，故可以簡化製程控制。
請參考圖1D所示，完成蝕刻步驟後，將各封裝元件翻轉(re-mount)，令導線架10原本貼合在該承載薄膜1的底面轉為朝上，以進一步對該導線架10的底面進行作業。
請參考圖1E所示，各封裝元件翻轉之後，對該導線架10露出的表面電鍍一保護層16，該保護層16的材質可選自錫層、金層、銀層或鎳金層等表面保護材質，所採用的電鍍作法可採用如化錫法(Immersion Tin)、無電鍍鎳浸金(ENIG)、滾鍍、化銀法(Immersion Silver)等，本發明因為可對露出來的導線架10全面電鍍形成該保護層16，所以可避免直接露出該導線架10的露銅問題。在形成該保護層16之後，可進一步移除該承載薄膜1以獲得獨立的封裝元件。該封裝元件也可再進行打印等後續作業，在此不多加贅述。
請參考圖2所示，為本發明所示封裝元件銲接在一電路板P上的示意圖，該導線架10構成了封裝元件的複數個銲接墊10a、10b、10c，包含延伸在封裝元件側面的邊緣的銲接墊10a、10c，該些銲接墊10a、10c的側面形成該底切部14。在銲接過程中，銲錫S除了分布在各銲接墊10a、10b、10c下方，亦可以吸附位在邊緣的銲接墊10a、10c其側面的底切部14，銲錫S向上攀爬的高度相當於從電路板P的表面至該封裝材12的底面，並完整包覆封裝元件側面的保護層16。
綜上所述，本發明相較於現有的封裝元件及製法，不僅具有側面可潤濕(Side wettable)封裝元件本身具有的特點，還兼具下述特徵：
一、可採用較薄的該導線架：由於本發明不需要對導線架進行兩道的切割作業，或是先蝕刻後再切割，因此可以直接使用較薄的導線架。如此不僅簡化製程步驟、減少封裝元件厚度，並可降低製程成本。
二、消除金屬毛邊：本發明先切割後再對導線架進行蝕刻，即使導線架在切割過程中產生些許毛邊，亦會在蝕刻步驟中被去除，防上毛邊導致短路。
1:承載薄膜 10:導線架 10a,10b,10c:銲接墊 11:晶粒 12:封裝材 13:切割工具 14:底切部 15:毛邊 16:保護層 41:導線架 42:晶粒 43:封裝材 44a:銲接層 44b:銲接層 45:階梯部 46:毛邊 51:第一切割工具 52:第二切割工具 61:導線架 62:晶粒 63:封裝材 64:電鍍層 65:承載薄膜 66:蝕刻凹槽 67:銲接層 68:切割工具 69:毛邊 P:電路板 S:銲錫
圖1A~1E：本發明封裝元件的製法流程圖。 圖2：本發明封裝元件銲接在一電路板上的示意圖。 圖3A~3D：現有封裝元件的製法流程圖。 圖4A~4C：現有封裝元件的另一種製法流程圖。
10a,10b,10c:銲接墊
11:晶粒
12:封裝材
14:底切部
16:保護層
P:電路板
S:銲錫

Claims (9)

  1. 一種側面可潤濕封裝元件，包含：一封裝材，具有一底面及複數個側面；一晶粒，包覆在該封裝材內部；複數個銲接墊，是以同一個導線架切割後所形成且電性連接該晶粒，各銲接墊是部分地包覆在該封裝材內部且由該封裝材的底面外露出來，其中該複數個銲接墊包含有數個邊緣銲接墊，各邊緣銲接墊的側面係形成一底切部，該底切部露出於該封裝材的側面；其中，各底切部的側面為藉由蝕刻已切割完成之該導線架所形成之一內凹弧面，該內凹弧面的高度與各邊緣銲接墊的厚度一致，該內凹弧面相對於該封裝材的側面係橫向內縮。
  2. 如請求項1所述之側面可潤濕封裝元件，其中，露出於該封裝材底面的各銲接墊的表面形成有一保護層；各邊緣銲接墊的該內凹弧面亦形成有該保護層。
  3. 如請求項1所述之側面可潤濕封裝元件，其中，各內凹弧面的最頂端鄰接該封裝材。
  4. 如請求項1所述之側面可潤濕封裝元件，其中，各邊緣銲接墊的底切部是以過蝕刻(over etch)形成。
  5. 如請求項1所述之側面可潤濕封裝元件，其中，該晶粒為二極體晶粒。
  6. 一種側面可潤濕封裝元件的製法，包含：製備一封裝半成品，該封裝半成品貼合在一承載薄膜表面，且該封裝半成品包含一導線架、複數晶粒及一封裝材，其中，該導線架的底面貼合在該承載 薄膜的表面，該複數晶粒黏置在該導線架的表面且電性連接導線架，該封裝材包覆該晶粒及導線架；在該封裝材的預定切割道上進行切割，從封裝材的表面向下完全切割該封裝材及該導線架，以形成複數個獨立的封裝元件；對顯露出來的導線架進行過蝕刻，令導線架的側面橫向形成一內縮的底切部，該底切部露出於該封裝材的側面，其中，各底切部的側面為一內凹弧面，該內凹弧面的高度與各該導線架的厚度一致，該內凹弧面相對於該封裝材的側面橫向內縮。
  7. 如請求項6所述側面可潤濕封裝元件的製法，進一步包含：將各封裝元件翻轉，令原本貼合在該承載薄膜的導線架底面轉為朝上；對該導線架露出的表面電鍍一保護層，該保護層完整覆蓋各個底切部的內凹弧面。
  8. 如請求項7所述側面可潤濕封裝元件的製法，其中，在該電鍍保護層的步驟中，該保護層係選自錫層、金層、銀層或鎳金層的其中一種。
  9. 如請求項7所述側面可潤濕封裝元件的製法，其中，在該電鍍保護層的步驟中，該保護層係利用化錫法(Immersion Tin)、無電鍍鎳浸金(ENIG)法、滾鍍法或化銀法(Immersion Silver)形成。
TW109126678A 2020-08-06 2020-08-06 側面可潤濕封裝元件及其製法 TWI723932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109126678A TWI723932B (zh) 2020-08-06 2020-08-06 側面可潤濕封裝元件及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109126678A TWI723932B (zh) 2020-08-06 2020-08-06 側面可潤濕封裝元件及其製法

Publications (2)

Publication Number Publication Date
TWI723932B true TWI723932B (zh) 2021-04-01
TW202207401A TW202207401A (zh) 2022-02-16

Family

ID=76604808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126678A TWI723932B (zh) 2020-08-06 2020-08-06 側面可潤濕封裝元件及其製法

Country Status (1)

Country Link
TW (1) TWI723932B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079888A1 (en) * 2009-10-01 2011-04-07 Henry Descalzo Bathan Integrated circuit packaging system with protective coating and method of manufacture thereof
US20140001616A1 (en) * 2012-06-29 2014-01-02 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
TW201812933A (zh) * 2016-08-31 2018-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TW201939696A (zh) * 2018-03-06 2019-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
TW202018829A (zh) * 2018-11-12 2020-05-16 台達電子國際（新加坡）私人有限公司 封裝方法及封裝結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079888A1 (en) * 2009-10-01 2011-04-07 Henry Descalzo Bathan Integrated circuit packaging system with protective coating and method of manufacture thereof
US20140001616A1 (en) * 2012-06-29 2014-01-02 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
TW201812933A (zh) * 2016-08-31 2018-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TW201939696A (zh) * 2018-03-06 2019-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
TW202018829A (zh) * 2018-11-12 2020-05-16 台達電子國際（新加坡）私人有限公司 封裝方法及封裝結構

Also Published As

Publication number Publication date
TW202207401A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7514293B2 (en) Method of manufacturing a semiconductor device
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
TWI455213B (zh) 無外引腳封裝結構及其製作方法
CN102859687A (zh) 半导体器件及其制造方法
JP2011523213A (ja) 薄箔を基礎とした半導体パッケージ
US20170117210A1 (en) Leadframe
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
TWI723932B (zh) 側面可潤濕封裝元件及其製法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP6828959B2 (ja) リードフレームおよびその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
US20220246561A1 (en) Method for manufacturing side wettable package
JP2005191158A (ja) 半導体装置及びその製造方法
TWI718947B (zh) 半導體封裝元件及其製造方法
US20220208664A1 (en) Lead frame, method of making lead frame, and semiconductor device
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
TW202314876A (zh) 半導體裝置以及其製造方法
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP3499655B2 (ja) 半導体装置
TW202236537A (zh) 半導體封裝結構及導線架
JP2011249838A (ja) 半導体装置及びその製造方法