CN117981079A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN117981079A
CN117981079A CN202280063487.0A CN202280063487A CN117981079A CN 117981079 A CN117981079 A CN 117981079A CN 202280063487 A CN202280063487 A CN 202280063487A CN 117981079 A CN117981079 A CN 117981079A
Authority
CN
China
Prior art keywords
recess
lead frame
resin material
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280063487.0A
Other languages
English (en)
Inventor
高森雄大
中村圭一
藤原直己
花坂周邦
宫田和志
石桥干司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN117981079A publication Critical patent/CN117981079A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

半导体装置的制造方法包含：树脂密封工序，于在形成有凹部(5)的引线框架(1)接合有半导体芯片(6)的状态下，利用树脂材料(9)将半导体芯片(6)密封；激光光照射工序，向凹部(5)照射激光光，以在凹部(5)内残留树脂材料(9)的一部分(9c)的方式利用激光光将凹部(5)内的树脂材料(9)去除；以及切断工序，将引线框架(1)中的凹部(5)的底面(4v)与凹部(5)内的树脂材料(9)的一部分(9c)一起切断。

Description

半导体装置以及其制造方法
技术领域
本说明书涉及一种半导体装置以及其制造方法。
背景技术
如专利文献1(日本专利特开2019-102757号公报)所公开，通过将四方无引线扁平封装(Quad Flat Non-leaded Package，QFN)封装体基板分割，从而制作QFN型的半导体装置。通过分割而多个微细的电极在半导体装置的端面露出。专利文献1(段落[0003])公开有，在这些电极产生毛边的情形时，有可能电极彼此相连(短路)，或者将半导体装置设置于母基板时无法良好地将半导体装置载置于基板上。
专利文献2(日本专利特开2011-077278号公报)所公开的半导体装置中，在引线框架的引线部的与芯片搭载面侧为相反侧的部分，形成有凹部(凹状部)。专利文献1(段落[0062]、段落[0063]等)公开有，通过向凹部照射激光光而将填充于凹部的树脂材料去除，由此使被覆凹部的下表面侧(与芯片搭载面为相反侧)的部分的镀敷膜在外部露出，然后使用刀片沿着凹部将封装体分割，由此可获得半导体装置。
现有技术文献
专利文献
专利文献1：日本专利特开2019-102757号公报
专利文献2：日本专利特开2011-077278号公报
发明内容
发明所要解决的问题
向设于引线框架的凹部照射激光光，将填充于凹部的树脂材料全部去除。在所述情形时，在使用刀片沿着凹部将封装体分割时，在引线框架的凹部的底面(形成有凹部的部分的端面)，容易产生毛边。引线框架大多情况下包含铜，在通常的金属材质中，铜具有相对较柔软的性质。包含铜的引线框架中，毛边的高度容易不均一。在QFN等使端子侧面露出的半导体装置中，若在端子部的端面产生具有各种高度的毛边，则有可能根据毛边的高度而各个体中封装高度及平坦度等不均一，或者封装强度降低。
本说明书的目的在于公开一种包括下述结构的半导体装置以及其制造方法，即：可抑制在引线框架的凹部的底面产生毛边。
解决问题的技术手段
基于本公开的半导体装置的制造方法包含：树脂密封工序，于在形成有凹部的引线框架接合有半导体芯片的状态下，利用树脂材料将所述半导体芯片密封；激光光照射工序，向所述凹部照射激光光，以在所述凹部内残留所述树脂材料的一部分的方式通过所述激光光将所述凹部内的所述树脂材料去除；以及切断工序，将所述引线框架中的所述凹部的底面与所述凹部内的所述树脂材料的所述一部分一起切断。
基于本公开的半导体装置包括：引线框架，形成有凹部；以及半导体芯片，接合于所述引线框架，由树脂材料进行了树脂密封，且所述半导体装置是通过将所述引线框架中的所述凹部的底面切断而制作，并且所述引线框架的所述凹部的所述底面、与所述凹部内的所述树脂材料在所述引线框架的高度方向上相互重叠。
发明的效果
根据所述结构，可获得一种包括下述结构的半导体装置以及其制造方法，即：可抑制在引线框架的凹部的底面产生毛边。
附图说明
[图1]为表示准备工序中准备的引线框架及多个半导体芯片的平面图。
[图2]为沿着图1中的II-II线的箭视剖面图，表示在形成有凹部的引线框架(晶粒垫)上接合有半导体芯片的状态。
[图3]为表示进行了树脂密封工序的状态的剖面图。
[图4]为表示在进行激光光照射工序之前去除了保护膜的状态的剖面图。
[图5]为表示进行激光光照射工序的状况的剖面图。
[图6]为表示进行镀敷工序之后的状况的剖面图。
[图7]为表示进行切断工序的状况的剖面图。
[图8]为表示通过实施方式的制造方法所得的半导体装置的立体图。
[图9]为将通过实施方式的制造方法所得的半导体装置的端面放大表示的立体图。
[图10]为表示通过实施方式的制造方法所得的半导体装置经封装的状况的剖面图。
[图11]为表示比较例的半导体装置的制造方法中进行镀敷工序之后的状况的剖面图。
[图12]为表示比较例的半导体装置的制造方法中进行切断工序的状况的剖面图。
[图13]为表示通过其他比较例的半导体装置的制造方法所得的半导体装置经封装的状况的剖面图。
[图14]为表示实施方式的变形例的半导体装置的制造方法中进行激光光照射工序的状况的剖面图。
[图15]为用以说明关于实施方式所进行的实验例的条件的剖面图。
[图16]为表示关于实施方式所进行的实验例的结果的表。
具体实施方式
以下，一方面参照附图一方面对实施方式加以说明。以下的说明中，对相同的零件及相应零件标注相同的参照编号，不反复进行重复的说明。实施方式的半导体装置的制造方法包含准备工序、树脂密封工序、激光光照射工序、镀敷工序及切断工序。以下，对这些工序依序进行说明。
(准备工序)
图1为表示准备工序中准备的引线框架1及多个半导体芯片6的平面图。引线框架1由铜等金属形成为平板状，具有表面1a及背面1b。图1表示自表面1a一侧观看的引线框架1的平面图。
引线框架1包含以矩阵状排列的多个晶粒垫2、配置于各晶粒垫2的周围(四方)的多个引线3、及将配置于各晶粒垫2的四方的多个引线3连结并且包围的系杆(tie bar)4。在引线框架1(晶粒垫2)的表面1a一侧设有芯片搭载面，在引线框架1(系杆4)的背面1b一侧设有后述的凹部5。图1中，示出在各晶粒垫2上配置有半导体芯片6的状态。
系杆4在引线框架1中形成为格子状。在引线框架1，预先形成有沿着系杆4延伸的凹部5。凹部5以在引线框架1的高度方向(图2所示的箭头AR方向)自背面1b向表面1a凹陷的方式形成。凹部5在引线框架1的背面1b中以槽状延伸，在相对于凹部5的延伸方向正交的方向，凹部5具有宽度尺寸W1(图1、图2)。宽度尺寸W1例如为0.40mm～0.50mm。
凹部5并未自背面1b的侧至表面1a一侧将引线框架1贯通，例如具有引线框架1的厚度的一半的高度(此处，与深度为相同含意)，可通过将引线框架1加以蚀刻(干式蚀刻)而形成。关于凹部5的宽度尺寸W1及高度尺寸，考虑到确保后续工序中不产生变形等不良状况的程度的强度，在后工序中可进行良好的外观检查，且考虑作为成品的半导体装置的良好的封装强度等，而设定为最适的值。
图2为沿着图1中的II-II线的箭视剖面图，表示在形成有凹部5的引线框架1(晶粒垫2)上接合有半导体芯片6的状态。如图2所示，设于各半导体芯片6的多个电极经由接合线7电性连接于引线3(图1)。此外，为方便起见，图1中未图示接合线7。
(树脂密封工序)
图3为表示进行了树脂密封工序的状态的剖面图。树脂密封工序中，于在引线框架1接合有半导体芯片6的状态下，利用树脂材料9将半导体芯片6密封于引线框架1上。如图2及图3所示，可在树脂密封工序之前，在引线框架1的凹部5侧贴附保护膜8(例如聚酰亚胺树脂带)，贴附保护膜8后进行树脂密封。
通过实施树脂密封工序，从而在凹部5的内侧填充有树脂材料9(9b)(参照图4)。引线框架1(系杆4)中，划分形成凹部5的部分4b的内壁面4w(图4)及底面4v(图4)由树脂材料9(9b)遮蔽。此处，系杆4的内壁面4w例如为自系杆4的背面1b沿高度方向AR延伸的平面、或沿相对于系杆4的背面1b正交的方向延伸的平面。系杆4的底面4v例如为相对于系杆4的背面1b平行地延伸的平面、或沿相对于高度方向AR正交的方向延伸的平面。通过底面4v、及设于底面4v的两外侧的一对内壁面4w，划分形成有作为空间的凹部5。
如图4所示，在进行下文将述的激光光照射工序之前，将保护膜8自引线框架1的背面1b剥下。通过去除保护膜8，从而使引线框架1的背面1b、及形成于引线框架1的凹部5内的树脂材料9(9b)露出。
(激光光照射工序)
如图5所示，激光光照射工序中，向凹部5内的树脂材料9照射激光光L2。作为激光光L2，能以脉波激光的形式利用下述激光，即：在激光光激振装置中通过二次谐波产生(Second Harmonic Generation，SHG)材料将钇铝石榴石(Yttrium-Aluminum Garnet，YAG)激光或YVO4激光或自这些激光发出的激光光进行波长变换的绿色激光。而且，通过利用扫描光学系统进行扫描，从而可使激光光L2的照射区域变化。
通过持续照射激光光L2，从而将树脂材料9(9b)去除，伴随于此，系杆4(形成凹部5的部分4b)的内壁面4w露出。相对于形成凹部5的内壁面4w的高度尺寸H1，既定的高度尺寸H2的部分的树脂材料9被去除。此处，不将凹部5内的树脂材料9(9b)全部去除，而以在凹部5内残留树脂材料9(9b)中的一部分9c的方式，通过激光光L2将凹部5内的树脂材料9去除。根据树脂材料9的材质或树脂材料9的尺寸(凹部5的宽度尺寸W1等)，以使树脂材料9以所需程度残留的方式，使激光光L2的波长、输出、激光径、照射时间等最适化。
(镀敷工序)
如图6所示，以树脂材料9的一部分9c残留于凹部5的内侧那样的形式将凹部5内的树脂材料9去除后，即在激光光照射工序之后，对引线框架1进行镀敷处理。由此，在引线框架1的晶粒垫2(未图示)的背面1b、引线框架1的系杆4的背面1b及内壁面4w，形成有镀敷层10。
作为镀敷层10的材料，可根据用于封装的焊料材料来选定焊料濡湿性良好的材料。例如，在使用Sn(锡)系的焊料的情形时，可使用锡(Sn)、锡-铜合金(Sn-Cu)、锡-银合金(Sn-Ag)、锡-铋(Sn-Bi)等，也可设为在引线框架1侧的基底使用Ni的层叠体的镀敷层10。镀敷工序中，可对引线框架1进行既定的清洗处理后进行镀敷处理。作为镀敷工序的前处理的引线框架1的表面处理，除了清洗处理以外，也可进行用于氧化膜的去除、表面活化等的处理。
(切断工序)
如图7所示，对引线框架1进行镀敷处理之后，将引线框架1(系杆4)中的凹部5的底面4v(形成凹部5的部分4b)与凹部5内的树脂材料9的一部分9c一起切断。所述切断工序中，使用刀片12，将树脂材料9的一部分9c、引线框架1(系杆4)的部分4b、及位于较引线框架1更靠表面9a一侧的树脂材料9切断。刀片12的宽度尺寸W2为较凹部5的宽度尺寸W1(图1、图2、图5)更小的值。
通过实施切断工序，从而可获得多个半导体装置11。在半导体装置11的通过切断所形成的端面，树脂端面9t、树脂端面9s及金属端面4t露出。树脂端面9t是通过将树脂材料9的一部分9c切断而形成，树脂端面9s是通过将位于较引线框架1更靠表面9a一侧的树脂材料9切断而形成。金属端面4t是通过将引线框架1(系杆4)的底面4v(形成凹部5的部分4b)切断而形成。
图8为表示通过实施方式的制造方法所得的半导体装置11的立体图，图9为将半导体装置11放大表示的立体图。如图8及图9所示，半导体装置11为在平面视的情形时电性连接用的引线不向制品的外部突出的、QFN型的无引线型的制品。在凹部5(参照图7)的内侧，即内壁面4w与底面4v之间的角部上，树脂材料9的一部分9c残留。
如图10所示，半导体装置11中，在各引线3的侧部(单侧部)形成有阶差，在引线3的金属端面4t中，未形成有镀敷层10而原本的金属露出。半导体装置11例如是以引线3一侧为下而封装于印刷基板。在印刷基板，在与引线3对应的位置形成有焊盘(land)13，经由焊料14将引线3与焊盘13电性连接。
半导体装置11中，在形成于引线3的侧部(单侧部)的阶差，形成有焊料14的填角(fillet)，可基于所述填角的形状的状态容易地判断是否适当进行了焊接。
(作用及效果)
以下，一方面与图11、图12所示的比较例进行比对，一方面对由所述实施方式所得的作用及效果加以说明。图11为表示在比较例的半导体装置的制造方法中进行镀敷工序之后的状况的剖面图。
如图11所示，在比较例的情形时，通过向设于引线框架1的凹部5照射激光光，从而将填充于凹部5的树脂材料9(图11中未图示)全部去除，然后对引线框架1形成有镀敷层10。
于在图11所示的状态下实施切断工序的情形时，引线框架1(系杆4)的部分4b(凹部5的底面4v)、及位于较引线框架1更靠表面9a一侧的树脂材料9被切断。此时，在系杆4的部分4b的背面1b一侧(在图11纸面内，为系杆4的部分4b(底面4v)的上侧)，与实施方式的情形不同，不存在树脂(树脂材料9的一部分9c)。
如图12所示，在实施利用刀片12的切断时，在系杆4的部分4b中通过刀片12的切断所形成的端面上，不存在任何对于毛边19的产生可能成为阻力的物料。比较例的情形时，与实施方式的情形相比，容易因切断工序而产生毛边19，因此如图12所示，在由比较例的制造方法所制作的半导体装置11y中，毛边19沿引线框架1的高度方向AR延伸而形成。如开头所述，若在金属端面4t产生具有各种高度的毛边19，则有可能根据毛边19的高度而封装高度及平坦度等不均一，或者封装强度降低。
相对于此，所述实施方式的情形时，在实施利用刀片12(参照图7)的切断时，在系杆4的部分4b中通过刀片12的切断所形成的端面(成为图8的金属端面4t的部分)上，存在树脂材料9的一部分9c、或树脂材料9的树脂端面9t。树脂材料9的一部分9c的存在对于毛边19的产生可能成为阻力，故而与比较例的情形相比，可有效地抑制毛边19的产生，与比较例的情形相比可防止封装高度及平坦度等不均一或者封装强度降低。
作为优选的一例(参照图7)，优选为于在切断工序中将引线框架1切断的状态下，引线框架1(系杆4)的凹部5的底面4v、与凹部5内的树脂材料9的一部分9b在引线框架1的高度方向AR上相互重叠。通过以树脂材料9的一部分9c尽可能地靠近金属端面4t而存在的方式构成(在凹部5的内侧残留)，树脂材料9的一部分9c可能对于毛边19的产生有效地成为阻力。
就同样的观点而言(参照图7)，于在切断工序中将引线框架1切断的状态下，引线框架1(系杆4)中的形成凹部5的部分4b的金属端面4t、与形成于树脂材料9的一部分9c的树脂端面9t具有一个面的关系的情况下，也在抑制毛边19的产生的观点而言有效。通过以树脂材料9的一部分9c的树脂端面9t尽可能地靠近金属端面4t而存在的方式构成(在凹部5的内侧残留)，树脂材料9的一部分9c可能对于毛边19的产生更有效地成为阻力。
图13为表示通过其他比较例的半导体装置的制造方法所得的半导体装置经封装的状况的剖面图。所述其他比较例中，不实施激光光照射工序，重点于凹部5的内侧的树脂材料9完全未被去除。如此制作的半导体装置11z中，在凹部5的内侧保持填充有树脂材料9(9b)的状态而残留，在切断工序中，对于毛边的产生，树脂材料9(9b)可能成为阻力。
然而，半导体装置11z的情形时，在引线3的侧部(单侧部)几乎未形成有阶差，难以形成焊料14的填角，基于填角的形状的状态来判断是否适当进行了焊接并不容易。关于所述方面，也根据所述实施方式(参照图10)，在形成于引线3的侧部(单侧部)的阶差容易适当形成焊料14的填角，可基于填角的状态来容易地判断是否适当进行了焊接。
[实施方式的变形例]
(变形例1)
所述实施方式中，如图2及图3所示，在树脂密封工序之前，在引线框架1的凹部5侧贴附保护膜8(例如聚酰亚胺树脂带)，贴附保护膜8后进行树脂密封。此种结构并非必需。例如，可使用在树脂密封工序之前预成型(事先经树脂密封)的引线框架，不贴附保护膜8等带而实施树脂密封工序。
(变形例2)
所述实施方式中，在激光光照射工序之后对引线框架1进行镀敷处理，在引线框架1的背面1b等形成镀敷层10(图6)。此种结构也并非必需。即，使用下述引线框架也有效，即：于在引线框架1接合半导体芯片6之前的状态下，在引线框架1预先形成有镀敷层。换言之，树脂密封工序中，也可使用已实施有镀敷处理的引线框架1。在使用预先经镀敷处理的引线框架1的情形时，作为镀敷的材质，并非Sn，可使用耐热温度高的Pd(Pd-PPF)。
图14为表示在实施方式的变形例的半导体装置的制造方法中进行激光光照射工序的状况的剖面图。在使用在引线框架1预先形成有镀敷层10a(图14)的引线框架的情形时，在实施图14所示那样的激光光照射工序之后，无需对引线框架1进行镀敷处理。此外，即便于在引线框架1预先形成有镀敷层10a的情形时，也因激光光照射工序中树脂材料9的一部分9c残留于凹部5内，故而可抑制由激光光的照射所致的镀敷层10a的破损。
如图14所示，能以树脂材料9的一部分9c残留的方式实施激光光照射工序后，直接进入切断工序。能以将封装体移送至镀敷用的设备进行镀敷处理，然后将封装体移送至切断装置的工时的程度，缩短制造所需要的时间，或者可连续地配置镀敷处理以外的制造所需要的必要设备，而且可提高生产性。
[实验例]
图15为用以说明关于实施方式所进行的实验例的条件的剖面图。图16为表示所述实验例的结果的表。如图15所示，在引线框架1，形成有在高度方向AR上凹陷的凹部5，凹部5(此处与内壁面4w为相同含意)在高度方向AR上具有高度尺寸H1。
于在切断工序中将引线框架1切断的状态下，残存于凹部5内的树脂材料9的一部分9c具有通过切断而露出的树脂端面9t。在高度方向AR上，树脂材料9的一部分9c(残存于凹部5内的树脂材料)的树脂端面9t具有高度尺寸H3，在宽度方向上，树脂材料9的一部分9c(残存于凹部5内的树脂材料)具有宽度尺寸W3。
通过实验来验证凹部5的高度尺寸H1、残存于凹部5内的树脂材料的树脂端面9t的高度尺寸H3及残存于凹部5内的树脂材料的宽度尺寸W3的关系如何影响毛边的产生，结果获得了图16所示那样的结果。将毛边的产生程度最小的情形设为评价A，随着毛边的产生程度变大，赋予评价B、评价C、评价D。此外，此处凹部5的宽度尺寸W1(参照图5)设为440μm，凹部5的高度尺寸H1设为100μm。
如图16所示，在以残存于凹部5内的树脂材料的高度尺寸H3成为80μm的方式设定，且以残存于凹部5内的树脂材料的宽度尺寸W3分别成为0μm、10μm、20μm的方式设定的情形时，分别获得了评价D、评价B、评价A。此外，所谓残存于凹部5内的树脂材料的宽度尺寸W3为0μm的情形，与将凹部5内的树脂材料全部去除为相同含意。
如图16所示，在以残存于凹部5内的树脂材料的高度尺寸H3成为50μm的方式设定，且以残存于凹部5内的树脂材料的宽度尺寸W3分别成为0μm、10μm、20μm的方式设定的情形时，分别获得了评价D、评价C、评价C。
如图16所示，在以使残存于凹部5内的树脂材料的高度尺寸H3成为0μm的方式设定的情形时，即，在将凹部5内的树脂全部去除的状态下，获得了评价D。
根据图16所示的实验结果，关于残存于凹部5内的树脂材料的宽度尺寸W3，可知与0μm(即，在凹部5内不残存树脂)的情形相比，10μm的情形可抑制毛边的产生，20μm的情形可进一步抑制毛边的产生。可认为，若残存于凹部5内的树脂材料的宽度尺寸W3小，则在切割时刀片接触内壁面4w上的镀敷层10，产生镀敷伸长。就所述观点而言，可谓残存于凹部5内的树脂材料的宽度尺寸W3优选为预先确保某程度的大小。
根据图16所示的实验结果，在着眼于残存于凹部5内的树脂材料的树脂端面9t的高度尺寸H3的情形时，即，于在切断工序中将引线框架1切断的状态下，凹部5内的树脂材料9的一部分9b具有通过切断所形成的树脂端面9t，相对于高度方向AR上的凹部5的高度尺寸H1(100μm)，在高度方向AR上的树脂端面9t的高度尺寸H3为50μm以上且80μm以下的大小的情形时，可获得评价C以上。就抑制毛边的产生的观点而言，可谓优选为相对于凹部5的高度尺寸H1而树脂端面9t的高度尺寸H3为50％以上且80％以下的大小。
以上，对实施方式进行了说明，但所述公开内容在所有方面为例示而非限制性。本发明的技术范围是由权利要求表示，包含与权利要求均等的含意及范围内的所有变更。
符号的说明
1：引线框架
1a、9a：表面
1b：背面
2：晶粒垫
3：引线
4：系杆
4b：部分
4t：金属端面
4v：底面
4w：内壁面
5：凹部
6：半导体芯片
7：接合线
8：保护膜
9：树脂材料
9b、9c：一部分
9s、9t：树脂端面
10、10a：镀敷层
11、11y、11z：半导体装置
12：刀片
13：焊盘
14：焊料
19：毛边
A、B、C、D：评价
AR：高度方向
H1、H2、H3：高度尺寸
L2：激光光
W1、W2、W3：宽度尺寸

Claims (7)

1.一种半导体装置的制造方法，包括：
树脂密封工序，于在形成有凹部的引线框架接合有半导体芯片的状态下，利用树脂材料将所述半导体芯片密封；
激光光照射工序，向所述凹部照射激光光，以在所述凹部内残留所述树脂材料的一部分的方式利用所述激光光将所述凹部内的所述树脂材料去除；以及
切断工序，将所述引线框架中的所述凹部的底面与所述凹部内的所述树脂材料的所述一部分一起切断。
2.根据权利要求1所述的半导体装置的制造方法，其中
在所述树脂密封工序中，使用经实施镀敷处理的所述引线框架。
3.根据权利要求1所述的半导体装置的制造方法，其中
在所述激光光照射工序之后，还包括：镀敷工序，对所述引线框架进行镀敷处理。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中
于在所述切断工序中将所述引线框架切断的状态下，所述引线框架的所述凹部的所述底面、与所述凹部内的所述树脂材料的所述一部分在所述引线框架的高度方向上相互重叠。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中于在所述切断工序中将所述引线框架切断的状态下，
所述凹部内的所述树脂材料的所述一部分具有通过切断而形成的树脂端面，
相对于所述凹部的高度尺寸，所述树脂端面的高度尺寸为50％以上且80％以下的大小。
6.一种半导体装置，包括：
引线框架，形成有凹部；以及
半导体芯片，接合于所述引线框架，由树脂材料进行了树脂密封，且
所述半导体装置是通过将所述引线框架中的所述凹部的底面切断而制作，
所述引线框架的所述凹部的所述底面、与所述凹部内的所述树脂材料在所述引线框架的高度方向上相互重叠。
7.根据权利要求6所述的半导体装置，其中
所述凹部内的所述树脂材料具有通过切断而形成的树脂端面，
相对于所述凹部的高度尺寸，所述树脂端面的高度尺寸为50％以上且80％以下的大小。
CN202280063487.0A 2021-09-27 2022-06-14 半导体装置以及其制造方法 Pending CN117981079A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-156848 2021-09-27
JP2021156848A JP2023047750A (ja) 2021-09-27 2021-09-27 半導体装置およびその製造方法
PCT/JP2022/023774 WO2023047720A1 (ja) 2021-09-27 2022-06-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN117981079A true CN117981079A (zh) 2024-05-03

Family

ID=85720426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280063487.0A Pending CN117981079A (zh) 2021-09-27 2022-06-14 半导体装置以及其制造方法

Country Status (5)

Country Link
JP (1) JP2023047750A (zh)
KR (1) KR20240043156A (zh)
CN (1) CN117981079A (zh)
TW (1) TWI829258B (zh)
WO (1) WO2023047720A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP6879172B2 (ja) * 2017-11-10 2021-06-02 日亜化学工業株式会社 発光装置
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
JP2019102757A (ja) 2017-12-07 2019-06-24 株式会社ディスコ Ｑｆｎパッケージ基板の切削方法
JP7010737B2 (ja) * 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
JP6952737B2 (ja) * 2019-05-24 2021-10-20 Ｔｏｗａ株式会社 保持部材、検査機構、切断装置、保持対象物の製造方法及び保持部材の製造方法

Also Published As

Publication number Publication date
KR20240043156A (ko) 2024-04-02
TW202314876A (zh) 2023-04-01
TWI829258B (zh) 2024-01-11
JP2023047750A (ja) 2023-04-06
WO2023047720A1 (ja) 2023-03-30

Similar Documents

Publication Publication Date Title
US9263274B2 (en) Method for manufacturing semiconductor device
JP5319571B2 (ja) 半導体装置の製造方法
US8338927B2 (en) Semiconductor device with the leads projected from sealing body
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
TWI743778B (zh) 半導體裝置的製造方法
CN117981079A (zh) 半导体装置以及其制造方法
CN115588657A (zh) 引线框架、半导体装置及引线框架的制造方法
TWI802479B (zh) 半導體裝置的製造方法以及引線框架
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
TWI842386B (zh) 加工品的製造方法、半導體裝置的製造方法、及加工品的製造裝置
JP5534559B2 (ja) モールドパッケージの製造方法
KR20240091249A (ko) 레이저 가공 장치, 레이저 가공 방법, 및 반도체 장치의 제조 방법
JP2014236039A (ja) 半導体装置の製造方法
JPH04221845A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination