KR20240043156A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240043156A
KR20240043156A KR1020247009130A KR20247009130A KR20240043156A KR 20240043156 A KR20240043156 A KR 20240043156A KR 1020247009130 A KR1020247009130 A KR 1020247009130A KR 20247009130 A KR20247009130 A KR 20247009130A KR 20240043156 A KR20240043156 A KR 20240043156A
Authority
KR
South Korea
Prior art keywords
concave portion
lead frame
resin material
resin
semiconductor device
Prior art date
Application number
KR1020247009130A
Other languages
English (en)
Inventor
유다이 다카모리
요시토 나카무라
나오미 후지와라
슈호 하나사카
가즈시 미야타
간지 이시바시
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20240043156A publication Critical patent/KR20240043156A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Laser Beam Processing (AREA)

Abstract

반도체 장치의 제조 방법은 오목부(5)가 형성된 리드 프레임(1)에 반도체 칩(6)이 본딩된 상태에서, 반도체 칩(6)을 수지재(9)에 의해 밀봉하는 수지 밀봉 공정과, 오목부(5)를 향하여 레이저 광을 조사하고, 오목부(5) 내에 수지재(9)의 일부(9c)가 잔류하도록 레이저 광에 의해 오목부(5) 내의 수지재(9)를 제거하는 레이저 광 조사 공정과, 리드 프레임(1) 중의 오목부(5)의 바닥면(4v)을, 오목부(5) 내의 수지재(9)의 일부(9c)와 함께 절단하는 절단 공정을 포함한다.

Description

반도체 장치 및 그 제조 방법
본 명세서는 반도체 장치 및 그 제조 방법에 관한 것이다.
특허문헌 1(일본 특허 공개 제 2019-102757 호 공보)에 개시되어 있는 바와 같이, QFN(Quad　Flat　Non-leaded　Package) 패키지 기판을 분할하는 것에 의해, QFN 타입의 반도체 장치가 제작된다. 분할에 의해 반도체 장치의 단부면에는, 복수의 미세한 전극이 노출된다. 특허문헌 1(식별기호 [0003])은 이들 전극에 버어가 발생한 경우, 전극끼리가 연결되어 버리거나(단락), 반도체 장치를 마더 기판에 설치할 때에 목적한 대로 반도체 장치를 기판 상에 탑재할 수 없게 될 가능성이 있는 취지를 개시하고 있다.
특허문헌 2(일본 특허 공개 제 2011-077278 호 공보)에 개시된 반도체 장치에 있어서는, 리드 프레임의 리드부에 있어서의 팁 탑재면측과는 반대측의 부분에, 오목부(오목형상부)가 형성되어 있다. 특허문헌 1(식별기호 [0062], [0063] 등)은, 오목부에 레이저 광을 조사하는 것에 의해 오목부에 충전된 수지재를 제거하고, 이에 의해, 오목부에 있어서의 하면측(팁 탑재면과는 반대측)의 부분을 피복하는 도금막을 외부에 노출시키고, 그 후, 블레이드를 이용하여 오목부를 따라서 패키지를 분할하는 것에 의해, 반도체 장치가 얻어지는 취지를 개시하고 있다.
일본 특허 공개 제 2019-102757 호 공보 일본 특허 공개 제 2011-077278 호 공보
리드 프레임에 마련한 오목부에 레이저 광을 조사하여, 오목부에 충전된 수지재를 모두 제거했다고 가정한다. 이 경우, 블레이드를 이용하여 오목부를 따라서 패키지를 분할했을 때에, 리드 프레임에 있어서의 오목부의 바닥면(오목부를 형성하고 있던 부분의 단부면)에, 버어가 발생하기 쉬워진다. 리드 프레임은 구리로 구성되는 경우가 많아, 일반적인 금속 재질 중에서 구리는 비교적으로 부드러운 성질을 갖는다. 구리로 구성되는 리드 프레임에 있어서, 버어의 높이는 불균일하게 되기 쉽다. QFN 등, 단자 측면을 노출하는 반도체 장치에 있어서, 단자부의 단부면에 여러 가지의 높이를 갖는 버어가 발생하면, 버어의 높이에 따라서, 개체마다 실장 높이 및 평탄도 등이 불균일해져 버리거나, 실장 강도가 저하할 가능성이 있다.
본 명세서는 리드 프레임에 있어서의 오목부의 바닥면에 버어가 발생하는 것을 억제 가능한 구성을 구비한 반도체 장치 및 그 제조 방법을 개시하는 것을 목적으로 한다.
본 개시에 기초하는 반도체 장치의 제조 방법은, 오목부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 반도체 칩을 수지재에 의해 밀봉하는 수지 밀봉 공정과, 상기 오목부를 향하여 레이저 광을 조사하고, 상기 오목부 내에 상기 수지재의 일부가 잔류하도록 상기 레이저 광에 의해 상기 오목부 내의 상기 수지재를 제거하는 레이저 광 조사 공정과, 상기 리드 프레임 중 상기 오목부의 바닥면을, 상기 오목부 내의 상기 수지재의 상기 일부와 함께 절단하는 절단 공정을 포함한다.
본 개시에 기초하는 반도체 장치는 오목부가 형성된 리드 프레임과, 상기 리드 프레임에 본딩되며, 수지재에 의해 수지 밀봉된 반도체 칩을 구비하고, 상기 리드 프레임 중 상기 오목부의 바닥면이 절단되는 것에 의해 제작된, 반도체 장치로서, 상기 리드 프레임에 있어서의 상기 오목부의 상기 바닥면과, 상기 오목부 내의 상기 수지재가, 상기 리드 프레임의 높이 방향에 있어서 서로 중첩되어 있다.
상기 구성에 의하면, 리드 프레임에 있어서의 오목부의 바닥면에 버어가 발생하는 것을 억제 가능한 구성을 구비한 반도체 장치 및 그 제조 방법을 얻을 수 있다.
도 1은 준비 공정에 있어서 준비되는 리드 프레임과, 복수의 반도체 칩을 도시하는 평면도이다.
도 2는 도 1 중의(Ⅱ-Ⅱ선을 따른 화살표에서 본 단면도이며, 오목부가 형성된 리드 프레임(다이 패드) 상에 반도체 칩이 본딩된 상태를 도시하고 있다.
도 3은 수지 밀봉 공정이 실행된 상태를 도시하는 단면도이다.
도 4는 레이저 광 조사 공정을 실행하기 전에 보호 필름이 제거된 상태를 도시하는 단면도이다.
도 5는 레이저 광 조사 공정을 실행하고 있는 형태를 도시하는 단면도이다.
도 6은 도금 공정이 실행된 후의 형태를 도시하는 단면도이다.
도 7은 절단 공정을 실행하고 있는 형태를 도시하는 단면도이다.
도 8은 실시형태의 제조 방법에 의해 얻어진 반도체 장치를 도시하는 사시도이다.
도 9는 실시형태의 제조 방법에 의해 얻어진 반도체 장치의 단부면을 확대하여 도시하는 사시도이다.
도 10은 실시형태의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 형태를 도시하는 단면도이다.
도 11은 비교예에 있어서의 반도체 장치의 제조 방법에 있어서, 도금 공정이 실행된 후의 형태를 도시하는 단면도이다.
도 12는 비교예에 있어서의 반도체 장치의 제조 방법에 있어서, 절단 공정을 실행하고 있는 형태를 도시하는 단면도이다.
도 13은 다른 비교예에 있어서의 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 형태를 도시하는 단면도이다.
도 14는 실시형태의 변형예에 있어서의 반도체 장치의 제조 방법에 있어서, 레이저 광 조사 공정을 실행하고 있는 형태를 도시하는 단면도이다.
도 15는 실시형태에 관하여 실행한 실험예의 조건을 설명하기 위한 단면도이다.
도 16은 실시형태에 관하여 실행한 실험예의 결과를 나타내는 표이다.
실시형태에 대해, 이하, 도면을 참조하면서 설명한다. 이하의 설명에 있어서 동일한 부품 및 상당 부품에는 동일한 참조 번호를 부여하고, 중복되는 설명은 반복하지 않는 경우가 있다. 실시형태의 반도체 장치의 제조 방법은 준비 공정, 수지 밀봉 공정, 레이저 광 조사 공정, 도금 공정, 및 절단 공정을 포함한다. 이하, 이들에 대해 순서대로 설명한다.
(준비 공정)
도 1은 준비 공정에서 준비되는 리드 프레임(1)과, 복수의 반도체 칩(6)을 도시하는 평면도이다. 리드 프레임(1)은 구리 등의 금속에 의해 평판 형상으로 형성되어 있으며, 표면(1a) 및 이면(1b)을 갖고 있다. 도 1은 표면(1a)측으로부터 본 리드 프레임(1)의 평면도를 도시하고 있다.
리드 프레임(1)은 행렬 형상으로 배열된 복수의 다이 패드(2)와, 각 다이 패드(2)의 주위(사방)에 배치된 복수의 리드(3)와, 각 다이 패드(2)의 사방에 배치된 복수의 리드(3)를 연결하면서 둘러싸는 타이 바(4)를 포함한다. 리드 프레임(1)(다이 패드(2))의 표면(1a)측에 팁 탑재면이 마련되며, 리드 프레임(1)(타이 바(4))의 이면(1b)측에 후술하는 오목부(5)가 마련되어 있다. 도 1에는 각 다이 패드(2) 상에 반도체 칩(6)이 배치되어 있는 상태가 도시되어 있다.
타이 바(4)는 리드 프레임(1)에 있어서 격자형상으로 형성되어 있다. 리드 프레임(1)에는, 타이 바(4)를 따라서 연장되는 오목부(5)가 미리 형성되어 있다. 오목부(5)는 리드 프레임(1)의 높이 방향(도 2에 나타내는 화살표(AR)방향)으로, 이면(1b)으로부터 표면(1a)을 향하여 오목하도록 형성되어 있다. 오목부(5)는 리드 프레임(1)의 이면(1b)에 있어서 홈형상으로 연장되어 있으며, 오목부(5)의 연장방향에 대해 직교하는 방향에 있어서, 오목부(5)는 폭 치수(W1)(도 1, 도 2)를 갖고 있다. 폭 치수(W1)는 예를 들면 0.40㎜ 내지 0.50㎜이다.
오목부(5)는 이면(1b)측으로부터 표면(1a)측에 리드 프레임(1)을 관통하는 것이 아닌, 예를 들면, 리드 프레임(1)의 두께의 반분의 높이(여기에서는, 깊이와 동의)를 가지며, 리드 프레임(1)을 에칭(웨트 에칭)하는 것에 의해 형성 가능하다. 오목부(5)의 폭 치수(W1) 및 높이 치수는, 후공정으로 변형 등의 문제점이 생기지 않는 정도의 강도를 확보하는 것, 후공정으로 양호한 외관 검사를 실행할 수 있는 것, 완성품인 반도체 장치의 양호한 실장 강도 등을 고려하여, 최적인 값으로 설정된다.
도 2는 도 1 중의 Ⅱ-Ⅱ선을 따른 화살표에서 본 단면도이며, 오목부(5)가 형성된 리드 프레임(1)(다이 패드(2)) 상에 반도체 칩(6)이 본딩된 상태를 도시하고 있다. 도 2에 도시하는 바와 같이, 각 반도체 칩(6)에 마련된 복수의 전극은, 본딩 와이어(7)를 거쳐서 리드(3)(도 1)에 전기적으로 접속된다. 또한 편의상, 도 1에는 본딩 와이어(7)를 도시하지 않는다.
(수지 밀봉 공정)
도 3은 수지 밀봉 공정이 실행된 상태를 도시하는 단면도이다. 수지 밀봉 공정에 있어서는, 반도체 칩(6)이 리드 프레임(1)에 본딩된 상태에서, 반도체 칩(6)을 수지재(9)에 의해 리드 프레임(1) 상에 밀봉한다. 도 2 및 도 3에 도시하는 바와 같이, 수지 밀봉 공정 전에, 리드 프레임(1)의 오목부(5)측에 보호 필름(8)(예를 들면, 폴리이미드 수지 테이프)을 부착하고, 보호 필름(8)을 부착한 후에 수지 밀봉을 실행하면 좋다.
수지 밀봉 공정을 실시하는 것에 의해, 오목부(5)의 내측에 수지재(9(9b))(도 4 참조)가 충전된다. 리드 프레임(1)(타이 바(4)) 중, 오목부(5)를 구획형성하고 있는 부분(4b)의 내벽면(4w)(도 4) 및 바닥면(4v)(도 4)이 수지재(9(9b))에 의해 덮어 가려진다. 여기에서, 타이 바(4)의 내벽면(4w)은 예를 들어, 타이 바(4)의 이면(1b)으로부터 높이 방향(AR)으로 연장되는 평면, 또는, 타이 바(4)의 이면(1b)에 대해 직교하는 방향으로 연장되는 평면이다. 타이 바(4)의 바닥면(4v)은 예를 들어, 타이 바(4)의 이면(1b)에 대해 평행으로 연장되는 평면, 또는, 높이 방향(AR)에 대해 직교하는 방향으로 연장되는 평면이다. 바닥면(4v)과, 바닥면(4v)의 양 외측에 마련된 한쌍의 내벽면(4w)에 의해, 공간으로서의 오목부(5)가 구획형성되어 있다.
도 4에 도시하는 바와 같이, 후술하는 레이저 광 조사 공정을 실행하기 전에, 보호 필름(8)이 리드 프레임(1)의 이면(1b)으로부터 벗겨진다. 보호 필름(8)의 제거에 의해, 리드 프레임(1)의 이면(1b)과, 리드 프레임(1)의 오목부(5) 내에 형성되어 있는 수지재(9(9b))가 노출된다.
(레이저 광 조사 공정)
도 5에 도시하는 바와 같이, 레이저 광 조사 공정에 있어서는, 오목부(5) 내의 수지재(9)에 레이저 광(L2)을 조사한다. 레이저 광(L2)으로서는, 펄스 레이저로서, 레이저 광발진 장치에 YAG 레이저나 YVO4 레이저 또는 이들로부터 발광된 레이저 광을 제 2 고조파 발생(SHG: Second Harmonic Generation) 재료에 의해 파장 변환하는 그린 레이저를 이용 가능하다. 또한, 주사 광학계에 의해 주사하는 것에 의해, 레이저 광(L2)의 조사 영역을 변화시킬 수 있다.
레이저 광(L2)의 조사를 계속하는 것에 의해, 수지재(9(9b))가 제거되고, 이에 따라서, 타이 바(4)(오목부(5)를 형성하고 있는 부분(4b))의 내벽면(4w)이 노출된다. 오목부(5)를 형성하고 있는 내벽면(4w)의 높이 치수(H1)에 대해, 소정의 높이 치수(H2) 분의 수지재(9)가 제거된다. 여기에서는, 오목부(5) 내의 수지재(9(9b))의 전부를 제거하는 것은 실행하지 않으며, 오목부(5) 내에 수지재(9(9b)) 중의 일부(9c)가 잔류하도록, 레이저 광(L2)에 의해 오목부(5) 내의 수지재(9)를 제거한다. 수지재(9)의 재질이나 수지재(9)의 사이즈(오목부(5)의 폭 치수(W1) 등)에 따라서, 수지재(9)를 소망하는 정도로 잔류시키도록, 레이저 광(L2)의 파장, 출력, 레이저 직경, 조사 시간 등이 최적화된다.
(도금 공정)
도 6에 도시하는 바와 같이, 수지재(9)의 일부(9c)가 오목부(5)의 내측에 잔류하도록 하는 형태로 오목부(5) 내의 수지재(9)를 제거한 후, 즉 레이저 광 조사 공정 후에, 리드 프레임(1)에 도금 처리를 실행한다. 이에 의해, 리드 프레임(1)의 다이 패드(2)(도시하지 않음)의 이면(1b), 리드 프레임(1)의 타이 바(4)의 이면(1b), 및 내벽면(4w)에 도금층(10)이 형성된다.
도금층(10)의 재료로서는, 실장에 이용되는 땜냅 재료에 따라서, 땜납 습윤성이 양호한 재료를 선정할 수 있다. 예를 들면, Sn(주석)계의 땜납을 이용하는 경우에는, 주석(Sn), 주석-구리 합금(Sn-Cu), 주석-은 합금(Sn-Ag), 주석-비스무트(Sn-Bi) 등을 이용할 수 있어서, 리드 프레임(1)측의 하지에 Ni를 이용한 적층체의 도금층(10)으로 할 수도 있다. 도금 공정에 있어서는, 리드 프레임(1)에 소정의 세정 처리를 실행하고 나서 도금 처리를 실행하면 좋다. 도금 공정의 사전 처리의 리드 프레임(1)의 표면 처리로서, 세정 처리에 부가하여, 산화막의 제거, 표면 활성화 등을 위해 처리를 실행하여도 좋다.
(절단 공정)
도 7에 도시하는 바와 같이, 리드 프레임(1)에 도금 처리를 실행한 후, 리드 프레임(1)(타이 바(4)) 중의 오목부(5)의 바닥면(4v)(오목부(5)를 형성하고 있는 부분(4b))을, 오목부(5) 내의 수지재(9)의 일부(9c)와 함께 절단한다. 이 절단 공정에서는, 블레이드(12)를 이용하여, 수지재(9)의 일부(9c), 리드 프레임(1)(타이 바(4))의 부분(4b), 및 리드 프레임(1)보다 표면(9a)측에 위치하는 수지재(9)를 절단한다. 블레이드(12)의 폭 치수(W2)는 오목부(5)의 폭 치수(W1)(도 1, 도 2, 도 5)보다 작은 값이다.
절단 공정의 실시에 의해, 복수의 반도체 장치(11)가 얻어진다. 반도체 장치(11)에 있어서의 절단에 의해 형성된 단부면에는, 수지 단부면(9t, 9s) 및 금속 단부면(4t)이 노출되어 있다. 수지 단부면(9t)은 수지재(9)의 일부(9c)를 절단하는 것에 의해 형성되어 있으며, 수지 단부면(9s)은 리드 프레임(1)보다 표면(9a)측에 위치하는 수지재(9)를 절단하는 것에 의해 형성되어 있다. 금속 단부면(4t)은 리드 프레임(1)(타이 바(4))의 바닥면(4v)(오목부(5)를 형성하고 있는 부분(4b))을 절단하는 것에 의해 형성되어 있다.
도 8은 실시형태의 제조 방법에 의해 얻어진 반도체 장치(11)를 도시하는 사시도이며, 도 9는 반도체 장치(11)를 확대하여 도시하는 사시도이다. 도 8 및 도 9에 도시하는 바와 같이, 반도체 장치(11)는 평면으로 본 경우에 제품의 외부에 전기적 접속용의 리드가 돌출되어 있지 않은 QFN 타입의 논 리드형의 제품이다. 오목부(5)(도 7 참조)의 내측, 즉 내벽면(4w)과 바닥면(4v) 사이의 코너부 상에는, 수지재(9)의 일부(9c)가 잔류된 그대로이다.
도 10에 도시하는 바와 같이, 반도체 장치(11)에 있어서는, 각 리드(3)의 측부(편부)에 단차가 형성되어 있으며, 리드(3)의 금속 단부면(4t)에 있어서는, 도금층(10)이 형성되어 있지 않고 원래의 금속이 노출되어 있다. 반도체 장치(11)는, 예를 들면 리드(3)측을 아래로 하여, 프린트 기판에 실장된다. 프린트 기판에는, 리드(3)에 대응하는 위치에 랜드(13)가 형성되어 있으며, 땜납(14)을 거쳐서 리드(3)와 랜드(13)가 전기적으로 접속된다.
반도체 장치(11)에 있어서는, 리드(3)의 측부(편부)에 형성된 단차에, 땜납(14)의 필릿이 형성되어 있으며, 이 필릿의 형상 상태에 기초하여, 땜납 접속이 적절히 이루어져 있는지의 여부를 용이하게 판단하는 것이 가능하다.
(작용 및 효과)
이하, 상술의 실시형태로부터 얻어지는 작용 및 효과에 대해, 도 11, 도 12에 나타내는 비교예와 대비하면서 설명한다. 도 11은 비교예에 있어서의 반도체 장치의 제조 방법에 있어서, 도금 공정이 실행된 후의 형태를 도시하는 단면도이다.
도 11에 도시하는 바와 같이, 비교예의 경우, 리드 프레임(1)에 마련한 오목부(5)에 레이저 광을 조사하는 것에 의해, 오목부(5)에 충전되어 있던 수지재(9)(도 11에 있어서 도시하지 않음) 전부가 제거되고, 그 후, 리드 프레임(1)에 대해 도금층(10)이 형성되어 있다.
도 11에 도시하는 상태에 있어서 절단 공정을 실시한 경우, 리드 프레임(1)(타이 바(4))의 부분(4b)(오목부(5)의 바닥면(4v))과, 리드 프레임(1)보다 표면(9a)측에 위치하는 수지재(9)가 절단된다. 이 때, 타이 바(4)의 부분(4b)의 이면(1b)측(도 11 지면 내에 있어서, 타이 바(4)의 부분(4b)(바닥면(4v))의 상측)에는, 실시형태의 경우와는 상이하며, 수지(수지재(9)의 일부(9c))가 존재하지 않는다.
도 12에 도시하는 바와 같이, 블레이드(12)에 의한 절단을 실시할 때, 타이 바(4)의 부분(4b) 중, 블레이드(12)의 절단에 의해 형성되는 단부면 상에, 버어(19)의 발생에 대해 저항이 될 수 있는 것이 아무것도 존재하지 않는다. 비교예의 경우, 실시형태의 경우에 비해, 절단 공정에 의해 버어(19)가 발생하기 쉬우며, 따라서, 도 12에 도시하는 바와 같이, 비교예의 제조 방법으로 제작된 반도체 장치(11y)에 있어서는, 버어(19)가 리드 프레임(1)의 높이 방향(AR)으로 연장되어 형성되어 있다. 서두에서도 설명한 바와 같이, 금속 단부면(4t)에 여러 가지의 높이를 갖는 버어(19)가 발생하면, 버어(19)의 높이에 따라서, 실장 높이 및 평탄도 등이 불균일해져 버리거나 실장 강도가 저하할 가능성이 있다.
이에 대해 상술의 실시형태의 경우에는, 블레이드(12)(도 7 참조)에 의한 절단을 실시할 때, 타이 바(4)의 부분(4b) 중, 블레이드(12)의 절단에 의해 형성되는 단부면(도 8에 있어서의 금속 단부면(4t)이 되는 부분) 상에, 수지재(9)의 일부(9c), 혹은 수지재(9)의 수지 단부면(9t)이 존재하고 있다. 수지재(9)의 일부(9c)의 존재는, 버어(19)의 발생에 대해 저항이 될 수 있기 때문에, 비교예의 경우에 비해, 버어(19)의 발생을 효과적으로 억제할 수 있어서, 실장 높이 및 평탄도 등이 불균일해져 버리거나 실장 강도가 저하하는 것을, 비교예의 경우에 비해 방지하는 것이 가능하게 되어 있다.
바람직한 일 예로서는(도 7 참조), 리드 프레임(1)이 절단 공정에 있어서 절단된 상태에서, 리드 프레임(1)(타이 바(4))에 있어서의 오목부(5)의 바닥면(4v)과, 오목부(5) 내의 수지재(9)의 일부(9b)가, 리드 프레임(1)의 높이 방향(AR)에 있어서 서로 중첩되어 있는 것이 바람직하다. 수지재(9)의 일부(9c)가, 금속 단부면(4t)에 가능한 한 가깝게 존재하도록 구성되어 있는(오목부(5)의 내측에서 잔류되어 있는) 것에 의해, 수지재(9)의 일부(9c)가 버어(19)의 발생에 대해 보다 효과적으로 저항이 될 수 있다.
동일한 관점에서는(도 7 참조), 리드 프레임(1)이 절단 공정에서 절단된 상태에서, 리드 프레임(1)(타이 바(4))에 있어서의 오목부(5)를 형성하고 있는 부분(4b)의 금속 단부면(4t)과, 수지재(9)의 일부(9c)에 형성된 수지 단부면(9t)이 면이 면일한 관계를 갖고 있는 것도, 버어(19)의 발생을 억제한다는 관점에서 유효하다. 수지재(9)의 일부(9c)의 수지 단부면(9t)이 금속 단부면(4t)에 가능한 한 가깝게 존재하도록 구성되어 있는(오목부(5)의 내측에서 잔류하고 있는) 것에 의해, 수지재(9)의 일부(9c)가 버어(19)의 발생에 대해 보다 효과적으로 저항이 될 수 있다.
도 13은 다른 비교예에 있어서의 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 형태를 도시하는 단면도이다. 이 다른 비교예에 있어서는 레이저 광 조사 공정이 실시되어 있지 않으며, 오목부(5)의 내측에 중점된 수지재(9)가 전혀 제거되지 않는다. 이와 같이 하여 제작된 반도체 장치(11z)에 있어서는, 오목부(5)의 내측에, 수지재(9(9b))가 충전된 상태인 그대로 잔류되어 있으며, 절단 공정에 있어서 버어의 발생에 대해 수지재(9(9b))는 저항으로 될 수 있다.
그렇지만 반도체 장치(11z)의 경우, 리드(3)의 측부(편부)에 거의 단차가 형성되어 있지 않아, 땜납(14)의 필릿이 형성되기 어렵고, 필릿의 형상 상태에 기초하여, 땜납 접속이 적절히 되어 있는지의 여부를 판단하는 것이 용이하지 않다. 이 점에 관해서도, 상술의 실시형태에 의하면(도 10 참조), 리드(3)의 측부(편부)에 형성된 단차에 땜납(14)의 필릿이 적절히 형성되기 쉬워, 필릿 상태에 기초하여, 땜납 접속이 적절히 이루어져 있는지의 여부를 용이하게 판단하는 것이 가능하다.
[실시형태의 변형예]
(변형예 1)
상술의 실시형태에 있어서는, 도 2 및 도 3에 도시한 바와 같이, 수지 밀봉 공정 전에, 리드 프레임(1)의 오목부(5)측에 보호 필름(8)(예를 들면, 폴리이미드 수지 테이프)을 부착하고, 보호 필름(8)을 부착한 후에, 수지 밀봉을 실행하고 있다. 이와 같은 구성은 필수는 아니다. 예를 들면, 수지 밀봉 공정 전에 프리 몰드(사전 수지 밀봉)된 리드 프레임을 이용하여, 보호 필름(8) 등의 테이프를 부착하는 일이 없이, 수지 밀봉 공정을 실시하는 것이 가능하다.
(변형예 2)
상술의 실시형태에 있어서는, 레이저 광 조사 공정 후에 리드 프레임(1)에 도금 처리를 실행하고, 도금층(10)(도 6)을 리드 프레임(1)의 이면(1b) 등에 형성한다. 이와 같은 구성도 필수는 아니다. 즉, 리드 프레임(1)에 반도체 칩(6)을 본딩하기 전의 상태에서, 리드 프레임(1)에 미리 도금층이 형성된 것을 이용하는 것도 유효하다. 환언하면, 수지 밀봉 공정에서는, 도금 처리가 이미 실시된 리드 프레임(1)을 이용하여도 좋다. 미리 도금 처리를 한 리드 프레임(1)을 이용하는 경우는, 도금의 재질로서 Sn이 아닌, 내열 온도가 높은 Pd(Pd-PPF)를 이용하면 좋다.
도 14는 실시형태의 변형예에 있어서의 반도체 장치의 제조 방법에 있어서, 레이저 광 조사 공정을 실행하고 있는 형태를 도시하는 단면도이다. 리드 프레임(1)에 미리 도금층(10a)(도 14)이 형성된 것을 이용한 경우에는, 도 14에 도시하는 바와 같은 레이저 광 조사 공정을 실시한 후에, 리드 프레임(1)에, 도금 처리를 실행하는 것은 필수는 아니게 된다. 또한, 리드 프레임(1)에 미리 도금층(10a)이 형성되어 있는 경우여도, 레이저 광 조사 공정에 있어서 오목부(5) 내에 수지재(9)의 일부(9c)가 잔류되어 있으므로, 레이저 광의 조사에 의한 도금층(10a)의 파손을 억제할 수 있다.
도 14에 도시하는 바와 같이, 수지재(9)의 일부(9c)가 잔류하도록 레이저 광 조사 공정을 실시한 후, 그대로 절단 공정으로 이행하는 것이 가능하게 된다. 도금용의 설비에 패키지를 이송하여 도금 처리를 실행하고, 그것으로부터 절단 장치에 패키지를 이송한다는 공정수 만큼, 제조에 필요로 하는 시간을 단축하는 것이 가능해지거나, 혹은 도금 처리 이외의 제조에 필요로 하는 필요한 설비를 연속하여 배치하는 것이 가능해지고, 나아가서는 생산성을 향상시키는 것이 가능해진다.
[실험예]
도 15는 실시형태에 관하여 실행한 실험예의 조건을 설명하기 위한 단면도이다. 도 16은 이 실험예의 결과를 나타내는 표이다. 도 15에 도시하는 바와 같이, 리드 프레임(1)에는, 높이 방향(AR)으로 오목한 오목부(5)가 형성되어 있으며, 오목부(5)(여기에서는 내벽면(4w)과 동의)는, 높이 방향(AR)에 있어서 높이 치수(H1)를 갖고 있다.
리드 프레임(1)이 절단 공정에 있어서 절단된 상태에서는, 오목부(5) 내에 잔존하고 있는 수지재(9)의 일부(9c)는, 절단에 의해 노출된 수지 단부면(9t)을 갖고 있다. 높이 방향(AR)에 있어서, 수지재(9)의 일부(9c)(오목부(5) 내에 잔존하고 있는 수지재)의 수지 단부면(9t)은 높이 치수(H3)를 갖고 있으며, 폭방향에 있어서, 수지재(9)의 일부(9c)(오목부(5) 내에 잔존하고 있는 수지재)는, 폭 치수(W3)를 갖고 있다.
오목부(5)의 높이 치수(H1)와, 오목부(5) 내에 잔존하고 있는 수지재의 수지 단부면(9t)의 높이 치수(H3)와, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)의 관계가, 버어의 발생에 어떻게 영향을 주는지를 실험에 의해 검증한 바, 도 16에 나타내는 바와 같은 결과가 얻어졌다. 버어의 발생의 정도가 제일 작았던 경우를 평가(A)로 하고, 버어의 발생의 정도가 커짐에 따라서, 평가(B), 평가(C), 평가(D)를 부여했다. 또한, 여기에서는, 오목부(5)의 폭 치수(W1)(도 5 참조)는 440㎛로 하고, 오목부(5)의 높이 치수(H1)는 100㎛로 했다.
도 16에 나타내는 바와 같이, 오목부(5) 내에 잔존하고 있는 수지재의 높이 치수(H3)가 80㎛가 되도록 설정하고, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)가 각각 0㎛, 10㎛, 20㎛가 되도록 설정한 경우에는, 평가(D, B, A)가 각각 얻어졌다. 또한, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)가 0㎛인 경우는, 오목부(5) 내의 수지재를 전부 제거하고 있는 것과 동의이다.
도 16에 나타내는 바와 같이, 오목부(5) 내에 잔존하고 있는 수지재의 높이 치수(H3)가 50㎛가 되도록 설정하고, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)가 각각 0㎛, 10㎛, 20㎛가 되도록 설정한 경우에는, 평가(D, C, C)가 각각 얻어졌다.
도 16에 나타내는 바와 같이, 오목부(5) 내에 잔존하고 있는 수지재의 높이 치수(H3)를 0㎛가 되도록 설정한 경우, 즉 오목부(5) 내의 수지가 모두 제거된 상태에서는, 평가(D)가 얻어졌다.
도 16에 나타내는 실험 결과에 의하면, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)는 0㎛(즉, 오목부(5) 내에 수지가 잔존하고 있지 않음)의 경우에 비해, 10㎛의 경우가 버어의 발생을 억제할 수 있으며, 20㎛의 경우에는 더욱 버어의 발생을 억제할 수 있는 것을 알 수 있다. 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)가 작으면, 다이싱시에 블레이드가 내벽면(4w) 상의 도금층(10)에 접촉하여, 도금 신장이 발생하는 것을 고려할 수 있다. 이 관점에서는, 오목부(5) 내에 잔존하고 있는 수지재의 폭 치수(W3)는, 어느 정도의 크기로 확보해 두는 것이 바람직하다고 할 수 있다.
도 16에 나타내는 실험 결과에 의하면, 오목부(5) 내에 잔존하고 있는 수지재의 수지 단부면(9t)의 높이 치수(H3)에 주목한 경우에는, 즉, 리드 프레임(1)이 절단 공정에서 절단된 상태에서는, 오목부(5) 내의 수지재(9)의 일부(9b)는, 절단에 의해 형성된 수지 단부면(9t)을 갖고 있으며, 높이 방향(AR)에 있어서의 오목부(5)의 높이 치수(H1)(100㎛)에 대해, 높이 방향(AR)에 있어서의 수지 단부면(9t)의 높이 치수(H3)가 50㎛ 이상 80㎛ 이하의 크기인 경우에, 평가(C) 이상을 얻을 수 있다. 오목부(5)의 높이 치수(H1)에 대해 수지 단부면(9t)의 높이 치수(H3)가 50% 이상 80% 이하의 크기인 것이, 버어의 발생을 억제한다는 관점에서 바람직하다고 할 수 있다.
이상, 실시형태에 대해 설명했지만, 상기의 개시 내용은 모든 점에서 예시이며 제한적인 것은 아니다. 본 발명의 기술적 범위는 청구범위에 의해 나타나며, 청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1: 리드 프레임 1a, 9a: 표면
1b: 이면 2: 다이 패드
3: 리드 4: 타이 바
4b: 부분 4t: 금속 단부면
4v: 바닥면 4w: 내벽면
5: 오목부 6: 반도체 칩
7: 본딩 와이어 8: 보호 필름
9: 수지재 9b, 9c: 일부
9s, 9t: 수지 단부면 10, 10a: 도금층
11, 11y, 11z: 반도체 장치 12: 블레이드
13: 랜드 14: 땜납
19: 버어 A, B, C, D: 평가
AR: 높이 방향 H1, H2, H3: 높이 치수
L2: 레이저 광 W1, W2, W3: 폭 치수

Claims (7)

  1. 오목부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 반도체 칩을 수지재에 의해 밀봉하는 수지 밀봉 공정과,
    상기 오목부를 향하여 레이저 광을 조사하고, 상기 오목부 내에 상기 수지재의 일부가 잔류하도록 상기 레이저 광에 의해 상기 오목부 내의 상기 수지재를 제거하는 레이저 광 조사 공정과,
    상기 리드 프레임 중 상기 오목부의 바닥면을, 상기 오목부 내의 상기 수지재의 상기 일부와 함께 절단하는 절단 공정을 포함하는
    반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 수지 밀봉 공정에서는, 도금 처리가 실시된 상기 리드 프레임을 이용하는
    반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 레이저 광 조사 공정 후에, 상기 리드 프레임에 도금 처리를 실행하는 도금 공정을 더 포함하는
    반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 리드 프레임이 상기 절단 공정에서 절단된 상태에서는, 상기 리드 프레임에 있어서의 상기 오목부의 상기 바닥면과, 상기 오목부 내의 상기 수지재의 상기 일부가, 상기 리드 프레임의 높이 방향에 있어서 서로 중첩되어 있는
    반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 리드 프레임이 상기 절단 공정에 있어서 절단된 상태에서는, 상기 오목부 내의 상기 수지재의 상기 일부는, 절단에 의해 형성된 수지 단부면을 갖고 있으며,
    상기 오목부의 높이 치수에 대해, 상기 수지 단부면의 높이 치수는 50% 이상 80% 이하의 크기인
    반도체 장치의 제조 방법.
  6. 오목부가 형성된 리드 프레임과,
    상기 리드 프레임에 본딩되며, 수지재에 의해 수지 밀봉된 반도체 칩을 구비하고,
    상기 리드 프레임 중 상기 오목부의 바닥면이 절단되는 것에 의해 제작된, 반도체 장치로서,
    상기 리드 프레임에 있어서의 상기 오목부의 상기 바닥면과, 상기 오목부 내의 상기 수지재가, 상기 리드 프레임의 높이 방향에 있어서 서로 중첩되어 있는
    반도체 장치.
  7. 제 6 항에 있어서,
    상기 오목부 내의 상기 수지재는, 절단에 의해 형성된 수지 단부면을 가지며,
    상기 오목부의 높이 치수에 대해, 상기 수지 단부면의 높이 치수는 50% 이상 80% 이하의 크기인
    반도체 장치.
KR1020247009130A 2021-09-27 2022-06-14 반도체 장치 및 그 제조 방법 KR20240043156A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021156848A JP2023047750A (ja) 2021-09-27 2021-09-27 半導体装置およびその製造方法
JPJP-P-2021-156848 2021-09-27
PCT/JP2022/023774 WO2023047720A1 (ja) 2021-09-27 2022-06-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20240043156A true KR20240043156A (ko) 2024-04-02

Family

ID=85720426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247009130A KR20240043156A (ko) 2021-09-27 2022-06-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP2023047750A (ko)
KR (1) KR20240043156A (ko)
CN (1) CN117981079A (ko)
TW (1) TWI829258B (ko)
WO (1) WO2023047720A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2019102757A (ja) 2017-12-07 2019-06-24 株式会社ディスコ Ｑｆｎパッケージ基板の切削方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6879172B2 (ja) * 2017-11-10 2021-06-02 日亜化学工業株式会社 発光装置
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
JP7010737B2 (ja) * 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
JP6952737B2 (ja) * 2019-05-24 2021-10-20 Ｔｏｗａ株式会社 保持部材、検査機構、切断装置、保持対象物の製造方法及び保持部材の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2019102757A (ja) 2017-12-07 2019-06-24 株式会社ディスコ Ｑｆｎパッケージ基板の切削方法

Also Published As

Publication number Publication date
CN117981079A (zh) 2024-05-03
TWI829258B (zh) 2024-01-11
WO2023047720A1 (ja) 2023-03-30
TW202314876A (zh) 2023-04-01
JP2023047750A (ja) 2023-04-06

Similar Documents

Publication Publication Date Title
JP5419235B2 (ja) 半導体装置の製造方法
TWI411132B (zh) 用於端子的側鍍覆的雷射製程
JP5319571B2 (ja) 半導体装置の製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
TWI458411B (zh) 電路板之製作方法
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
US8026130B2 (en) Method for manufacturing a semiconductor integrated circuit device
US9219019B2 (en) Packaged semiconductor devices having solderable lead surfaces exposed by grooves in package compound
US20070087587A1 (en) Method for manufacturing circuit board for semiconductor package
TW201935646A (zh) 半導體裝置及其製造方法
KR102397616B1 (ko) 반도체 장치의 제조 방법
KR20240043156A (ko) 반도체 장치 및 그 제조 방법
CN115588657A (zh) 引线框架、半导体装置及引线框架的制造方法
WO2023037682A1 (ja) 半導体装置の製造方法およびリードフレーム
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
TW202341383A (zh) 具複合式針腳結構的封裝元件及其製法
JP2001093921A (ja) 半導体装置の製造方法