TWI411132B - 用於端子的側鍍覆的雷射製程 - Google Patents
用於端子的側鍍覆的雷射製程 Download PDFInfo
- Publication number
- TWI411132B TWI411132B TW100125165A TW100125165A TWI411132B TW I411132 B TWI411132 B TW I411132B TW 100125165 A TW100125165 A TW 100125165A TW 100125165 A TW100125165 A TW 100125165A TW I411132 B TWI411132 B TW I411132B
- Authority
- TW
- Taiwan
- Prior art keywords
- connecting rod
- lead frame
- die
- thickness
- overmolding
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000007747 plating Methods 0.000 title claims description 5
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 150000001875 compounds Chemical class 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 7
- 238000010329 laser etching Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- WWTBZEKOSBFBEM-SPWPXUSOSA-N (2s)-2-[[2-benzyl-3-[hydroxy-[(1r)-2-phenyl-1-(phenylmethoxycarbonylamino)ethyl]phosphoryl]propanoyl]amino]-3-(1h-indol-3-yl)propanoic acid Chemical compound N([C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)O)C(=O)C(CP(O)(=O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1C=CC=CC=1)CC1=CC=CC=C1 WWTBZEKOSBFBEM-SPWPXUSOSA-N 0.000 description 10
- 229940126208 compound 22 Drugs 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000005499 meniscus Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- XLDBTRJKXLKYTC-UHFFFAOYSA-N 2,3,4,4'-tetrachlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=C(Cl)C(Cl)=C1Cl XLDBTRJKXLKYTC-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本發明大體係關於積體電路(IC)封裝，且更特定言之係關於鍍覆及單粒化IC封裝的方法。
其上形成有積體電路的矽晶片非常小，因而易遭破壞且難以處理，是以許多積體電路(IC)晶片係封裝在包殼內，以保護晶片及提供更大的接觸引線來附接至如印刷電路板(PCBs)等基板上的電路。組裝此類IC封裝的常見方法為組裝時附接「引線框架」做為晶粒的機械支撐。部分引線框架經剪切而只留下當作成品外部連接的引線。引線框架包含附接晶粒的「晶粒附接墊」和提供外部電氣連接的「引線」。晶粒、黏著劑、接線和引線框架裝入外殼內，外殼可為模製塑膠零件或模化合物的外模，其中端子暴露於外殼的外表面。
在一些IC封裝構造中，例如雙排扁平無引線(DFN)封裝或四方扁平無引線(QFN)封裝，端子暴露於IC封裝的下側。第1A圖及第1B圖圖示典型具端子的IC封裝，其中端子不伸出外殼，而是暴露於IC封裝的下側和側邊。其中第1A圖是IC封裝的俯視圖，而第1B圖是同一IC封裝的仰視圖。此IC封裝構造十分精巧，故能減少將IC封裝裝設到PCB所需的面積。此類封裝的困難處在於無法目視檢驗端子與PCB之接觸墊間的焊錫接點。此類IC封裝必須使用X射線影像檢驗焊錫接點。
已發現當製造良好的焊錫接點時，於端子下角外側形成切口會產生焊錫圓角。故可藉由檢驗焊錫圓角來代替X射線檢驗焊錫接點，以確認是否形成良好焊錫接點。免除X射線檢驗可降低成本和生產線的複雜度，並提高生產速率。Fogelson等人申請的美國專利第6,608,366號揭示鋸切形成切口。所述製程需先進行半厚度鋸切來形成切口，再進行薄鋸切來單粒化IC封裝。鋸刀為IC封裝製造的主要花費，且在單粒化前進行半厚度鋸切的需要將增加製造製程的成本。
因此需要在IC封裝製造製程期間於引線框架的連接桿形成切口的低成本方法。在過模壓IC封裝後使用雷射移除蝕刻溝槽的模化合物將不需進行半深度鋸切，因而可降低製造製程的整體成本。
在一些實施例中，揭露鍍覆積體電路(IC)封裝的部分端子側邊的方法。方法包含下列步驟：將IC晶粒附接至引線框架，引線框架包含具厚度的連接桿；減少部分連接桿的厚度，厚度減少部分具有寬度；以模化合物過模壓引線框架；使用雷射，自連接桿的厚度減少部分移除模化合物；以焊錫可濕性材料塗覆連接桿的厚度減少部分；以及切割貫穿連接桿的厚度減少部分中的連接桿厚度，其中切割寬度小於連接桿的厚度減少部分的寬度。
在一些實施例中，揭露形成可目視檢驗之焊錫端子的方法。方法包含下列步驟：蝕刻引線框架的連接桿，其中連接桿具有下側，且蝕刻係移除部分連接桿下側的材料，蝕刻部分的表面具有寬度；以足夠能量和持續時間來雷射連接桿的蝕刻部分，以移除蝕刻部分表面的材料；以焊錫可濕性材料塗覆連接桿的蝕刻部分；以及切割貫穿連接桿的蝕刻部分，其中切割寬度小於蝕刻部分的寬度。
本文揭露方法描述如何在IC封裝焊接至PCB時，將IC封裝端子製成斜面，以形成可目視檢驗的焊錫接點。製程蝕刻待從框架單粒化單獨IC封裝之區域的框架中的連接桿，且製程採用雷射清潔蝕刻區域及移除任何模化合物或蝕刻區域表面的其他污染物。蝕刻常常用來減少後來鋸切製程切割的金屬量，延長鋸子壽命，進而降低製造成本。同時鍍覆已清潔的蝕刻區域，使連接桿下側鍍覆焊錫可濕性金屬。接著使用窄鋸沿著蝕刻區域中心切割以單粒化IC封裝，從而留下部分蝕刻區域做為端子之低外角的斜面，端子係由切割的連接桿構成。
以下詳細說明提出許多特定細節，以提供對本發明更充分的了解。然此領域一般技術人士將明白本發明實施例實行時當可省略一些特定細節。在其他情況下，並未詳述熟知的結構和技術，以免讓本發明變得晦澀難懂。
第1A圖及第1B圖為QFN IC封裝2的透視圖，QFN IC封裝2具有暴露於封裝主體4底部的端子6。在此實例中，IC封裝2沿著其四邊各具有約11個端子。端子6直接設置在供IC封裝2焊接的PCB(未圖示)的相配連接墊上。第2B圖圖示第1A圖的IC封裝的下側，其中晶粒附接墊8暴露於外而可熱耦接至PCB(未圖示)散熱。
第2A圖為引線框架14的框架10的透視圖，其中與引線框架14相連的部分框架10以虛線方框12表示。引線框架14包括晶粒附接墊14A和一組相連引線，引線全部互相連接且內部連接至相鄰單元而構成連接桿16，使引線得以保持短接在一起及於處理時提供機械完整性。接著沿著虛線方框12的周圍鋸穿各單元間的「通道」，以單粒化單獨引線框架14。單粒化製程亦定義引線端子長度和封裝外形尺寸。
在一些實施例中，引線框架14不包含晶粒附接墊14A。在一些實施例中，如同直接附接至引線的覆晶，第3A圖的IC晶粒20係附接至引線框架14底部。在其他實施例中，IC晶粒20如同「晶片覆蓋引線」或「覆晶覆蓋引線」為附接於引線頂部。該等晶粒附接引線框架的方式和其他變化例為熟諳此技術者所知悉且顯而易見，且不脫離本發明的保護範圍。
第2B圖為QFN裝置的局部框架10的平面視圖。虛線方框12代表第4B圖的IC封裝40的範圍，虛線方框12內包括晶粒附接墊14A和與虛線方框周圍相交的連接桿16。
第3A圖為根據本發明一些態樣，將晶粒20附接至晶粒附接墊14A及過模壓框架10後，第2圖的引線框架14的局部框架10的截面圖。截面圖係沿著第2圖剖面3-3截切而得。過模壓製程形成塑膠模化合物22的嵌板而完全覆蓋單元陣列，各單元包括晶粒20、晶粒與晶粒附接墊黏著劑(未圖示)、晶粒接線(未圖示)和晶粒附接墊14A。由於模壓後必須暴露出端子表面，故端子表面係用膠帶(未圖示)密封隔開模化合物，膠帶覆蓋框架10的整個底側。如第3A圖所示，模化合物22流入連接桿16底下的蝕刻區域，連接桿16其餘部分的下側和晶粒附接墊14A的下側則保持無模化合物22。
第3B圖至第3D圖圖示根據本發明一些態樣，形成斜面端子36的製程步驟。在第3B圖中，雷射光束引導至蝕刻溝槽30上後將燒掉第3A圖中填充溝槽30的模化合物22。提供雷射光束的雷射可與用於雷射標記IC封裝40的外表塑膠或雷射去毛邊的雷射相同。使用已是生產線零件的雷射可降低實行此製程的工具與設備成本。已發現輸出功率約20瓦且頻率可被模化合物22吸收的雷射足以移除溝槽30的模化合物22。
在第3C圖中，焊錫可濕性材料塗層24塗鋪於晶粒附接墊14A和連接桿16的露出表面。在此實例中，塗層24為可焊金屬(如錫)的鍍覆塗層。塗層24覆蓋溝槽30和平坦表面。
第3D圖圖示單粒化切割32貫穿溝槽30的中心而分離IC封裝40後的框架10。切割32係沿著第2B圖的IC封裝周圍的虛線方框12進行。單粒化切割32的寬度小於溝槽30的寬度，因此在端子36的轉角留有塗覆斜面38或切口，端子36係藉由切割貫穿連接桿16而成。
第4A圖及第4B圖圖示根據本發明一些態樣，具斜面端子36之IC封裝40與具標準端子52之IC封裝50的比較結果。IC封裝40的塗覆斜面38於端子36側邊提供垂直可焊表面。標準IC封裝50的端子52實際上不具垂直可焊表面，故焊錫不會塗覆在端子52側邊，以致無法目視檢驗焊錫接點。
第5圖圖示根據本發明一些態樣，附接至PCB 60後，由斜面端子36形成的焊錫接點。PCB 60包括基板62、包含導電金屬(如銅)的導電電路軌跡64，和焊墊66，焊墊66由塗覆焊錫可濕性材料的軌跡64區域構成。在此實例中，接觸墊66由錫組成。焊錫68熔融後會濕潤整個表面24和66，從而於外緣形成彎月面70，其中接觸墊66突出IC封裝40的周圍。可目視檢驗彎月面70來確認焊錫接點是否適當形成，而不需以X射線檢驗接點。
第6圖為根據本發明一些態樣，形成斜面端子36的製程流程圖。在步驟105中，將IC晶粒20附接至具有連接桿16的引線框架14。在一些實施例中，複數個引線框架14組成框架10，其中連接桿16與引線框架14相連。步驟105亦包含將IC晶粒20的接線附接至連接桿16，而形成IC封裝40的引線。在步驟110中，減少部分連接桿16上的連接桿16之厚度。步驟110可為選擇性蝕刻引線框架14或框架10，且步驟110可在步驟105之前進行。選擇性部分蝕刻引線框架的方法為本領域一般技藝人士所熟知。在步驟115中，以模化合物22過模壓引線框架14或框架10。在一些實施例中，複數個引線框架14組成條帶，其中條帶區段經過模壓而形成含有複數個引線框架14的嵌板。在一些實施例中，膠帶鋪設在引線框架的底表面，以遮蔽特定表面，如此特定表面將不會塗覆模化合物22。在步驟120中，使用雷射，自連接桿16的厚度減少區域移除模化合物22。在一些實施例中，雷射可移除模化合物22及同時移除部分連接桿16。使用雷射清潔連接桿16的厚度減少區域表面後，以焊錫可濕性材料塗覆連接桿的露出區域(包括厚度減少區域和其餘區域)。在一些實施例中，此材料係以鍍覆塗鋪，且材料可為金屬，例如錫。在一些實施例中，塗覆引線框架14的所有露出區域。在步驟130中，切割32貫穿連接桿16的厚度減少區域。在一些實施例中，切割32的寬度小於厚度減少區域的寬度。在複數個引線框架14組成框架10並過壓模成嵌板的實施例中，切割32將單粒化IC封裝40。
所述於IC封裝(如DFN或QFN封裝)的端子外緣形成斜面的方法實施例提供不使用X射線也能檢驗將IC封裝附接至PCB的焊錫接點品質。使用雷射移除模化合物不需再進行額外鋸切，其中雷射已安裝在於IC封裝上雷射蝕刻標記的生產線上。減少檢驗及/或降低鋸切成本可降低IC封裝製造的成本和複雜度。
前述實施方式說明係為讓任何熟諳此技術者能實踐所述不同態樣。雖然以上係描述被認為是最佳的模式及/或其他實例，但應理解熟諳此技術者當可輕易明白該等態樣的各種修改例，且本文定義的所述通則可應用到其他態樣。故申請專利範圍不限於所示態樣，而是與申請專利範圍表述的完整範圍一致，其中除非另行指明，否則指稱單數形的元件非意指「一且唯一」，而是指「一或更多」。除非另行指明，否則「一些」一詞係指一或更多。男性代名詞(如他的)包括女性與中性(如她的和它的)，反之亦然。標題和次標題(若有)僅為便於說明本發明，而無限定意圖。
應理解所述製程步驟的特定順序或層級僅為示例說明。應理解製程步驟的特定順序或層級可依據設計偏好重新排列。一些步驟可同時進行。伴隨方法主張不同步驟的要件係按取樣順序排列，而非限定成所述特定順序或層級。
本文所用如「頂部」、「底部」、「正面」、「背面」等詞應理解為指稱任意參考標準，而非一般重力參考標準。故重力參考標準中的頂表面、底表面、正面和背面可往上、往下、對角線或水平延伸。
如「態樣」一詞並不意味著此態樣為主題技術的必要條件，或此態樣應用到主題技術的所有構造。某一態樣相關敘述可應用到所有構造，或一或更多構造。如「一態樣」一詞係指一或更多態樣，反之亦然。如「實施例」一詞並不意味著此實施例為主題技術的必要條件，或此實施例應用到主題技術的所有構造。某一實施例相關敘述可應用到所有實施例，或一或更多實施例。如「一實施例」一詞係指一或更多實施例，反之亦然。
本文所用「示例性」一詞係指「當作實例或說明」。所述做為「示例性」的任何態樣或設計不必然視為比其他態樣或設計更佳或有利。
整份說明書所述各種態樣的所有元件結構和功能均等物(無論是此領域一般技術人士已知還是是未來獲知)乃明確併入本文供作參考，且擬為申請專利範圍所涵蓋。再者，本文揭露的細項無論申請專利範圍是否清楚提及，並非擬貢獻於社會大眾。申請專利範圍主張的要件無一按照35 USC §112(6)解釋，除非要件係以「用以執行某功能的裝置」的文句明確表示，或者在申請專利範圍方法項中，要件係以「用以執行某功能的步驟」的文句明確表示。另外，說明書或申請專利範圍所用「包括」、「具有」等詞的範圍擬以類似申請專利範圍所用連接詞「包含」的方式解釋。
2．．．IC封裝
4．．．封裝主體
6．．．端子
8．．．晶粒附接墊
10．．．框架
12．．．虛線方框
14．．．引線框架
14A．．．晶粒附接墊
16．．．連接桿
20．．．晶粒
22．．．模化合物
24．．．塗層
30．．．溝槽
32．．．切割
36．．．端子
38．．．斜面
40．．．IC封裝
50．．．IC封裝
52．．．端子
60．．．PCB
62．．．基板
64．．．軌跡
66．．．接觸墊
68．．．焊錫
70．．．彎月面
105、110、115、120、125、130．．．步驟
所附圖式提供對本發明進一步的了解且併入構成說明書的一部分，所附圖式繪示各實施例並配合實施方式說明所述實施例的原理。在圖式中：
第1A圖及第1B圖為QFN IC封裝的透視圖，QFN IC封裝具有暴露於封裝主體底部的端子。
第2A圖為引線框架的框架透視圖。
第2B圖為QFN裝置的局部框架平面視圖。
第3A圖為根據本發明一些態樣，將晶粒附接至晶粒附接墊及過模壓框架後，第2圖的引線框架的局部框架截面圖。
第3B圖至第3D圖圖示根據本發明一些態樣，形成斜面端子的製程步驟。
第4A圖及第4B圖顯示根據本發明一些態樣，具斜面端子之IC封裝與具標準端子之IC封裝的比較結果。
第5圖圖示根據本發明一些態樣，附接至PCB後，由斜面端子形成的焊錫接點。
第6圖為根據本發明一些態樣，形成斜面端子的製程流程圖。
105、110、115、120、125、130．．．步驟
Claims (18)
- 一種製備一積體電路(IC)封裝的一部分端子側邊以用於焊錫的方法，該方法包含下列步驟：將一IC晶粒附接至一引線框架，該引線框架包含具一厚度的一連接桿；減少一部分該連接桿的厚度，該厚度減少部分具有一寬度；以一模化合物過模壓該引線框架；使用一雷射，自該連接桿的該厚度減少部分移除該模化合物；以一焊錫可濕性材料塗覆該連接桿的該厚度減少部分；及切割貫穿該連接桿的該厚度減少部分中的該連接桿厚度，其中該切割步驟的寬度小於該連接桿的該厚度減少部分的寬度。
- 如申請專利範圍第1項之方法，其中減少一部分該連接桿的厚度的該步驟包含蝕刻該連接桿的步驟。
- 如申請專利範圍第1項之方法，其中該引線框架和該連接桿具有一底表面，且過模壓該引線框架的該步驟包含將一膠帶鋪設在該引線框架和該連接桿的該底表面的步驟。
- 如申請專利範圍第1項之方法，其中塗覆該連接桿的該厚度減少部分的該步驟包含將一金屬鍍覆於該連接桿上的步驟。
- 如申請專利範圍第1項之方法，其中該鋸切步驟係於該連接桿的該厚度減少部分中間進行。
- 如申請專利範圍第1項之方法，其中切割貫穿該連接桿厚度的該步驟包含鋸穿該模化合物的一整個厚度的步驟。
- 如申請專利範圍第1項之方法，其中：該引線框架具有一頂部和一底部，該底部係在該頂部的對側；該連接桿具有一頂部和一底部，該底部係在該頂部的對側；該連接桿的該底部與一底面共平面；減少一部分該連接桿的厚度的該步驟包含移除該連接桿之該底部的材料的步驟；以一模化合物過模壓該引線框架的該步驟包含把該模化合物鋪設在該引線框架的該頂部，及形成具一底部的一單塊層，該單塊層的該底部位於部分連接桿材料未被移除而仍暴露於外的一底平面上。
- 如申請專利範圍第1項之方法，其中：該IC晶粒具有一第一表面和一第二表面，該第二表面在該第一表面的對面；將一IC晶粒附接至一引線框架的該步驟包含將該IC晶粒的該第一表面附接至該引線框架的步驟；該引線框架配置使一部分的該引線框架或該IC晶粒的該第二表面與一底平面共平面；及以一模化合物過模壓該引線框架的該步驟包含使該引線框架或該IC晶粒的該第二表面仍暴露於外的步驟。
- 如申請專利範圍第1項之方法，其中將一IC晶粒附接至一引線框架的該步驟包含將複數個IC晶粒附接至一引線框架條帶的步驟，該引線框架條帶具有複數個晶粒附接位置和與各晶粒附接位置相連的至少一個連接桿。
- 如申請專利範圍第9項之方法，其中以一模化合物過模壓該引線框架的該步驟包含將一部分的該引線框架條帶過模壓成一嵌板的步驟。
- 如申請專利範圍第10項之方法，其中該引線框架條帶具有一底表面，其中以一模化合物過模壓該引線框架條帶的該步驟包含將一膠帶鋪設在該引線框架條帶的該底表面的步驟。
- 如申請專利範圍第11項之方法，其中切割貫穿該連接桿厚度的該步驟包含切割貫穿多個晶粒附接位置間的該等連接桿，以將該框架單粒化成多個單獨IC裝置的步驟，每一單獨IC裝置具有多個側邊毗連該底表面，其中至少一個連接桿暴露於至少一個側邊。
- 一種形成一可目視檢驗之端子的方法，該方法包含下列步驟：蝕刻一引線框架的一連接桿，其中該連接桿具有一下側，且蝕刻係移除一部分該連接桿上該下側的材料，該蝕刻部分具有一寬度；以足夠能量和持續時間來雷射該連接桿的該蝕刻部分，以移除該蝕刻部分的材料；以一焊錫可濕性材料塗覆該連接桿的該蝕刻部分；及切割貫穿該連接桿的該蝕刻部分，其中該切割的寬度小於該蝕刻部分的寬度。
- 如申請專利範圍第13項之方法，其中切割貫穿該連接桿的該蝕刻部分的該步驟包含從包含複數個引線框架的一框架單粒化一IC封裝的步驟，其中該連接桿係在該框架的該等引線框架間連接。
- 如申請專利範圍第13項之方法，其中塗覆該蝕刻部分的該步驟包含將一焊錫可濕性金屬鍍覆於該連接桿上的步驟。
- 如申請專利範圍第13項之方法，其中在雷射該蝕刻部分的該步驟中移除的該材料包含模化合物。
- 如申請專利範圍第13項之方法，其中切割貫穿該蝕刻部分的該步驟包含鋸切的步驟。
- 如申請專利範圍第13項之方法，進一步包含以下步驟：以一模化合物過模壓該引線框架。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/849,331 US8017447B1 (en) | 2010-08-03 | 2010-08-03 | Laser process for side plating of terminals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201208109A TW201208109A (en) | 2012-02-16 |
| TWI411132B true TWI411132B (zh) | 2013-10-01 |
Family
ID=44544750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100125165A TWI411132B (zh) | 2010-08-03 | 2011-07-15 | 用於端子的側鍍覆的雷射製程 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8017447B1 (zh) |
| KR (1) | KR101216509B1 (zh) |
| CN (1) | CN102347225B (zh) |
| TW (1) | TWI411132B (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011112659B4 (de) | 2011-09-06 | 2022-01-27 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
| US8841758B2 (en) * | 2012-06-29 | 2014-09-23 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
| US9070669B2 (en) | 2012-11-09 | 2015-06-30 | Freescale Semiconductor, Inc. | Wettable lead ends on a flat-pack no-lead microelectronic package |
| US8535982B1 (en) | 2012-11-29 | 2013-09-17 | Freescale Semiconductor, Inc. | Providing an automatic optical inspection feature for solder joints on semiconductor packages |
| US20140357022A1 (en) * | 2013-06-04 | 2014-12-04 | Cambridge Silicon Radio Limited | A qfn with wettable flank |
| US20160126169A1 (en) * | 2014-10-29 | 2016-05-05 | Nxp B.V. | Leadless semiconductor device and method of making thereof |
| US9425130B2 (en) * | 2014-10-29 | 2016-08-23 | Nxp B.V. | Package with multiple I/O side-solderable terminals |
| US20160148877A1 (en) * | 2014-11-20 | 2016-05-26 | Microchip Technology Incorporated | Qfn package with improved contact pins |
| US9640463B2 (en) * | 2015-06-22 | 2017-05-02 | Nexperia B.V. | Built-up lead frame package and method of making thereof |
| CN105470231A (zh) * | 2015-12-25 | 2016-04-06 | 华天科技（西安）有限公司 | 一种采用半蚀刻工艺形成阶梯式框架引脚及其制造方法 |
| DE102016105581A1 (de) * | 2016-03-24 | 2017-09-28 | Infineon Technologies Ag | Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche |
| US20170294367A1 (en) * | 2016-04-07 | 2017-10-12 | Microchip Technology Incorporated | Flat No-Leads Package With Improved Contact Pins |
| CN105932006A (zh) * | 2016-06-23 | 2016-09-07 | 江阴芯智联电子科技有限公司 | 预包封侧边可浸润引线框架结构及其制造方法 |
| JP6770853B2 (ja) * | 2016-08-31 | 2020-10-21 | 新光電気工業株式会社 | リードフレーム及び電子部品装置とそれらの製造方法 |
| US9847283B1 (en) * | 2016-11-06 | 2017-12-19 | Nexperia B.V. | Semiconductor device with wettable corner leads |
| US9991194B1 (en) * | 2017-04-18 | 2018-06-05 | Ubotic Company Limited | Sensor package and method of manufacture |
| JP6417466B1 (ja) * | 2017-11-28 | 2018-11-07 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
| JP7100980B2 (ja) * | 2018-01-22 | 2022-07-14 | ローム株式会社 | Ｌｅｄパッケージ |
| CN109002806A (zh) * | 2018-07-27 | 2018-12-14 | 星科金朋半导体（江阴）有限公司 | 一种qfn产品的后道封装方法 |
| JP6827495B2 (ja) * | 2019-05-16 | 2021-02-10 | Ｔｏｗａ株式会社 | 半導体装置の製造方法 |
| CN113035721A (zh) | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 用于侧壁镀覆导电膜的封装工艺 |
| CN113035722A (zh) | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 具有选择性模制的用于镀覆的封装工艺 |
| JP7337733B2 (ja) * | 2020-03-05 | 2023-09-04 | 株式会社東芝 | 半導体パッケージ |
| CN113451249A (zh) * | 2020-03-27 | 2021-09-28 | 美商矽成积体电路股份有限公司 | 封装结构 |
| IT202200008900A1 (it) * | 2022-05-03 | 2023-11-03 | St Microelectronics Srl | Dispositivo a semiconduttore e corrispondenti procedimenti |
| CN116387198A (zh) * | 2023-04-07 | 2023-07-04 | 上海聚跃检测技术有限公司 | 一种qfn封装芯片的切割分离方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US7008825B1 (en) * | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
| US20060228832A1 (en) * | 2005-03-31 | 2006-10-12 | Koh Wei H | Leadframe semiconductor package stand and method for making the same |
| US7402459B2 (en) * | 2006-07-10 | 2008-07-22 | Shanghai Kaihong Technology Co., Ltd. | Quad flat no-lead (QFN) chip package assembly apparatus and method |
| US20100001291A1 (en) * | 2008-07-07 | 2010-01-07 | Infineon Technologies Ag | Electronic device and manufacturing thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294719A (ja) | 1999-04-09 | 2000-10-20 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
| US7144517B1 (en) * | 2003-11-07 | 2006-12-05 | Amkor Technology, Inc. | Manufacturing method for leadframe and for semiconductor package using the leadframe |
| US7262491B2 (en) * | 2005-09-06 | 2007-08-28 | Advanced Interconnect Technologies Limited | Die pad for semiconductor packages and methods of making and using same |
| US7816186B2 (en) * | 2006-03-14 | 2010-10-19 | Unisem (Mauritius) Holdings Limited | Method for making QFN package with power and ground rings |
| US20080054420A1 (en) * | 2006-08-23 | 2008-03-06 | Semiconductor Components Industries, Llc. | Semiconductor package structure and method of manufacture |
| US8063470B1 (en) * | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| US7836586B2 (en) * | 2008-08-21 | 2010-11-23 | National Semiconductor Corporation | Thin foil semiconductor package |
| US8188587B2 (en) * | 2008-11-06 | 2012-05-29 | Fairchild Semiconductor Corporation | Semiconductor die package including lead with end portion |
| US20100127375A1 (en) * | 2008-11-21 | 2010-05-27 | Manolito Galera | Wafer level chip scale semiconductor packages |
| JP2011077278A (ja) | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-08-03 US US12/849,331 patent/US8017447B1/en active Active
-
2011
- 2011-07-15 TW TW100125165A patent/TWI411132B/zh active
- 2011-08-02 KR KR1020110076972A patent/KR101216509B1/ko active IP Right Grant
- 2011-08-03 CN CN201110220839.2A patent/CN102347225B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US7183630B1 (en) * | 2002-04-15 | 2007-02-27 | Amkor Technology, Inc. | Lead frame with plated end leads |
| US7008825B1 (en) * | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
| US20060228832A1 (en) * | 2005-03-31 | 2006-10-12 | Koh Wei H | Leadframe semiconductor package stand and method for making the same |
| US7402459B2 (en) * | 2006-07-10 | 2008-07-22 | Shanghai Kaihong Technology Co., Ltd. | Quad flat no-lead (QFN) chip package assembly apparatus and method |
| US20100001291A1 (en) * | 2008-07-07 | 2010-01-07 | Infineon Technologies Ag | Electronic device and manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101216509B1 (ko) | 2012-12-31 |
| US8017447B1 (en) | 2011-09-13 |
| KR20120012957A (ko) | 2012-02-13 |
| TW201208109A (en) | 2012-02-16 |
| CN102347225B (zh) | 2015-04-22 |
| CN102347225A (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI411132B (zh) | 用於端子的側鍍覆的雷射製程 | |
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| US20180330968A1 (en) | Method Of Fabricating Low-Profile Footed Power Package | |
| US9029194B2 (en) | Making an integrated circuit module with dual leadframes | |
| CN108364918B (zh) | 薄轮廓引线半导体封装 | |
| US9425130B2 (en) | Package with multiple I/O side-solderable terminals | |
| JP2009537990A (ja) | 折曲ヒートシンクを有するフリップチップｍｌｐ | |
| US7897438B2 (en) | Method of making semiconductor package with plated connection | |
| JP2007311830A (ja) | 半導体集積回路装置 | |
| US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
| JP2005529493A (ja) | 半導体デバイスを有するノンリードクワッドフラットパッケージ | |
| US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
| US20160126169A1 (en) | Leadless semiconductor device and method of making thereof | |
| US9640463B2 (en) | Built-up lead frame package and method of making thereof | |
| CN112133694B (zh) | 半导体封装和电子系统 | |
| JP2008218469A (ja) | 半導体装置の製造方法 | |
| TW201803060A (zh) | 具有改良接觸引線之扁平無引線封裝 | |
| US10515878B1 (en) | Semiconductor package with partial plating on contact side surfaces | |
| CN113035722A (zh) | 具有选择性模制的用于镀覆的封装工艺 | |
| CN113614879A (zh) | 具有侧壁镀层的半导体封装 | |
| US10204850B1 (en) | Semiconductor package with partial plating on contact side surfaces | |
| US9391007B1 (en) | Built-up lead frame QFN and DFN packages and method of making thereof | |
| TWI274406B (en) | Dual gauge leadframe | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| TWI833739B (zh) | 半導體封裝及製造其之方法 |