JP7337733B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP7337733B2
JP7337733B2 JP2020038055A JP2020038055A JP7337733B2 JP 7337733 B2 JP7337733 B2 JP 7337733B2 JP 2020038055 A JP2020038055 A JP 2020038055A JP 2020038055 A JP2020038055 A JP 2020038055A JP 7337733 B2 JP7337733 B2 JP 7337733B2
Authority
JP
Japan
Prior art keywords
groove
semiconductor package
sealing resin
resin member
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020038055A
Other languages
English (en)
Other versions
JP2021141209A (ja
Inventor
誠和子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020038055A priority Critical patent/JP7337733B2/ja
Priority to US17/012,371 priority patent/US11410938B2/en
Publication of JP2021141209A publication Critical patent/JP2021141209A/ja
Application granted granted Critical
Publication of JP7337733B2 publication Critical patent/JP7337733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明の実施形態は、半導体パッケージに関する。
半導体パッケージには、小型化の要求に応じた表面実装型パッケージがある。表面実装型パッケージは、パッケージの各電極がパッケージ下面でプリント基板等に実装されるため、実装に必要な面積を縮小することができる。
しかしながら、このように表面実装される電極は比較的大きな実装面を有しており、実装面で電極を固定する半田の内部に気泡が残ってしまうことがある。
特開２０１４－０９６４８８号公報 特開２０１２－１９５３３０号公報 特開２００１－１２７２１２号公報
一つの実施形態は、半田内部の気泡の残留を抑制することができる半導体パッケージを提供することを目的とする。
実施形態の半導体パッケージは、半導体チップと、内部に前記半導体チップが封止される平板状の封止樹脂部材と、前記封止樹脂部材の第１の主面に露出した第１の実装面を有する第１の電極と、前記第１の主面に露出した第２の実装面を有する第２の電極と、前記第１の主面に配置された溝と、を備え、前記第１の実装面は、前記第１の主面の内側領域に配置され、前記第２の電極と対向する第１の端部を有し、前記溝は、前記第１の端部に接続される第１の接続部と、前記封止樹脂部材の側面に接続される第２の接続部と、を有
し、前記溝は、前記第１の端部と接するように前記第１の端部に沿って延びる第１の溝を有し、前記第１の接続部は前記第１の溝の短手方向の一端部を含み、前記第２の接続部は前記第１の溝の延伸方向の一端部を含む。
図１は、実施形態１にかかる半導体パッケージの構成の一例を示す斜視図である。 図２は、実施形態１にかかる半導体パッケージの構成の一例を示す模式図である。 図３は、実施形態１にかかる半導体パッケージの製造方法の手順の一例を示す断面図である。 図４は、実施形態１の変形例１にかかる半導体パッケージの下面側を示す平面図である。 図５は、実施形態１の変形例２にかかる半導体パッケージの下面側を示す平面図である。 図６は、実施形態２にかかる半導体パッケージの構成の一例を示す斜視図である。 図７は、実施形態２にかかる半導体パッケージの下面側を示す模式図である。 図８は、実施形態２の変形例１にかかる半導体パッケージの下面側を示す平面図である。 図９は、実施形態２の変形例２にかかる半導体パッケージの下面側を示す平面図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
［実施形態１］
以下、図面を参照して実施形態１について詳細に説明する。
（半導体パッケージの構成例）
図１は、実施形態１にかかる半導体パッケージ１の構成の一例を示す斜視図である。図１（ａ）は半導体パッケージ１の上面側を示しており、図１（ｂ）は半導体パッケージ１の下面側を示している。
図１に示すように、半導体パッケージ１は、封止樹脂部材１０、ドレイン電極２１、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４を備える。また、半導体パッケージ１は、封止樹脂部材１０の内部に図示しない半導体チップを備えている。
封止樹脂部材１０は、第１の主面としての下面１１ｂと、第２の主面としての上面１１ｔとを有する略平板状に構成される。また、封止樹脂部材１０の下面１１ｂと上面１１ｔとは例えば矩形状であり、封止樹脂部材１０は４つの側面１２ｅ，１２ｗ，１２ｎ，１２ｓを備える。側面１２ｅ，１２ｗ同士は互いに対向し、側面１２ｎ，１２ｓ同士は互いに対向する。封止樹脂部材１０は、下面１１ｂに第１の溝としての溝５０を備える。
第１の電極としてのドレイン電極２１、第２の電極としてのソース電極２２、及び第３の電極としてのゲート電極２３、及びシグナルソースピン２４は、例えばＣｕ等の金属から構成される。ドレイン電極２１は、例えば封止樹脂部材１０の側面１２ｎ寄りに配置され、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４は、例えば封止樹脂部材１０の側面１２ｎと対向する側面１２ｓ寄りに配置されている。
ドレイン電極２１は、封止樹脂部材１０の下面１１ｂに露出した第１の実装面としての実装面２１ｍを備える。ソース電極２２は、封止樹脂部材１０の下面１１ｂに露出した第２の実装面としての実装面２２ｍを備える。ゲート電極２３は、封止樹脂部材１０の下面１１ｂに露出した第３の実装面としての実装面２３ｍを備える。シグナルソースピン２４は、封止樹脂部材１０の下面１１ｂに露出した実装面２４ｍを備える。ドレイン電極２１の実装面２１ｍは、例えばソース電極２２及びゲート電極２３の実装面２２ｍ，２３ｍに比べて広い面積を有する。
これらの実装面２１ｍ，２２ｍ，２３ｍ，２４ｍは、封止樹脂部材１０の下面１１ｂに対して略フラットな状態（略同じ高さ）にあり、例えば半導体パッケージ１は、プリント基板等に対し半田を介して表面実装される表面実装型パッケージとして構成されている。より具体的には、半導体パッケージ１は、例えばＴＯＬＬ（ＴＯ Ｌｅａｄｌｅｓｓ）パッケージであってよい。
図２は、実施形態１にかかる半導体パッケージ１の構成の一例を示す模式図である。図２（ａ）は半導体パッケージ１の下面側を示す平面図であり、図２（ｂ）は封止樹脂部材１０の側面１２ｅ，１２ｗの延伸方向に沿う半導体パッケージ１の断面図である。
図２（ａ）に示すように、封止樹脂部材１０の下面１１ｂは、封止樹脂部材１０の側面１２ｅの底辺に相当する端部１１ｅと、側面１２ｗの底辺に相当する端部１１ｗと、側面１２ｎの底辺に相当する端部１１ｎと、側面１２ｓの底辺に相当する端部１１ｓと、を有する。
ドレイン電極２１の実装面２１ｍは、封止樹脂部材１０の下面１１ｂよりも小さい、略矩形の形状を有する。実装面２１ｍは、封止樹脂部材１０の下面１１ｂの端部１１ｅ，１１ｗ，１１ｎ，１１ｓに沿ってそれぞれ延びる端部２１ｅ，２１ｗ，２１ｎ，２１ｓを有する。つまり、端部２１ｅ，２１ｗ同士は互いに対向し、端部２１ｎ，２１ｓ同士は互いに対向する。また、端部２１ｅ，２１ｗと端部２１ｎ，２１ｓとは互いに交わる方向に延び、端部２１ｅ，２１ｗはそれぞれ端部２１ｎ，２１ｓの延伸方向の片側ずつに配置され、端部２１ｎ，２１ｓはそれぞれ端部２１ｅ，２１ｗの延伸方向の片側ずつに配置される。
ここで、例えば端部２１ｅが端部１１ｅに沿って延びるとは、端部２１ｅ，１１ｅ同士が互いに完全に平行である場合と、端部２１ｅ，１１ｅ同士が例えば製造誤差の範囲内で互いに略平行である場合とを含む。また例えば、端部２１ｅと端部２１ｎとが互いに交わる方向に延びるとは、端部２１ｅと端部２１ｎとが互いに完全に直交する場合と、端部２１ｅと端部２１ｎとが例えば製造誤差の範囲内で互いに略直交する場合とを含む。これらの点は、これ以降の説明においても同様である。
実装面２１ｍの３つの端部２１ｅ，２１ｗ，２１ｓは、例えば封止樹脂部材１０の下面１１ｂの内側領域に配置される。下面１１ｂの内側領域とは、下面１１ｂのそれぞれの端部１１ｅ，１１ｗ，１１ｎ，１１ｓよりも中心側に入った領域であって、少なくとも端部１１ｅ，１１ｗ，１１ｎ，１１ｓとは重ならない領域のことである。
実装面２１ｍの第１の端部としての端部２１ｓは、封止樹脂部材１０の側面１２ｓ寄りに配置されるソース電極２２、ゲート電極２３、及びシグナルソースピン２４と対向している。実装面２１ｍの第２の端部としての端部２１ｅ，２１ｗは、封止樹脂部材１０の下面１１ｂの端部１１ｅ，１１ｗの近傍で、それぞれの端部１１ｅ，１１ｗと対向している。
実装面２１ｍの１つの端部２１ｎは、例えば封止樹脂部材１０の下面１１ｂの端部１１ｎから外側へと突出しており、端部２１ｎ自身から更に突出した複数の突出部２１ｐを有する。
ソース電極２２の実装面２２ｍは、封止樹脂部材１０の下面１１ｂの端部１１ｓ近傍に配置され、端部１１ｓに沿って延びる櫛歯状の形状を有する。実装面２２ｍの櫛歯状の端部は複数の突出部２２ｐとなって、封止樹脂部材１０の下面１１ｂの端部１１ｓから外側へと突出する。
ゲート電極２３の実装面２３ｍは、封止樹脂部材１０の下面１１ｂの端部１１ｓ近傍に配置される矩形状である。この矩形状の端部は突出部２３ｐとなって、封止樹脂部材１０の下面１１ｂの端部１１ｓから外側へと突出する。
シグナルソースピン２４の実装面２４ｍは、封止樹脂部材１０の下面１１ｂの端部１１ｓ近傍に配置される矩形状である。この矩形状の端部は突出部２４ｐとなって、封止樹脂部材１０の下面１１ｂの端部１１ｓから外側へと突出する。
図２（ｂ）に示すように、半導体チップ３０は封止樹脂部材１０の内部に封止されている。半導体チップ３０の下面は例えば半田４１を介してドレイン電極２１の上面、つまり実装面２１ｍとは反対側の面と接合されている。半導体チップ３０の上面は例えばワイヤ４２を介してソース電極２２の上面、つまり、実装面２２ｍとは反対側の面と接合されている。半導体チップ３０は、図示しないワイヤ等を介してゲート電極２３及びシグナルソースピン２４とも接合される。
半導体チップ３０は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ等である。ＭＯＳＦＥＴには、例えば高耐圧ＭＯＳ（ＨＶ－ＭＯＳ：Ｈｉｇｈ Ｖｏｌｔａｇｅ－ＭＯＳ）、及び低電圧ＭＯＳ（ＬＶ－ＭＯＳ：Ｌｏｗ Ｖｏｌｔａｇｅ－ＭＯＳ）等がある。
図２（ａ）（ｂ）に示すように、封止樹脂部材１０の下面１１ｂには第１の溝としての溝５０が設けられている。溝５０は、ドレイン電極２１の実装面２１ｍが有する端部２１ｓと接するように端部２１ｓに沿って延びる。つまり、溝５０の短手方向５０ｙの片側の端部５１ｄが、実装面２１ｍの端部２１ｓに接続されている。また、溝５０の延伸方向５０ｘの２つの端部５１ｅ，５１ｗは、それぞれ封止樹脂部材１０の側面１２ｅ，１２ｗに接続されている。
ここで、溝５０の短手方向５０ｙ片側の端部５１ｄは第１の接続部の一例であり、溝５０の延伸方向５０ｘの端部５１ｅ，５１ｗは第２の接続部の一例である。
このような構成を有することで、溝５０は、ドレイン電極２１の実装面２１ｍの端部２１ｓを、封止樹脂部材１０の側面１２ｅ，１２ｗから封止樹脂部材１０の外側に連通させる。ただし、溝５０の延伸方向５０ｘの端部５１ｅ，５１ｗのうち、少なくとも１つが封止樹脂部材１０のいずれかの側面１２ｅ，１２ｗと接続していればよく、これによっても、ドレイン電極２１の実装面２１ｍの端部２１ｓは、封止樹脂部材１０の外側に連通される。
また、溝５０は側面５２と底面５３とを有する。溝５０の側面５２は、溝５０の短手方向５０ｙのもう片側の端部、つまり、端部５１ｄとは反対側の端部に配置される。溝５０が設けられた下面１１ｂから、封止樹脂部材１０の厚さ方向の中心部へと向かう方向を溝５０の深さ方向として、側面５２は溝５０の深さ方向に延び、底面５３と曲面で接続される。また、溝５０の深さは例えばドレイン電極２１の厚さ未満である。
なお、溝５０の側面５２と底面５３とが平面状であって、図２（ｂ）に示す断面において、側面５２と底面５３とがＬ字型に接続されていてもよい。
また、封止樹脂部材１０の下面１１ｂに溝５０が設けられることで、例えばフラットな下面を有する封止樹脂部材に比べて、ドレイン電極２１及びソース電極２２間の沿面距離ＣＤが延びる。沿面距離ＣＤは、ドレイン電極２１及びソース電極２２間に介在する絶縁部材、つまり、封止樹脂部材１０の表面に沿った最短距離である。沿面距離ＣＤが長いほど、ドレイン電極２１及びソース電極２２間の絶縁性は高まる。
（半導体パッケージの製造方法）
次に、図３を用いて、実施形態１の半導体パッケージ１の製造方法の例について説明する。図３は、実施形態１にかかる半導体パッケージ１の製造方法の手順の一例を示す断面図である。ここで、半導体チップ３０は、通常の半導体製造技術によって製造され、ドレイン電極２１、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４と接合される。封止樹脂部材１０は、以下に示すように、例えば金型（上型Ｍｔ及び下型Ｍｂ）を用いたモールド技術によって成形される。
図３（ａ）に示すように、ドレイン電極２１、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４と接合された半導体チップ３０を、下型Ｍｂの所定位置に配置する。なお、下型Ｍｂはドレイン電極２１、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４が配置される面のドレイン電極２１近傍に突起部Ｍｐを備える。
図３（ｂ）に示すように、下型Ｍｂに上型Ｍｔを組み合わせる。これにより、ドレイン電極２１、ソース電極２２、ゲート電極２３、及びシグナルソースピン２４と接合された半導体チップ３０を収容したキャビティＭｃが形成される。そして、このキャビティＭｃ内に、加熱して軟化させた樹脂１０ｓを充填する。
図３（ｃ）に示すように、樹脂１０ｓを冷却して固化させることで、下型Ｍｂの突起部Ｍｐを鋳型とする溝５０が形成された封止樹脂部材１０が成形される。
以上により、実施形態１の半導体パッケージ１が製造される。
なお、半導体パッケージ１の製造方法は上記の例に限られず、例えば突起部Ｍｐを有さない金型にて樹脂を成形した後に、機械加工にて溝５０を設けた封止樹脂部材１０を形成してもよい。
例えば表面実装型パッケージでは、ドレイン電極は比較的面積の広い実装面を有しており、半田を用いてプリント基板等に実装すると、ドレイン電極の実装面内で、固化した半田の内部に気泡が残ってしまう場合がある。これにより、半導体パッケージとプリント基板との間の抵抗が増大したり、接触不良が生じてしまったりする恐れがある。
また例えば、近年では、例えば高耐圧ＭＯＳ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、整流ダイオード、及びサイリスタ等の高耐圧を有する電力用半導体素子（パワーデバイス）を有する半導体パッケージについても小型化が進んできており、このような半導体パッケージにも表面実装型が採用されることが増えている。この場合、半導体パッケージが大型化して、ドレイン電極の面積は既存のものより更に広くなり、半田内部の気泡がよりいっそう残りやすくなると考えられる。
本発明者は、半田内部に気泡が残留するのは、ドレイン電極の実装面が封止樹脂部材の樹脂で取り囲まれているためであることを突き止めた。半田の濡れ性が悪い樹脂がドレイン電極の実装面を取り囲むことで、半田が表面張力によって実装面内で丸まって、半田が固化するまでに気泡が抜けきらないのである。
本発明者は、鋭意研究の結果、半田内部の気泡が抜けやすくなる半導体パッケージの構成を実現するに至った。
実施形態１の半導体パッケージ１によれば、封止樹脂部材１０の外部に連通する溝５０が、ドレイン電極２１の実装面２１ｍが有する端部２１ｓと接するように設けられている。
実装面２１ｍの端部２１ｓは、封止樹脂部材１０の下面１１ｂのいずれの端部１１ｅ，１１ｗ，１１ｎ，１１ｓからも遠く、実装面２１ｍの他の端部２１ｅ，２１ｗ，２１ｎと比較して、半田内部の気泡が最も抜け難い個所の１つであると考えられる。
上記構成により、実装面２１ｍに溶融した半田を付着させた際、半田内部の気泡が溝５０を通って封止樹脂部材１０の外部へと排出されやすくなる。よって、半田内部の気泡の残留を抑制することができる。
実施形態１の半導体パッケージ１によれば、溝５０の深さはドレイン電極２１の厚さ未満である。これにより、溝５０とドレイン電極２１との間から封止樹脂部材１０の内部に外気が入り難くなる。よって、封止樹脂部材１０の内部で、半導体チップ３０とドレイン電極２１とを接合する半田４１が外気中の水分等によって劣化してしまうことが抑制される。
実施形態１の半導体パッケージ１によれば、溝５０の側面５２と底面５３とは曲面で接続される。封止樹脂部材において角張った形状を有する部分には応力が発生してクラック等が生じやすくなる。上記構成により、溝５０の内壁にクラックが発生することが抑制される。
実施形態１の半導体パッケージ１によれば、溝５０により、封止樹脂部材の下面がフラットな場合よりも、ドレイン電極２１及びソース電極２２間の沿面距離ＣＤが延びる。これにより、ドレイン電極２１及びソース電極２２間の絶縁性を高めることができる。
（変形例１）
次に、図４を用いて、実施形態１の変形例１の半導体パッケージ１ａについて説明する。図４は、実施形態１の変形例１にかかる半導体パッケージ１ａの下面側を示す平面図である。変形例１の半導体パッケージ１ａは、上述の実施形態１とは異なる構成の溝６０を備える。
図４に示すように、半導体パッケージ１ａの封止樹脂部材１０ａは、下面１１ｂに第２の溝としての溝６０を備える。溝６０は、主溝６０ｍと複数の副溝６０ｓとを有する。
主溝６０ｍは、ドレイン電極２１の実装面２１ｍが有する端部２１ｓから離れた位置を、端部２１ｓに沿って延びる。主溝６０ｍの延伸方向６０ｘの２つの端部６１ｅ，６１ｗは、それぞれ封止樹脂部材１０ａの側面１２ｅ，１２ｗに接続されている。ここで、主溝６０ｍの延伸方向６０ｘの端部６１ｅ，６１ｗは第２の接続部の一例である。
複数の副溝６０ｓのそれぞれは、主溝６０ｍから、ドレイン電極２１の実装面２１ｍが有する端部２１ｓへと延び、端部６１ｄにより実装面２１ｍの端部２１ｓに接続されている。ここで、副溝６０ｓの端部６１ｄは第１の接続部の一例である。
このような構成を有することで、溝６０は、ドレイン電極２１の実装面２１ｍの端部２１ｓを、封止樹脂部材１０ａの側面１２ｅ，１２ｗから封止樹脂部材１０ａの外側に連通させる。ただし、副溝６０ｓの数は任意であり、溝６０は副溝６０ｓを１つ以上有していればよい。これによっても、ドレイン電極２１の実装面２１ｍの端部２１ｓは、封止樹脂部材１０ａの外側に連通される。
主溝６０ｍ及び副溝６０ｓは共に、それぞれの延伸方向と交わる断面において、例えばＵ字形の形状を有する。具体的には、図４の拡大断面図に示すように、主溝６０ｍは、短手方向６０ｙの両端部に側面６２をそれぞれ有し、２つの側面６２は溝６０の深さ方向に延びて底面６３の両側にそれぞれ曲面で接続される。副溝６０ｓも同様の構成を有する。また、少なくとも副溝６０ｓの深さは例えばドレイン電極２１の厚さ未満である。
なお、主溝６０ｍの側面６２と底面６３とが平面状であって、図４拡大断面図に示す断面において、側面６２と底面６３とがＬ字型に接続されていてもよい。副溝６０ｓについても同様である。
また、主溝６０ｍ及び副溝６０ｓの断面積は互いに異なっていてもよい。例えば、副溝６０ｓの個数を調整することで、半田内部からの気泡の副溝６０ｓにおける排出量を調整することが可能である。したがって、主溝６０ｍの断面積よりも副溝６０ｓの断面積を小さくしてもよい。副溝６０ｓの幅を狭くし、副溝６０ｓを浅くし、あるいは、これらの両方によって、副溝６０ｓの断面積を小さくすることができる。
また、主溝６０ｍが短手方向６０ｙの両側に側面６２を有することで、ドレイン電極２１及びソース電極２２間の沿面距離は、例えば上述の実施形態１の封止樹脂部材１０の場合よりも更に延びる。図４の拡大図に、ドレイン電極２１及びソース電極２２間の沿面距離ＣＤａの一部を示す。
変形例１の半導体パッケージ１ａによれば、ドレイン電極２１の実装面２１ｍの端部２１ｓに沿う主溝６０ｍをドレイン電極２１から離し、副溝６０ｓでドレイン電極２１の実装面２１ｍの端部２１ｓに接続させる。これにより、例えば実施形態１の構成に比べ、ドレイン電極２１が外気と連通する面積が減って半田４１の劣化によるクラック等をよりいっそう抑制することができる。
変形例１の半導体パッケージ１ａによれば、主溝６０ｍは短手方向６０ｙ両端部に側面６２を備える。これにより、例えば実施形態１の構成に比べ、ドレイン電極２１及びソース電極２２間の沿面距離ＣＤａが長くなる。よって、ドレイン電極２１及びソース電極２２間の絶縁性をよりいっそう高めることができる。
（変形例２）
次に、図５を用いて、実施形態１の変形例２の半導体パッケージ１ｂについて説明する。図５は、実施形態１の変形例２にかかる半導体パッケージ１ｂの下面側を示す平面図である。変形例２の半導体パッケージ１ｂは、ドレイン電極２１の実装面２１ｍの端部２１ｅ，２１ｗにも溝７０ｅ，７０ｗを有する点が、上述の実施形態１とは異なる。
図５に示すように、半導体パッケージ１ｂの封止樹脂部材１０ｂは、下面１１ｂに第３の溝としての溝７０ｅ，７０ｗを備える。
溝７０ｅは、封止樹脂部材１０ｂの側面１２ｅに接続する端部７１ｅから、ドレイン電極２１の実装面２１ｍの端部２１ｅに接続する端部７１ｄｅへと延びる。溝７０ｗは、封止樹脂部材１０ｂの側面１２ｗに接続する端部７１ｗから、ドレイン電極２１の実装面２１ｍの端部２１ｗに接続する端部７１ｄｗへと延びる。
ここで、それぞれの溝７０ｅ，７０ｗの端部７１ｄｅ，７１ｄｗは第１の接続部の一例であり、それぞれの溝７０ｅ，７０ｗの端部７１ｅ，７１ｗは第２の接続部の一例である。
このような構成を有することで、溝７０ｅ，７０ｗは、ドレイン電極２１の実装面２１ｍの端部２１ｅ，２１ｗを、封止樹脂部材１０ｂの側面１２ｅ，１２ｗのそれぞれから封止樹脂部材１０ｂの外側に連通させる。ただし、溝７０ｅ，７０ｗの数は任意であり、溝７０ｅ，７０ｗは複数あってもよい。溝７０ｅ，７０ｗの数が異なっていてもよい。溝７０ｅ，７０ｗのいずれか一方のみが設けられていてもよい。
溝７０ｅ，７０ｗは共に、それぞれの延伸方向と交わる断面において例えばＵ字形の形状を有する。具体的には、図５の拡大断面図に示すように、溝７０ｅは、短手方向の両端部に側面７２をそれぞれ有し、２つの側面７２は溝７０ｅの深さ方向に延びて底面７３の両側にそれぞれ曲面で接続される。溝７０ｗも同様の構成を有する。また、溝７０ｅ，７０ｗの深さは共に、例えばドレイン電極２１の厚さ未満である。
また、溝７０ｅ，７０ｗの断面積は溝５０の断面積と異なっていてよい。溝７０ｅ，７０ｗの断面積が互いに異なっていてもよい。ドレイン電極２１の実装面２１ｍの端部２１ｅ，２１ｗは、端部２１ｓに比べ、封止樹脂部材１０ｂの下面１１ｂの端部１１ｅ，１１ｗから近く、端部２１ｅ，２１ｗ側からは、実装時の半田の内部から比較的気泡が抜けやすい。このため、溝７０ｅ，７０ｗの断面積は例えば溝５０の断面積より小さくともよい。溝７０ｅ，７０ｗの幅を狭くし、溝７０ｅ，７０ｗを浅くし、あるいは、これらの両方によって、溝７０ｅ，７０ｗの断面積を小さくすることができる。
なお、図５に示す溝５０は、変形例１の溝６０に置き換え可能である。
変形例２の半導体パッケージ１ｂによれば、ドレイン電極２１の実装面２１ｍの端部２１ｅ，２１ｗと接続する溝７０ｅ，７０ｗが設けられている。
実装面２１ｍの端部２１ｅ，２１ｗは、封止樹脂部材１０ｂの下面１１ｂの端部１１ｅ，１１ｗから比較的近い位置にある。しかし、これらの端部２１ｅ，２１ｗもまた、封止樹脂部材１０ｂの下面１１ｂの内側領域に配置され、封止樹脂部材１０ｂの樹脂に面している。このため、これらの端部２１ｅ，２１ｗからの半田内部の気泡の排出も阻害されている可能性がある。
上記構成により、半田内部の気泡の残留をよりいっそう抑制することができる。
［実施形態２］
以下、図面を参照して実施形態２について詳細に説明する。実施形態２の半導体パッケージ２は、上述の実施形態１の半導体パッケージ１と仕様が異なる。
（半導体パッケージの構成例）
図６は、実施形態２にかかる半導体パッケージ２の構成の一例を示す斜視図である。図６（ａ）は半導体パッケージ２の上面側を示しており、図６（ｂ）は半導体パッケージ２の下面側を示している。
なお、以下の説明においては、実施形態１の各構成に対応する実施形態２の各構成に１００番台の対応する符号を図面に付して説明する。ただし、対応する構成同士が同様の構成および機能を備えている場合には、実施形態２のその構成についての説明を省略する場合がある。
すなわち、例えば図６の封止樹脂部材１１０が備える側面１１２ｅ，１１２ｗ，１１２ｎ，１１２ｓは、上述の実施形態１の封止樹脂部材１０の側面１２ｅ，１２ｗ，１２ｎ，１２ｓにそれぞれ対応しており、これらの側面１１２ｅ，１１２ｗ，１１２ｎ，１１２ｓの構成および機能は、側面１２ｅ，１２ｗ，１２ｎ，１２ｓと同様である。
図６に示すように、半導体パッケージ２は、封止樹脂部材１１０、ドレイン電極１２１、ソース電極１２２、及びゲート電極１２３を備える。また、半導体パッケージ２は、封止樹脂部材１１０の内部に図示しない半導体チップを備えている。半導体チップは、上述の実施形態１の半導体チップ３０と同様に、例えばＭＯＳＦＥＴ等が形成された半導体チップ等であってよい。
半導体パッケージ２は、例えば上述の実施形態１の半導体パッケージ１よりも外形が小さく、厚さが薄くともよい。例えば半導体パッケージ２は、表面実装型パッケージとして構成されており、より具体的には、例えばＤＦＮ（Ｄｕａｌ Ｆｌａｔ Ｎｏｌｅａｄ）パッケージであってよい。
封止樹脂部材１１０は、下面１１１ｂに第１の溝としての溝１５０を有する。
第１の電極としてのドレイン電極１２１の第１の実装面としての実装面１２１ｍは、例えば封止樹脂部材１１０の下面１１１ｂの樹脂に取り囲まれている。
第２の電極としてのソース電極１２２の第２の実装面としての実装面１２２ｍは、例えば封止樹脂部材１１０の下面１１１ｂの１つの端部に配置される。ソース電極１２２は、個々に独立した複数の板状部材等から構成され、例えば封止樹脂部材１１０の側面１１２ｓにも露出する。
第３の電極としてのゲート電極１２３の第３の実装面としての実装面１２３ｍは、例えば封止樹脂部材１１０の下面１１１ｂの１つの端部であって、ソース電極１２２の実装面１２２ｍと同じ側の端部に配置される。ゲート電極１２３は、板状部材等から構成され、例えば封止樹脂部材１１０の側面１１２ｓにも露出する。
ドレイン電極１２１の実装面１２１ｍは、例えばソース電極１２２及びゲート電極１２３の実装面１２２ｍ，１２３ｍに比べて広い面積を有する。ただし、例えば半導体パッケージ２の外形が上述の実施形態１の半導体パッケージ１より小さく構成されていること等により、ドレイン電極１２１の実装面１２１ｍが、上述の実施形態１のドレイン電極２１の実装面２１ｍよりも小さく構成されていてもよい。
図７は、実施形態２にかかる半導体パッケージ２の下面側を示す模式図である。図７（ａ）は半導体パッケージ２の下面側を示す平面図であり、図７（ｂ）は封止樹脂部材１１０の側面１１２ｅ，１１２ｗの延伸方向に沿う半導体パッケージ２の拡大断面図である。
図７（ａ）に示すように、ドレイン電極１２１の実装面１２１ｍの全ての端部１２１ｅ，１２１ｗ，１２１ｎ，１２１ｓは、例えば封止樹脂部材１１０の下面１１１ｂの内側領域に配置される。すなわち、上述のように、実装面１２１ｍは封止樹脂部材１１０の下面１１１ｂの樹脂に取り囲まれている。
実装面１２１ｍの第２の端部としての端部１２１ｎは、封止樹脂部材１１０の下面１１１ｂの端部１１１ｎの近傍で、端部１１１ｎと対向している。このことから、実施形態２の構成においても、実装面１２１ｍの第１の端部としての端部１２１ｓは、他の端部１２１ｅ，１２１ｗ，１２１ｎに比べて、半田内部の気泡が最も抜け難い個所の１つであるといえる。
図７（ａ）（ｂ）に示すように、封止樹脂部材１１０の下面１１１ｂに設けられる溝１５０は、ドレイン電極１２１の実装面１２１ｍの端部１２１ｓに接続される短手方向１５０ｙの端部１５１ｄと、封止樹脂部材１１０の側面１１２ｅ，１１２ｗにそれぞれ接続される延伸方向の端部１５１ｅ，１５１ｗと、溝１５０の深さ方向に延びる側面１５２と、側面１５２に曲面で接続される底面１５３と、を備える。溝１５０の端部１５１ｄは第１の接続部の一例であり、溝１５０の端部１５１ｅ，１５１ｗは第２の接続部の一例である。
図７（ｂ）に示す、溝１５０の延伸方向１５０ｘに交わる方向の断面の面積は、例えばドレイン電極１２１の実装面１２１ｍにおける半田内部からの気泡の抜けやすさに応じて調整することができる。例えば上述のように、半導体パッケージ２の外形が上述の実施形態１の半導体パッケージ１より小さいことなどから、ドレイン電極１２１の実装面１２１ｍの面積が比較的小さい場合等には、溝１５０の上記断面積を、例えば実施形態１の溝５０の同じ断面の断面積よりも小さくしてもよい。
以上のように構成される実施形態２の半導体パッケージ２は、例えば上述の実施形態１の半導体パッケージ１と同様の手順で製造することができる。例えば封止樹脂部材１１０の成形は金型を用いて行うことができ、溝１５０は、その金型を鋳型とするモールド技術により、または、封止樹脂部材１１０の成形後の機械加工等により、形成することができる。
実施形態２の半導体パッケージ２によれば、上述の実施形態１の半導体パッケージ１と同様の効果を奏する。
（変形例１）
次に、図８を用いて、実施形態２の変形例１の半導体パッケージ２ａについて説明する。図８は、実施形態２の変形例１にかかる半導体パッケージ２ａの下面側を示す平面図である。変形例１の半導体パッケージ２ａは、上述の実施形態１の変形例１の半導体パッケージ１ａが有する溝６０と対応する溝１６０を備える。
第２の溝としての溝１６０は主溝１６０ｍと複数の副溝１６０ｓとを有する。
主溝１６０ｍは、封止樹脂部材１１０ａの側面１１２ｅ，１１２ｗに接続される端部１６１ｅ，１６１ｗと、主溝１６０ｍの短手方向の両端部で主溝１６０ｍの深さ方向に延びる側面１６２と、側面１６２に曲面で接続される底面１６３と、を備える。
副溝１６０ｓは、ドレイン電極１２１の実装面１２１ｍの端部１２１ｓに接続される端部１６１ｄと、副溝１６０ｓの短手方向の両端部で副溝１６０ｓの深さ方向に延びる側面（不図示）と、側面に曲面で接続される底面（不図示）と、を備える。
ここで、主溝１６０ｍの延伸方向１６０ｘの端部１６１ｅ，１６１ｗは第２の接続部の一例であり、副溝１６０ｓの端部１６１ｄは第１の接続部の一例である。
図８の拡大断面図に示す、主溝１６０ｍの延伸方向１６０ｙに交わる方向の断面の面積は、例えばドレイン電極１２１の実装面１２１ｍにおける半田内部からの気泡の抜けやすさに応じて調整することができる。例えば上述のように、半導体パッケージ２ａの外形が上述の実施形態１の半導体パッケージ１ａより小さいことなどから、ドレイン電極１２１の実装面１２１ｍの面積が比較的小さい場合等には、主溝１６０ｍの上記断面積を、例えば実施形態１の変形例１の主溝６０ｍの同じ断面の断面積よりも小さくしてもよい。
なお、半田内部からの気泡の排出量は、副溝１６０ｓの延伸方向の断面の面積、及び副溝１６０ｓの個数等によっても調整可能である。
変形例１の半導体パッケージ２ａによれば、上述の実施形態１の変形例１の半導体パッケージ１ａと同様の効果を奏する。
（変形例２）
次に、図９を用いて、実施形態２の変形例２の半導体パッケージ２ｂについて説明する。図９は、実施形態２の変形例２にかかる半導体パッケージ２ｂの下面側を示す平面図である。変形例２の半導体パッケージ２ｂは、上述の実施形態１の変形例２の半導体パッケージ１ｂが有する溝７０ｅ，７０ｗと対応する溝１７０ｅ，１７０ｗを備える。
第３の溝としての溝１７０ｅは、封止樹脂部材１１０ｂの側面１１２ｅに接続される端部１７１ｅと、ドレイン電極１２１の実装面１２１ｍの端部１２１ｅに接続される端部１７１ｄｅと、溝１７０ｅの短手方向の両端部で溝１７０ｅの深さ方向に延びる側面（不図示）と、側面に曲面で接続される底面（不図示）と、を備える。
第３の溝としての溝１７０ｗは、封止樹脂部材１１０ｂの側面１１２ｗに接続される端部１７１ｗと、ドレイン電極１２１の実装面１２１ｍの端部１２１ｗに接続される端部１７１ｄｗと、溝１７０ｗの短手方向の両端部で溝１７０ｗの深さ方向に延びる側面（不図示）と、側面に曲面で接続される底面（不図示）と、を備える。
ここで、溝１７０ｅ，１７０ｗのそれぞれの端部１７１ｄｅ，１７１ｄｗは第１の接続部の一例であり、それぞれの端部１７１ｅ，１７１ｗは第２の接続部の一例である。
また、封止樹脂部材１１０ｂの下面１１１ｂには、第３の溝としての複数の溝１８０ｎが設けられている。
複数の溝１８０ｎのそれぞれは、封止樹脂部材１１０ｂの側面１１２ｎに接続する端部１８１ｎから、ドレイン電極１２１の実装面１２１ｍの端部１２１ｎに接続する端部１８１ｄｎへと延びる。
ここで、溝１８０ｎの端部１８１ｄｎは第１の接続部の一例であり、溝１８０ｎの端部１８１ｎは第２の接続部の一例である。
このような構成を有することで、溝１８０ｎは、ドレイン電極１２１の実装面１２１ｍの端部１２１ｎを、封止樹脂部材１１０ｂの側面１１２ｎから封止樹脂部材１１０ｂの外側に連通させる。ただし、溝１８０ｎの数は任意であり、溝１８０ｎは１つ以上設けられていればよい。
図９の拡大断面図に示すように、溝１８０ｎは、短手方向の両端部に側面１８２をそれぞれ有し、２つの側面１８２は溝１８０ｎの深さ方向に延びて底面１８３の両側にそれぞれ曲面で接続される。また、溝１８０ｎの深さは、例えばドレイン電極１２１の厚さ未満である。
また、溝１８０ｎの断面積は溝１５０の断面積と異なっていてよい。溝１８０ｎと溝１７０ｅ，１７０ｗとの断面積が互いに異なっていてもよい。ドレイン電極１２１の実装面１２１ｍの端部１２１ｎは、端部１２１ｓに比べ、封止樹脂部材１１０ｂの下面１１１ｂの端部１１１ｎから近く、端部１２１ｎ側からは、実装時の半田の内部から比較的気泡が抜けやすい。このため、溝１８０ｎの断面積は例えば溝１５０の断面積より小さくともよい。
変形例２の半導体パッケージ２ｂによれば、上述の実施形態１の変形例２の半導体パッケージ１ｂと同様の効果を奏する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２…半導体パッケージ、１０，１１０…封止樹脂部材、１１ｂ，１１１ｂ…下面、１１ｅ，１１ｎ，１１ｓ，１１ｗ，１１１ｅ，１１１ｎ，１１１ｓ，１１１ｗ…端部、１１ｔ，１１１ｔ…上面、１２ｅ，１２ｎ，１２ｓ，１２ｗ，１１２ｅ，１１２ｎ，１１２ｓ，１１２ｗ…側面、２１，１２１…ドレイン電極、２１ｅ，２１ｎ，２１ｓ，２１ｗ，１２１ｅ，１２１ｎ，１２１ｓ，１２１ｗ…端部、２１ｍ，１２１ｍ…実装面、２２，１２２…ソース電極、２２ｍ，１２２ｍ…実装面、２３，１２３…ゲート電極、２３ｍ，１２３ｍ…実装面、２４…シグナルソースピン、２４ｍ…実装面、３０…半導体チップ、５０，１５０…溝、５１ｄ，５１ｅ，５１ｗ，１５１ｄ，１５１ｅ，１５１ｗ…端部、５２，１５２…側面、５３，１５３…底面。

Claims (17)

  1. 半導体チップと、
    内部に前記半導体チップが封止される平板状の封止樹脂部材と、
    前記封止樹脂部材の第１の主面に露出した第１の実装面を有する第１の電極と、
    前記第１の主面に露出した第２の実装面を有する第２の電極と、
    前記第１の主面に配置された溝と、を備え、
    前記第１の実装面は、
    前記第１の主面の内側領域に配置され、前記第２の電極と対向する第１の端部を有し、
    前記溝は、
    前記第１の端部に接続される第１の接続部と、
    前記封止樹脂部材の側面に接続される第２の接続部と、を有し、
    前記溝は、
    前記第１の端部と接するように前記第１の端部に沿って延びる第１の溝を有し、
    前記第１の接続部は前記第１の溝の短手方向の一端部を含み、
    前記第２の接続部は前記第１の溝の延伸方向の一端部を含む、
    半導体パッケージ。
  2. 前記第２の接続部は前記第１の溝の延伸方向の両端部を含む、
    請求項１に記載の半導体パッケージ。
  3. 半導体チップと、
    内部に前記半導体チップが封止される平板状の封止樹脂部材と、
    前記封止樹脂部材の第１の主面に露出した第１の実装面を有する第１の電極と、
    前記第１の主面に露出した第２の実装面を有する第２の電極と、
    前記第１の主面に配置された溝と、を備え、
    前記第１の実装面は、
    前記第１の主面の内側領域に配置され、前記第２の電極と対向する第１の端部を有し、
    前記溝は、
    前記第１の端部に接続される第１の接続部と、
    前記封止樹脂部材の側面に接続される第２の接続部と、を有し、
    前記溝は、
    前記第１の端部から離れた位置を前記第１の端部に沿って延びる主溝と、
    前記主溝から前記第１の端部へと延びる副溝と、を含む第２の溝を有し、
    前記第１の接続部は前記副溝の前記第１の端部へと延びた一端部を含み、
    前記第２の接続部は前記主溝の延伸方向の一端部を含む、
    半導体パッケージ。
  4. 前記第２の接続部は前記主溝の延伸方向の両端部を含む、
    請求項３に記載の半導体パッケージ。
  5. 前記第１の実装面は前記第２の実装面よりも広い面積を有する、
    請求項１乃至請求項４のいずれか１項に記載の半導体パッケージ。
  6. 前記第１の電極はドレイン電極であり、
    前記第２の電極はソース電極である、
    請求項１乃至請求項５のいずれか１項に記載の半導体パッケージ。
  7. 前記第１の実装面は、
    前記内側領域に配置され、前記第１の主面の端部と対向する第２の端部を有し、
    前記溝は、
    前記第１の主面の端部から前記第２の端部へと延びる第３の溝を有し、
    前記第１の接続部は前記第３の溝の前記第２の端部へと延びた一端部を含み、
    前記第２の接続部は前記第３の溝の他端部を含む、
    請求項１乃至請求項６のいずれか１項に記載の半導体パッケージ。
  8. 前記第１の端部は所定方向に延伸し、
    前記第２の端部は、
    前記第１の端部の延伸方向と交わる方向に延伸する、
    請求項７に記載の半導体パッケージ。
  9. 前記第２の端部は、
    前記第１の端部の延伸方向の両側に配置される、
    請求項８に記載の半導体パッケージ。
  10. 前記第１の端部は所定方向に延伸し、
    前記第２の端部は、
    前記第１の端部の延伸方向に沿う方向に延伸する、
    請求項７に記載の半導体パッケージ。
  11. 前記溝の深さは前記第２の電極の厚さ未満である、
    請求項１乃至請求項１０のいずれか１項に記載の半導体パッケージ。
  12. 前記溝は側面と底面とを有し、
    前記側面と前記底面とは曲面で接続される、
    請求項１乃至請求項１１のいずれか１項に記載の半導体パッケージ。
  13. 前記第１の主面に露出した第３の実装面を有し、前記第２の電極側で前記第１の端部と対向する第３の電極を備える、
    請求項１乃至請求項１２のいずれか１項に記載の半導体パッケージ。
  14. 前記第１の実装面は前記第３の実装面よりも広い面積を有する、
    請求項１３に記載の半導体パッケージ。
  15. 前記第３の電極はゲート電極である、
    請求項１３または請求項１４に記載の半導体パッケージ。
  16. 前記半導体チップは電力用半導体チップである、
    請求項１乃至請求項１５のいずれか１項に記載の半導体パッケージ。
  17. 表面実装型パッケージである、
    請求項１乃至請求項１６のいずれか１項に記載の半導体パッケージ。
JP2020038055A 2020-03-05 2020-03-05 半導体パッケージ Active JP7337733B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020038055A JP7337733B2 (ja) 2020-03-05 2020-03-05 半導体パッケージ
US17/012,371 US11410938B2 (en) 2020-03-05 2020-09-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020038055A JP7337733B2 (ja) 2020-03-05 2020-03-05 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2021141209A JP2021141209A (ja) 2021-09-16
JP7337733B2 true JP7337733B2 (ja) 2023-09-04

Family

ID=77555972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020038055A Active JP7337733B2 (ja) 2020-03-05 2020-03-05 半導体パッケージ

Country Status (2)

Country Link
US (1) US11410938B2 (ja)
JP (1) JP7337733B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022077623A (ja) * 2020-11-12 2022-05-24 株式会社東芝 リードフレーム、半導体装置及び半導体装置の製造方法
WO2023100663A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026195A (ja) 2000-07-11 2002-01-25 Fuji Electric Co Ltd 樹脂封止型半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181148U (ja) * 1984-10-31 1986-05-29
JP3209696B2 (ja) * 1996-03-07 2001-09-17 松下電器産業株式会社 電子部品の製造方法
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JP2001127212A (ja) 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置および半導体装置の製造方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
JP2012195330A (ja) 2011-03-15 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法
JP2014096488A (ja) 2012-11-09 2014-05-22 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026195A (ja) 2000-07-11 2002-01-25 Fuji Electric Co Ltd 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11410938B2 (en) 2022-08-09
US20210280532A1 (en) 2021-09-09
JP2021141209A (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
US6734551B2 (en) Semiconductor device
US9613888B2 (en) Semiconductor device and semiconductor module
JP7337733B2 (ja) 半導体パッケージ
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
KR20010107556A (ko) 반도체 장치와 그 제조방법
US20170179009A1 (en) Semiconductor devices with improved thermal and electrical performance
US20150380331A1 (en) Semiconductor device
JP6677616B2 (ja) 半導体装置の製造方法
KR20160006608A (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US7638860B2 (en) Semiconductor device and lead frame
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
JP2009267054A (ja) 半導体装置およびその製造方法
JP2023083481A (ja) 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP5125758B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6746808B1 (ja) 半導体装置および半導体装置の製造方法
JP2022143295A (ja) 半導体装置
JP2017183417A (ja) 半導体装置
JP7262356B2 (ja) 半導体装置
JP3097842B2 (ja) 樹脂封止型半導体装置用リードフレーム
JP5124330B2 (ja) 半導体装置
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP5354058B2 (ja) 樹脂封止型半導体装置
WO2024053420A1 (ja) 半導体パッケージ
JP7332094B2 (ja) 電子回路装置
US20230095545A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230823

R150 Certificate of patent or registration of utility model

Ref document number: 7337733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150