WO2024053420A1 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
WO2024053420A1
WO2024053420A1 PCT/JP2023/030589 JP2023030589W WO2024053420A1 WO 2024053420 A1 WO2024053420 A1 WO 2024053420A1 JP 2023030589 W JP2023030589 W JP 2023030589W WO 2024053420 A1 WO2024053420 A1 WO 2024053420A1
Authority
WO
WIPO (PCT)
Prior art keywords
gap
semiconductor element
semiconductor
mounting
bridging
Prior art date
Application number
PCT/JP2023/030589
Other languages
English (en)
French (fr)
Inventor
貴博 中野
昇 長瀬
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2024053420A1 publication Critical patent/WO2024053420A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor package in which a clip is connected to a semiconductor element.
  • a power semiconductor element such as a power MOSFET is mounted on a lead frame, a clip wider than a wire is connected to the power semiconductor element, and the package is sealed with resin.
  • MOSFET is an abbreviation for Metal-Oxide-Semiconductor Field-Effect Transistor.
  • this type of semiconductor package has a lead frame with two independent islands, a power semiconductor element is mounted on each of the two islands, and these are all sealed together with one resin member.
  • a 2-in-1 structure is known.
  • the present inventors have conducted extensive studies on semiconductor packages having a structure such as a 2-in-1 structure that has a plurality of power semiconductor elements and in which a wide bridging member such as a clip is bonded to each of the power semiconductor elements. As a result, it has been newly found that in a semiconductor package with this structure, cracks occur in a portion of the sealing resin that fills the gap between two adjacent wide bridge members, which may reduce reliability.
  • the present disclosure relates to a semiconductor package that includes a plurality of power semiconductor elements and is capable of ensuring heat dissipation and suppressing cracks in the sealing resin.
  • a semiconductor package includes a lead having a plurality of semiconductor elements, a plurality of plate-shaped bridging members connected to different semiconductor elements, and a plurality of mounting parts on which different semiconductor elements are mounted.
  • the lead frame is electrically connected to a part of the lead frame that is different from the mounting part on which the semiconductor element to which it is connected is mounted, and the multiple mounting parts are arranged at a distance from other mounting parts.
  • connection direction is the direction along the bridging member that connects the semiconductor element to different parts
  • the gap between the bridging member and another adjacent bridging member is defined as the gap at the center of the connection direction.
  • the gap is defined as a gap
  • the gap at the end in the connection direction is defined as an end gap, and the end gap is wider than the center gap.
  • the semiconductor package In this semiconductor package, a plurality of semiconductor elements are mounted on different mounting parts of a lead frame, different bridging members are connected to these semiconductor elements, and these members are covered with a sealing resin. Then, the connection direction is the direction along the bridging member and the direction in which the semiconductor element and a part of the lead frame are connected, and the external gap at the end of the connection direction among the gaps between adjacent bridging members is in the same direction. It is wider than the center gap at the center.
  • the semiconductor package has a structure in which the sealing resin is filled between adjacent bridging members and does not have a narrow portion near the outer periphery of the package where thermal stress due to drive control of the semiconductor element tends to be concentrated.
  • this semiconductor package can radiate heat generated by driving multiple semiconductor elements to the outside via the bridging member of the plate-like member, and can also be used in the sealing resin even after repeated cooling and heating cycles due to drive control of the semiconductor elements. Cracks can be suppressed.
  • FIG. 2 is a top layout diagram showing the semiconductor package of the first embodiment. 2 is a sectional view taken along line II-II in FIG. 1.
  • FIG. FIG. 3 is an explanatory diagram for explaining a gap between two adjacent bridging members.
  • 1 is a diagram showing a circuit configuration of a semiconductor package according to a first embodiment;
  • FIG. FIG. 3 is an explanatory diagram for explaining a semiconductor package of a comparative example and the occurrence of cracks.
  • FIG. 7 is a top layout diagram showing a modification of the semiconductor package of the first embodiment.
  • FIG. 7 is a top layout diagram showing a first modified example of the semiconductor package of the second embodiment.
  • FIG. 7 is a top layout diagram showing a second modified example of the semiconductor package of the second embodiment.
  • FIG. 7 is a top layout diagram showing a semiconductor package of a third embodiment.
  • FIG. 7 is a top layout diagram showing a semiconductor package of another embodiment.
  • the semiconductor package P1 of the first embodiment will be explained with reference to the drawings.
  • the semiconductor package P1 is preferably mounted on a vehicle such as an automobile and used for drive control of various on-vehicle components, but may of course be used for other purposes.
  • FIG. 1 the outline of the sealing resin 6, which will be described later, is indicated by a two-dot chain line, the part of the outline of the component covered with the sealing resin 6 that is covered by the bridging member 5, which will be described later, is indicated by a broken line, and the other part is indicated by a solid line. and are shown respectively.
  • a second electrode 12 of a semiconductor element 1, which will be described later is hatched.
  • the direction along the left-right direction on the page will be referred to as the "x direction”, and the direction perpendicular to the x direction on the same page will be referred to as the "y direction", and the xy plane.
  • the normal direction to each is referred to as the "z direction”.
  • the x, y, and z directions in the figures after FIG. 2 correspond to the x, y, and z directions in FIG. 1, respectively.
  • viewing the semiconductor package P1 from the z direction may be referred to as a "top view.”
  • the semiconductor package P1 of this embodiment includes two semiconductor elements 1, a lead frame 2 having a mounting part 21 and a connected part 22, a wire 4, two bridging members 5, A sealing resin 6 covering these is provided.
  • the semiconductor package P1 has a 2-in-1 structure in which two semiconductor elements 1 are covered with a sealing resin 6.
  • the lead frame 2 is located inside the outer contour of the sealing resin 6, and the surface of the lead frame 2 opposite to the surface on the semiconductor element 1 side is sealed. This is the QFN structure exposed from the stopper resin 6.
  • QFN is an abbreviation for Quad Flat Non-leaded package.
  • the semiconductor package P1 two semiconductor elements 1 are mounted on different mounting parts 21 arranged independently of each other in a lead frame 2, and these elements are electrically connected via a bridging member 5 and the mounting part 21.
  • the circuit configuration is as follows.
  • the semiconductor package P1 has, for example, a width of about 8 mm in the x direction, a width of about 7 mm in the y direction, and a thickness of about 0.9 mm in the z direction, but is not limited thereto.
  • the semiconductor element 1 for example, a power semiconductor element such as a power MOSFET, an IGBT, or an RC-IGBT in which an IGBT and a diode are integrated can be adopted.
  • the semiconductor element 1 is composed of, for example, Si (silicon) or SiC (silicon carbide) as a main component, and is manufactured by a known semiconductor process. Note that in this specification, a case where the semiconductor element 1 is a power MOSFET will be described as a representative example.
  • IGBT is an abbreviation for Insulated-Gate Bipolar Transistor.
  • the semiconductor element 1 has a rectangular plate shape with its longitudinal direction in the y direction, has a first electrode 11 on one surface 1a on the side of the mounting section 21, and has a first electrode 11 on one surface 1a on the opposite side of the one surface 1a. It has a second electrode 12 and a third electrode 13 on the other side 1b.
  • the first electrode 11 is a drain electrode
  • the second electrode 12 is a source electrode
  • the third electrode 13 is a gate electrode.
  • the semiconductor element 1 is mounted on a mounting portion 21 of the lead frame 2 via a bonding material 3 made of a conductive bonding material such as solder, for example.
  • first semiconductor element 1A the one located on the left side in the x direction
  • second semiconductor element 1A the one located on the right side in the x direction
  • semiconductor elements 1A and 1B these may be collectively referred to as “semiconductor elements 1A and 1B,” respectively.
  • the surface of the outer surface of the sealing resin 6 that covers the bridging member 5 and is located above the bridging member 5 in the z direction is referred to as an "upper surface 6a”, and is referred to as a surface opposite to the upper surface 6a.
  • the side surface will be referred to as a “lower surface 6b,” and the surface connecting the upper surface 6a and the lower surface 6b will be referred to as a "side surface 6c.”
  • the semiconductor elements 1A and 1B are each mounted on mounting portions 21 of the lead frame 2 that are arranged apart from each other, and the first electrode 11 and the mounting portion 21 are electrically connected.
  • a bridging member 5 is connected to a second electrode 12.
  • the first semiconductor element 1A is electrically connected via the bridging member 5 to the mounting section 21 on which the second semiconductor element 1B is mounted.
  • the second semiconductor element 1B is electrically connected via the bridging member 5 to a connected part 22 that is arranged apart from the mounting part 21 on which the second semiconductor element 1B is mounted.
  • the third electrode 13 is exposed from the bridge member 5, and the wire 4 is connected to the third electrode 13.
  • the semiconductor elements 1A and 1B are arranged such that one third electrode 13 is located on the upper side in the y direction and the other third electrode 13 is located on the lower side in the y direction, that is, in a point-symmetrical arrangement. .
  • a third electrode 13 is formed near a corner of the other surface 1b facing the other semiconductor element 1.
  • the third electrodes 13 of each of the semiconductor elements 1A and 1B are located in a wide area of the gap between two adjacent bridging members 5 when viewed from above.
  • the lead frame 2 is made of a metal material such as Cu (copper), Fe (iron), or an alloy thereof, and includes a mounting part 21 on which a semiconductor element is mounted, and a connected part arranged apart from the mounting part 21. 22, and a plurality of terminal portions 23 protruding from the mounting portion 21 or the connected portion 22.
  • the lead frame 2 further includes a second terminal portion 24 that is independent from the mounting portion 21 and the connected portion 22, with the terminal portion 23 serving as the first terminal portion 23.
  • the mounting portion 21, the connected portion 22, and the second terminal portion 24 are connected by a tie bar (not shown) or the like until the molding of the sealing resin 6, but after the molding of the sealing resin 6. By cutting and removing this connecting part, the parts are finally separated.
  • the lead frame 2 includes two mounting parts 21, one connected part 22, and two second terminal parts 24, which are arranged at a distance from each other and are independent of each other.
  • the structure is as follows.
  • the mounting portion 21 is a portion on which the semiconductor element 1 is mounted.
  • the mounting portion 21 includes a plurality of first terminal portions 23 that protrude toward adjacent sides of the sides forming the outer contour of the sealing resin 6 when viewed from above.
  • the first terminal portion 23 of the mounting portion 21 is a drain terminal, and is exposed to the outside at the lower surface 6b and side surface 6c of the sealing resin 6.
  • one semiconductor element 1 is mounted on each of the two mounting sections 21 .
  • first mounting part 21A the one on which the first semiconductor element 1A is mounted among the two mounting parts 21
  • second mounting part 21B the one on which the second semiconductor element 1B is mounted
  • the lead frame 2 includes a first mounting part 21A on which the first semiconductor element 1A is mounted, a second mounting part 21B on which the second semiconductor element 1B is mounted, and a second mounting part 21B. and a pair of connected parts 22.
  • the second mounting portion 21B includes an element mounting portion 211 on which the second semiconductor element 1B is mounted, and an extension portion 212 extending from the element mounting portion 211 to the left side in the x direction.
  • the second mounting section 21B is arranged at a distance from the first mounting section 21A and the connected section 22, the element mounting section 211 forms a pair with the connected section 22, and the extending section 212 is arranged at a distance from the first mounting section 21A and the connected section 22. It is paired with the mounting section 21A.
  • the bridging member 5 connected to the first semiconductor element 1A is connected to the extension portion 212.
  • the connected portion 22 is a member that forms a pair with the mounting portion 21, and similarly to the mounting portion 21, it includes a plurality of first terminal portions 23.
  • the connected portion 22 forms a pair with a second mounting portion 21B adjacent in the y direction.
  • the connected portion 22 is arranged at a distance from the mounting portion 21, and is connected to one end of the bridging member 5.
  • the connected portion 22 is electrically connected to the second electrode 12 of the semiconductor element 1 mounted on the pair of mounting portions 21 via the bridging member 5 .
  • the first terminal portion 23 of the connected portion 22 is a source terminal, and is exposed to the outside at the lower surface 6b and side surface 6c of the sealing resin 6.
  • the first terminal portion 23 is a plurality of terminals provided on the mounting portion 21 or the connected portion 22, for example, as shown in FIG.
  • the first terminal portions 23 are, for example, arranged in parallel with each other with a gap between them.
  • the second terminal portion 24 is, for example, a member disposed at a different position from the mounting portion 21 and the connected portion 22 and electrically connected to the third electrode 13 of the semiconductor element 1 via the wire 4.
  • the second terminal portion 24 is a gate terminal, and is exposed to the outside at the lower surface 6b and side surface 6c of the sealing resin 6.
  • the second terminal portion 24 is partially exposed from the sealing resin 6 and is connected to an external circuit board or the like.
  • the second terminal portion 24 has an end gap G2, which will be described later, among the gaps between two adjacent bridging members 5 when viewed from above, that is, from the normal direction to the surface of the mounting portion 21 on which the semiconductor element 1 is mounted. It is arranged near the bridging member 5 so as not to overlap with it.
  • the bonding material 3 is made of any conductive bonding material such as solder, and electrically connects each component of the semiconductor package P1.
  • the wire 4 is made of a conductive material such as Au (gold), for example.
  • the wire 4 is connected to the third electrode 13 and the second terminal portion 24 of the semiconductor element 1 by wire bonding, for example, to electrically connect them.
  • the bridging member 5 is, for example, a wide plate-like member whose main component is any conductive material such as a metal material such as Cu, Fe, or an alloy thereof.
  • the bridging member 5 is a connecting member that bridges the semiconductor element 1 and a portion of the lead frame 2 and electrically connects them, and may also be referred to as a "clip.”
  • the bridging member 5 has a planar size larger than the semiconductor element 1 when viewed from above, and is bonded to the second electrode 12 of the semiconductor element 1 via the bonding material 3. There is.
  • the bridging member 5 is disposed, for example, so as to cover the entire other surface 1b of the semiconductor element 1 except for a predetermined region including the third electrode 13 when viewed from above.
  • the bridging member 5 covers part or all of the four sides forming the outline of the other surface 1b of the semiconductor element 1, and is arranged to easily diffuse heat during driving of the semiconductor element 1 to the outside.
  • all parts of the bridging member 5 other than the connecting parts with the semiconductor element 1 and the lead frame 2 are covered with a sealing resin 6 and are not exposed to the outside. That is, as shown in FIG.
  • the bridging member 5 has a surface facing the semiconductor element 1 and the connected portion 22 as a connection surface 5a, and a surface on the opposite side thereof as an opposite surface 5b, and the opposite surface 5b is entirely made of sealing resin. 6, and is insulated from the outside by a sealing resin 6.
  • the bridging member 5 is arranged such that the surface of the mounting portion 21 on which the semiconductor element 1 is mounted is the mounting surface, and the height is the dimension in the normal direction to the mounting surface, and the height is the largest compared to other members. ing. In other words, the bridging member 5 is located closest to the upper surface 6a among the members covered with the sealing resin 6. Thereby, the portion of the sealing resin 6 that covers the bridge member 5 can be used as a surface layer, and the thickness of the surface layer can be minimized, and heat dissipation from the bridge member 5 to the outside is advantageous.
  • the bridging member 5 connects the semiconductor element 1 located directly below it and a part of the lead frame 2 to which the semiconductor element is connected via itself in the connection direction D1 (in the example of FIG. 1, in the y direction). (along direction), one end in the connection direction D1 is narrower than the center in the same direction.
  • the width of the bridging member 5 here is the width in the direction orthogonal to the connection direction D1. Specifically, when viewed from above, the bridging member 5 extends so that one end in the connection direction D1 is away from the adjacent other bridging member 5, and its width is narrower than the center in the same direction. On the other hand, the other end of the bridging member 5 in the connection direction D1 has approximately the same width as the center in the same direction.
  • the gap between two adjacent bridging members 5 is such that the gap at the center in the connection direction D1 is defined as the center gap G1, and the gap at the end in the same direction is defined as the end gap G2.
  • the relationship is G2.
  • the other end of the bridging member 5 connected to the second semiconductor element 1B is bent toward the lead frame 2 side in the connection direction D1, and is connected to the connected portion 22 via the bonding material 3. It is joined.
  • the bridging member 5 connected to the first semiconductor element 1A has the same shape as the bridging member 5 described above, is arranged in the opposite direction in the y direction like the semiconductor elements 1A and 1B, and has the other end bent. The side is joined to the second mounting portion 21B via the joining material 3.
  • the bridging member 5 is in a so-called hollow state in that portions other than the connecting portions with the semiconductor element 1 and a portion of the lead frame 2 do not come into contact with any member other than the sealing resin 6.
  • the sealing resin 6 includes, for example, an electrically insulating resin material such as an epoxy resin, and a filler having a higher thermal conductivity than the resin material.
  • the filler for example, inorganic particles such as alumina may be employed.
  • the sealing resin 6 is formed, for example, by injection molding using a mold.
  • the sealing resin 6 covers the semiconductor element 1 , a part of the lead frame 2 , the bonding material 3 , the wire 4 , and the bridging member 5 .
  • the sealing resin 6 has an upper surface 6a and a lower surface 6b that are flat along the xy plane. On the upper surface 6a of the sealing resin 6, other members of the semiconductor package P1 are not exposed, and electrical insulation on the upper surface 6a is ensured.
  • the sealing resin 6 preferably has a thermal conductivity of 3 W/m ⁇ K or more, but is not limited thereto.
  • a portion of the sealing resin 6 that fills the gap between two adjacent bridging members 5 will be referred to as a "first filling portion 61," as shown in FIG. 1, for example.
  • the semiconductor package P1 constitutes a circuit shown in FIG. 4, that is, a circuit in which semiconductor elements 1A and 1B are connected in series via a lead frame 2.
  • "D1", “S1”, and “G1” in FIG. 4 correspond to terminals connected to the first electrode 11, second electrode 12, and third electrode 13 of the first semiconductor element 1A, respectively.
  • "D2”, “S2”, and “G2” in FIG. 3 correspond to terminals connected to the first electrode 11, second electrode 12, and third electrode 13 of the second semiconductor element 1B, respectively.
  • the semiconductor package P1 constitutes a half-bridge circuit in which the first semiconductor element 1A and the second semiconductor element 1B are connected in series, and the terminal portion 23 of the second mounting portion 21B corresponding to the connection portion thereof serves as an output terminal. are doing.
  • the terminal portion 23 (D1) of the first mounting portion 21A is connected to an external power source (not shown), and the terminal portion 23 (S2) of the connected portion 22 is connected to a reference potential (GND).
  • the first semiconductor element 1A is the high side
  • the second semiconductor element 1B is the low side.
  • the semiconductor elements 1A and 1B are both N-channel transistors, for example, and the first electrode 11 on one surface 1a is a drain electrode, and the second electrode 12 and third electrode 13 on the other surface 1b are a source electrode and a gate electrode, respectively. It becomes.
  • the semiconductor elements 1A and 1B are mounted in a so-called face-up mounting manner, with the other surface 1b on which the second electrode 12 of the source electrode is formed facing the opposite side from the mounting portion 21 functioning as a heat dissipation member.
  • the terminal portion 23 of the first mounting portion 21A is the D1 terminal, the power supply terminal, and the terminal portion 24 connected to the third electrode 13 of the first semiconductor element 1A is the G1 terminal, the terminal portion 23 protruding from the extension portion 212. is the S1 terminal.
  • the terminal portion 23 of the element mounting portion 211 is the D2 terminal
  • the output terminal, the terminal portion 24 connected to the third electrode 13 of the second semiconductor element 1B is the G2 terminal
  • the terminal portion 23 of the connected portion 22 is the S2 terminal. It has become.
  • a semiconductor package 100 of a comparative example includes two semiconductor elements 1, a lead frame 7 having two pairs of mounting portions 71 and connected portions 72, a bridging member 8, and a sealing resin 6 for sealing these. It has the following.
  • the lead frame 7 has a first terminal 73 extending from the mounting part 71 and the connected part 72 to a side of the sealing resin 6 that forms the package outline, and a first terminal 73 extending from the mounting part 71, the connected part 72 and the first terminal 73 It further has an independent second terminal 74.
  • the connected part 72 and the mounting part 71 are arranged in order from the upper side in the y direction on the right side in the x direction, and the mounting part 71 and the connected part 72 are arranged in order from the upper side in the y direction on the left side in the x direction. ing.
  • a bridge member 8 is connected to the second electrode 12 of each of the semiconductor elements 1C and 1D, and the semiconductor elements 1C and 1D are connected via the bridge member 8 to a connected part 72 that pairs with a mounting part 71 on which the semiconductor elements 1C and 1D are mounted. electrically connected.
  • the semiconductor package 100 of the comparative example has a 2-in-1 structure in which the two mounting parts 71 and the connected parts 72 are arranged with a gap between them, and the semiconductor elements 1C and 1D are electrically independent.
  • the semiconductor elements 1C and 1D have a third electrode 13 formed on the other surface 1b near the end in the y direction and at the center in the x direction, and the third electrode 13 is exposed from the bridging member 8. ing.
  • the third electrode 13 is connected to the wire 4 and is electrically connected to the second terminal 74 .
  • the bridging member 8 has a larger planar size than the semiconductor element 1, covers the entire area of the semiconductor element 1 located directly below except for a predetermined area including the third electrode 13, and improves the heat dissipation of the semiconductor element 1. let The bridging member 8 has a shape in which one end located near the third electrode 13 is bifurcated so as to avoid being directly above the third electrode 13.
  • the two adjacent bridging members 8 connected to the semiconductor elements 1C and 1D are arranged so that the gap G0 formed between them is substantially constant.
  • the gap G0 is set to, for example, about 0.4 mm at the minimum from the viewpoint of ensuring insulation between adjacent bridging members 8 and reducing the size of the entire package.
  • the semiconductor package 100 of the comparative example has a structure in which the semiconductor package 100 fills the gap between two adjacent bridging members 8 in the sealing resin 6 during the cooling/heating cycle caused by repeated drive control of the semiconductor element 1. It was found that cracks were generated in the No. 1 filling portion 61.
  • the width of the first filling portion 61 is narrow overall, and the end thereof is located near the outer contour of the sealing resin 6. Further, in the semiconductor package 100 of the comparative example, thermal deformation occurs due to the thermal cycle, and stress due to this thermal deformation is concentrated in the first filling portion 61. As a result, in the semiconductor package 100 of the comparative example, heat dissipation can be improved by using the bridging member 8 whose planar size is larger than that of the semiconductor element 1; There is a risk that cracks may occur, resulting in insufficient reliability.
  • the width of each of the two adjacent bridging members 5 is narrowed so that one end in the connection direction D1 moves away from the other bridging member 5, and the end gap G2 is The width is wider than the center gap G1.
  • the width of the first filling portion 61 in the vicinity of the package outline, where thermal stress due to cooling/heating cycles tends to concentrate is wider than the width in the vicinity of the package center, and the thermal stress is alleviated.
  • the semiconductor package P1 is able to efficiently release heat generated by the plurality of semiconductor elements 1 to the outside, and also allows the heat generated by the plurality of semiconductor elements 1 to be efficiently released to the outside. stress is relaxed and crack generation is suppressed.
  • the end gap G2 should be at least larger than the center gap G1, but if the center gap G1 is 0.4 mm, it should be made larger than 0.4 mm, preferably twice as large as 0.8 mm.
  • a wide bridging member 5 is connected to each of the two semiconductor elements 1, and these are covered with a sealing resin 6, and the gap formed by the adjacent bridging members 5 is a center gap near the center of the package.
  • the end gap G2 near the package outer shell is larger than G1.
  • the two bridging members 5 are coated with a sealing resin at a portion located closer to the center in the connection direction D1 than the third electrode 13 of the semiconductor element 1 to which they are connected, when viewed from above.
  • the shape may include a chamfered portion 51 for relieving the stress of 6.
  • each of the two bridging members 5 is formed with a chamfered portion 51 that is a cutout portion that gradually moves away from the other bridging member 5 from near the center of the semiconductor package toward the end.
  • the gap in the chamfered part 51 is defined as the chamfer width G3, and the change in width in the direction from the package end toward the package center becomes gentler as G2>G3>G1, and thermal stress caused by the cooling/heating cycle will be further relaxed.
  • the inclination and outer shape of the chamfered portion 51 are not limited to the example shown in FIG. 6, and may be changed as appropriate.
  • This modification also provides a semiconductor package P1 that provides the same effects as the first embodiment. Furthermore, since the bridging member 5 has the chamfered portion 51, the thermal stress applied to the first filled portion 61 of the sealing resin 6 is further alleviated, and the effect of further suppressing the occurrence of cracks in the sealing resin 6 is also obtained.
  • the portion of the sealing resin 6 that fills the gap between the adjacent mounting portions 21 or connected portions 22 will be referred to as a “second filling portion 62”, as shown in FIG. 7, for example.
  • the second filling portion 62 of the sealing resin 6 is located at a position that is not part of the center gap G1 of the first filling portion 61.
  • This embodiment differs from the first embodiment in that it has a shifted configuration. In this embodiment, this difference will be mainly explained.
  • the two bridging members 5 each have a protruding portion 52 in which a part of the region including the center portion in the connection direction D1 protrudes toward the other bridging member 5.
  • the side of the protrusion 52 that faces the other bridging member 5 is inclined with respect to the y direction.
  • a portion of the protruding portion 52 extends above the mounting portion 21 on which the semiconductor element 1 is mounted, which is located directly below the opposing bridging member 5 .
  • a portion of the protruding portion 52 straddles the gap between the two mounting portions 21 when viewed from above.
  • the two bridging members 5 have substantially the same shape and planar size as in the first embodiment.
  • the sealing resin 6 is arranged such that a part of the first filling part 61 is shifted from the position of the second filling part 62, as shown in FIG. Specifically, for example, while the second filling part 62 is arranged along one direction (the y direction in the example of FIG. 8), the first filling part 61 is arranged along another direction different from the one direction. It is arranged along a direction (in the example of FIG. 8, a direction other than the y direction), and only a part of it is located on the second filling part 62.
  • the thermal stress of the first filling part 61 is relaxed compared to the case where most of the first filling part 61 is located on the second filling part 62, and the first filling part 61 The occurrence of cracks is further suppressed.
  • a portion of the first filling portion 61 whose position is shifted from the second filling portion 62 includes both ends in the connection direction D1.
  • the first filling portion 61 and the second filling portion 62 are offset” means that the second filling portion 62 This means that the first filling part 61 is shifted in position from the second filling part 62 in a direction that intersects with the first filling part 61 .
  • the first filling part 61 is positioned with the second filling part 62 in a direction where a portion thereof intersects with the second filling part 62, that is, in a direction intersecting with the y direction. has been shifted.
  • the semiconductor package P2 can obtain the same effects as the first embodiment. Furthermore, since the first filling portion 61 and the second filling portion 62 of the sealing resin 6 are offset, the thermal stress of the second filling portion 62 is difficult to be transmitted to the first filling portion 61, and the sealing resin 6 The effect of further suppressing the occurrence of cracks can also be obtained.
  • the semiconductor package P2 has a configuration in which one of the two bridging members 5 protrudes more than the other, so that the first filling part 61 and the second filling part 62 are offset. It may be.
  • the semiconductor package P2 is constructed using the first bridge member 5A. Only 5A may have the protrusion 52.
  • the first bridging member 5A has, for example, a structure in which the protrusion 52 has a substantially trapezoidal shape when viewed from above, and has a notch 521 in the vicinity of the third electrode 13 of the first semiconductor element 1A directly below.
  • the second bridging member 5B does not have the protrusion 52, for example, and has a notch 522 extending away from the first bridging member 5A near the third electrode 13 of the second semiconductor element 1B directly below. It is said that As a result, in addition to shifting the positions of most of the first filling part 61 and the second filling part 62, the sealing resin 6 has notches 521 and 522, which are chamfered parts. The stress in the filling portion 61 is relaxed.
  • the width of the portion of the second mounting portion 21B that faces the first mounting portion 21A in the x direction is larger than that of the first mounting portion 21A.
  • the first filling part 61 and the second filling part 62 may be offset.
  • the width of the connected portion 22 in the x direction is approximately the same as the width in the same direction of the portion of the second mounting portion 21B that faces the first mounting portion 21A in the x direction. In this case, even if the two bridging members 5 have the protruding parts 52 and have substantially the same shape and planar size, the position of the second filling part 62 is x with respect to the first filling part 61 when viewed from above.
  • the semiconductor package P2 of the modified example shown in FIG. 10 has a configuration in which the same effects as the modified example shown in FIG. 9 can be obtained.
  • This modification also provides a semiconductor package P2 that provides the same effects as the second embodiment.
  • one of the two bridging members 5 has a notch 521 and the other has a notch 522, these function as chamfers, further relaxing the stress in the first filling part 61, and cracking the sealing resin 6. The effect of further suppressing the occurrence can also be obtained.
  • This embodiment differs from the first embodiment in that it is arranged in the opposite direction. In this embodiment, this difference will be mainly explained.
  • the first mounting section 21A replaces a part of the second mounting section 21B and is paired with a connected section 22 that is arranged apart downward in the y direction.
  • the second mounting section 21B does not have the extending section 212 that faces the first mounting section 21A in the y direction.
  • the lead frame 2 has two pairs of mounting parts 21 and connected parts 22, and the two pairs of mounting parts 21 and connected parts 22 are arranged in parallel in the x direction and facing opposite directions in the y direction. The arrangement is point-symmetrical.
  • the first semiconductor element 1A has a bridging member 5 connected to the second electrode 12, and a connected portion that is paired with the first mounting portion 21A of the lead frame 2 via the bridging member 5. 22.
  • the first semiconductor element 1A is not electrically connected to the second semiconductor element 1B, and constitutes an independent circuit section.
  • the first terminal portion 23 of the first mounting portion 21A, the connected portion 22 paired with the first mounting portion 21A, and the second terminal portion 24 are the drain terminals of the first semiconductor element 1A, respectively. , source terminal, and gate terminal.
  • the second semiconductor element 1B is mounted on the second mounting section 21B, and is also mounted on the connected section 22 disposed above the second mounting section 21B in the y direction via the bridging member 5. electrically connected.
  • the first terminal portion 23 of the second mounting portion 21B, the connected portion 22 paired with the second mounting portion 21B, and the second terminal portion 24 are the drain terminal, source terminal, and gate of the second semiconductor element 1B, respectively. It is a terminal.
  • the semiconductor package P3 has an alternate arrangement in which the arrangement in the y direction of the source terminals and drain terminals in the circuit section on the left side in the x direction is opposite to the arrangement in the y direction of the source terminals and drain terminals in the circuit section on the right side in the x direction. It becomes. Also in this configuration, the two bridging members 5 are shaped such that the end gap G2 in the connection direction D1 is wider than the center gap G1, so that the heat applied to the first filling part 61 of the sealing resin 6 is Stress is relieved.
  • This embodiment also provides a semiconductor package P3 that provides the same effects as the first embodiment.
  • the semiconductor package has a 2-in-1 structure in which two semiconductor elements 1 are sealed with the sealing resin 6
  • the semiconductor package may have an Nin1 structure in which the number of semiconductor elements 1 is N (N ⁇ 3), and in this case, the gap between adjacent bridging members 5 is larger than the center gap G1 by the edge gap G2. If the configuration has a larger value, the effect of suppressing the occurrence of cracks can be obtained.
  • the two bridging members 5 have different shapes and planar sizes, and the entire first filling part 61 is replaced by the second filling part 62. It may also be a configuration in which the position is shifted. Moreover, one of the two adjacent bridging members 5 may have a notch 522 in the protruding part 52, and the other may have a structure in which the protruding part 52 does not have a notch.
  • the elements constituting the embodiments are not necessarily essential, except in cases where it is specifically specified that they are essential or where they are clearly considered essential in principle. Needless to say.
  • numerical values such as the number, numerical value, amount, range, etc. of the constituent elements of the embodiment are mentioned, when it is clearly stated that it is essential, or when it is clearly limited to a specific number in principle. It is not limited to that specific number, except in cases where
  • when referring to the shape, positional relationship, etc. of constituent elements, etc., the shape It is not limited to positional relationships, etc.
  • a semiconductor package A plurality of semiconductor elements (1), a plurality of plate-shaped bridging members (5) connected to different semiconductor elements; a lead frame (2) having a plurality of mounting portions (21) on which different semiconductor elements are mounted; A sealing resin (6) that covers a portion of the lead frame, the plurality of semiconductor elements, and the bridging member, The plurality of bridging members are arranged at a distance from other bridging members, and the semiconductor element and the mounting part on which the semiconductor element to which it is connected among the lead frames are mounted are separated.
  • a direction along the bridging member, which connects the semiconductor element and the different portions, is defined as a connection direction (D1), and a gap between the bridging member and the other adjacent bridging member in the connection direction.
  • a semiconductor package, wherein a gap at the center is defined as a center gap (G1), a gap at an end in the connection direction is defined as an end gap (G2), and the end gap is wider than the center gap.
  • a first aspect wherein the plurality of bridging members have a larger planar size than the semiconductor element located directly below them, and are arranged so as to cover at least a part of each of four sides forming an outline of the semiconductor element.
  • the part of the sealing resin that fills the gap between the adjacent mounting parts is defined as a first filling part (61), and the part that fills the gap between the adjacent bridging members is defined as a second filling part (62).
  • the first filling portion is partially or entirely different from the second filling portion in a direction crossing the second filling portion.
  • the semiconductor package according to the first or second aspect which is offset.
  • the semiconductor element to which the bridging member is connected has a gate electrode (13) on the connection surface (1b) of the bridging member,
  • the lead frame has a gate terminal (24) electrically connected to the gate electrode,
  • the gate terminal is disposed in the vicinity of the end gap and in a region that does not overlap with the bridging member, when viewed from the normal direction to the surface of the mounting portion on which the semiconductor element is mounted.

Abstract

半導体パッケージは、複数の半導体素子（１）と、異なる半導体素子に接続される複数の板状の架橋部材（５）と、異なる半導体素子が搭載される複数の実装部（２１）を有するリードフレーム（２）と、リードフレームの一部、複数の半導体素子および架橋部材を覆う封止樹脂（６）とを備える。複数の架橋部材は、他の架橋部材とは距離を隔てて配置され、半導体素子と、リードフレームのうち自身が接続された半導体素子が搭載された実装部とは異なる部位（２１、２２）と、を電気的に接続している。複数の実装部は、他の実装部とは距離を隔てて配置される。架橋部材に沿った方向であって、半導体素子と上記異なる部位とを繋ぐ方向を接続方向（Ｄ１）とし、架橋部材と隣接する他の架橋部材との隙間のうち接続方向の中心における隙間を中心隙間（Ｇ１）とし、接続方向の端部における隙間を端部隙間（Ｇ２）として、端部隙間は、中心隙間よりも幅が広い。

Description

半導体パッケージ 関連出願への相互参照
　本出願は、２０２２年９月７日に出願された日本特許出願番号２０２２－１４２５２７号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、半導体素子にクリップが接続された半導体パッケージに関する。
　従来、例えば特許文献１に記載の半導体パッケージのように、リードフレーム上にパワーＭＯＳＦＥＴ等のパワー半導体素子が搭載され、パワー半導体素子にワイヤよりも幅広のクリップが接続されると共に、樹脂封止された構造が知られている。なお、ＭＯＳＦＥＴとは、Metal-Oxide-Semiconductor Field-Effect Transistorの略称である。また、この種の半導体パッケージとしては、リードフレームが独立した２つのアイランドを有し、２つのアイランドそれぞれにパワー半導体素子が搭載され、これらがまとめて１つの樹脂部材により封止されてなる、いわゆる２ｉｎ１構造が知られている。
特許第３４３９４１７号公報
　駆動時の発熱量が大きい複数のパワー半導体素子を用いた半導体パッケージは、放熱性向上の観点から、それぞれの半導体素子に接続するクリップの面積をできる限り大きくすることが好ましい。
　２ｉｎ１構造のように複数のパワー半導体素子を有し、パワー半導体素子のそれぞれにクリップ等の幅広の架橋部材を接合した構造の半導体パッケージについて本発明者らが鋭意検討を行った。その結果、当該構造の半導体パッケージでは、封止樹脂のうち２つの隣接する幅広の架橋部材の隙間を充填する部位にクラックが生じ、信頼性が低下しうることが新たに判明した。
　本開示は、複数のパワー半導体素子を有し、放熱性確保と封止樹脂のクラック抑制とを両立可能な半導体パッケージに関する。
　本開示の１つの観点によれば、半導体パッケージは、複数の半導体素子と、異なる半導体素子に接続される複数の板状の架橋部材と、異なる半導体素子が搭載される複数の実装部を有するリードフレームと、リードフレームの一部、複数の半導体素子および架橋部材を覆う封止樹脂と、を備え、複数の架橋部材は、他の架橋部材とは距離を隔てて配置されると共に、半導体素子と、リードフレームのうち自身が接続された半導体素子が搭載された実装部とは異なる部位と、を電気的に接続しており、複数の実装部は、他の実装部とは距離を隔てて配置されており、架橋部材に沿った方向であって、半導体素子と異なる部位とを繋ぐ方向を接続方向とし、架橋部材と隣接する他の架橋部材との隙間のうち接続方向の中心における隙間を中心隙間とし、接続方向の端部における隙間を端部隙間として、端部隙間は、中心隙間よりも幅が広い。
　この半導体パッケージは、複数の半導体素子がリードフレームのうち異なる実装部にそれぞれ搭載され、これらの半導体素子には異なる架橋部材が接続され、これらの部材が封止樹脂に覆われている。そして、架橋部材に沿った方向であって、半導体素子とリードフレームの一部とを繋ぐ方向を接続方向として、隣接する架橋部材の隙間のうち接続方向の端部における外部隙間は、同方向の中心における中心隙間よりも幅が広くなっている。つまり、半導体パッケージは、封止樹脂による隣接する架橋部材間の充填部分であって、半導体素子の駆動制御による熱応力が集中しやすい狭幅部位をパッケージの外郭近傍に有しない構成となる。これにより、この半導体パッケージは、板状部材の架橋部材を介して複数の半導体素子の駆動による熱を外部に放熱しつつも、半導体素子の駆動制御による冷熱サイクルを繰り返しても封止樹脂でのクラック発生を抑制することができる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態の半導体パッケージを示す上面レイアウト図である。 図１のＩＩ－ＩＩ線の断面図である。 隣接する２つの架橋部材の隙間を説明するための説明図である。 第１実施形態の半導体パッケージの回路構成を示す図である。 比較例の半導体パッケージおよびクラックの発生を説明するための説明図である。 第１実施形態の半導体パッケージの変形例を示す上面レイアウト図である。 第２実施形態の半導体パッケージを示す上面レイアウト図である。 図７のＶＩＩＩ－ＶＩＩＩ線の断面図である。 第２実施形態の半導体パッケージの第１変形例を示す上面レイアウト図である。 第２実施形態の半導体パッケージの第２変形例を示す上面レイアウト図である。 第３実施形態の半導体パッケージを示す上面レイアウト図である。 他の実施形態の半導体パッケージを示す上面レイアウト図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態の半導体パッケージＰ１について、図面を参照して説明する。半導体パッケージＰ１は、例えば、自動車等の車両に搭載され、各種車載部品の駆動制御に用いられると好適であるが、勿論、他の用途にも採用されうる。
　図１では、後述する封止樹脂６の外郭を二点鎖線で、封止樹脂６に覆われた構成部材の外郭のうち後述する架橋部材５に覆われる部分を破線で、その他の部分を実線で、それぞれ示している。また、図１では、見易くするため、断面を示すものではないが、後述する半導体素子１の第２電極１２にハッチングを施している。これらの点は、後述する図３、５～７、９～１２についても同様である。
　以下、説明の便宜上、図１に示すように、紙面上の左右方向に沿った方向を「ｘ方向」と、同紙面上においてｘ方向に対して垂直な方向を「ｙ方向」と、ｘｙ平面に対する法線方向を「ｚ方向」と、それぞれ称する。図２以降の図におけるｘ、ｙ、ｚの各方向は、それぞれ図１中のｘ、ｙ、ｚの各方向に対応するものである。また、図１に示すように、半導体パッケージＰ１をｚ方向から見ることを「上面視」と称することがある。
　〔半導体パッケージ〕
　本実施形態の半導体パッケージＰ１は、例えば図１に示すように、２つの半導体素子１と、実装部２１および被接続部２２を有するリードフレーム２と、ワイヤ４と、２つの架橋部材５と、これらを覆う封止樹脂６とを備える。半導体パッケージＰ１は、２つの半導体素子１が封止樹脂６に覆われた２ｉｎ１構造である。また、半導体パッケージＰ１は、例えば図１や図２に示すように、リードフレーム２が封止樹脂６の外郭内側に位置し、リードフレーム２のうち半導体素子１側の面とは反対面が封止樹脂６から露出したＱＦＮ構造である。ＱＦＮとは、Quad Flat Non-leaded packageの略称である。半導体パッケージＰ１は、２つの半導体素子１がそれぞれリードフレーム２のうち互いに独立して配置された異なる実装部２１に搭載され、これらの素子が架橋部材５および実装部２１を介して電気的に接続された回路構成となっている。半導体パッケージＰ１は、例えば、ｘ方向における幅が８ｍｍ程度、ｙ方向における幅が７ｍｍ程度、ｚ方向における厚みが０．９ｍｍ程度のサイズとされるが、これに限定されない。
　半導体素子１としては、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴやＩＧＢＴとダイオードとを一体化したＲＣ－ＩＧＢＴ等のパワー半導体素子が採用されうる。半導体素子１は、例えば、Ｓｉ（シリコン）やＳｉＣ（炭化珪素）を主成分として構成され、公知の半導体プロセスにより製造される。なお、本明細書では、半導体素子１がパワーＭＯＳＦＥＴである場合を代表例として説明する。また、ＩＧＢＴとは、Insulated‐Gate Bipolar Transistorの略称である。
　例えば、半導体素子１は、図１や図２に示すように、ｙ方向を長手方向とする矩形板状とされ、実装部２１側の一面１ａに第１電極１１を有し、一面１ａの反対側の他面１ｂに第２電極１２および第３電極１３を有してなる。半導体素子１は、第１電極１１がドレイン電極、第２電極１２がソース電極、第３電極１３がゲート電極となっている。半導体素子１は、例えば、はんだ等の導電性接合材料によりなる接合材３を介して、リードフレーム２のうち実装部２１に搭載されている。
　以下、説明の便宜上、図１に示すように、２つの半導体素子１のうちｘ方向左側に位置するものを「第１半導体素子１Ａ」と、ｘ方向右側に位置するものを「第２半導体素子１Ｂ」と、これらを総称して「半導体素子１Ａ、１Ｂ」と、それぞれ称することがある。また、同様に、図２に示すように、封止樹脂６の外表面のうち架橋部材５を覆い、架橋部材５よりもｚ方向上側に位置する面を「上面６ａ」と、上面６ａの反対側の面を「下面６ｂ」と、上面６ａと下面６ｂとを繋ぐ面を「側面６ｃ」と、それぞれ称する。
　半導体素子１Ａ、１Ｂは、それぞれ、リードフレーム２のうち互いに離れて配置された実装部２１に搭載され、第１電極１１と実装部２１とが電気的に接続されている。半導体素子１Ａ、１Ｂは、それぞれ、第２電極１２に架橋部材５が接続されている。第１半導体素子１Ａは、架橋部材５を介して、第２半導体素子１Ｂが搭載された実装部２１と電気的に接続されている。第２半導体素子１Ｂは、架橋部材５を介して、自身が搭載されている実装部２１から離れて配置された被接続部２２と電気的に接続されている。半導体素子１Ａ、１Ｂは、それぞれ、第３電極１３が架橋部材５から露出すると共に、第３電極１３にワイヤ４が接続されている。半導体素子１Ａ、１Ｂは、例えば、上面視にて、一方の第３電極１３がｙ方向上側、他方の第３電極１３がｙ方向下側に位置する配置、すなわち点対象の配置とされている。半導体素子１Ａ、１Ｂは、他面１ｂのうち他の半導体素子１と向き合う角部近傍に第３電極１３が形成されている。言い換えると、半導体素子１Ａ、１Ｂそれぞれの第３電極１３は、上面視にて、２つの隣接する架橋部材５のなす隙間のうち広い領域に位置している。
　リードフレーム２は、例えば、Ｃｕ（銅）、Ｆｅ（鉄）やその合金等の金属材料によりなり、半導体素子が搭載される実装部２１と、実装部２１から離間して配置される被接続部２２と、実装部２１または被接続部２２から突出する複数の端子部２３とを有する。リードフレーム２は、さらに、端子部２３を第１の端子部２３として、実装部２１および被接続部２２から独立した第２の端子部２４を有する。リードフレーム２は、例えば、封止樹脂６の成型までは、実装部２１、被接続部２２および第２の端子部２４が図示しないタイバー等により連結されているが、封止樹脂６の成型後にこの連結部分が切断除去されることで最終的に分離した状態とされている。リードフレーム２は、本実施形態では、２つの実装部２１と、１つの被接続部２２と、２つの第２の端子部２４とを備え、これらが互いに距離を隔てて配置され、互いに独立した構成となっている。
　実装部２１は、半導体素子１が搭載される部位である。実装部２１は、例えば図１に示すように、上面視にて、封止樹脂６の外郭をなす辺のうち近接する辺に向かって突出する複数の第１の端子部２３を備える。実装部２１の第１の端子部２３は、本実施形態では、ドレイン端子となっており、封止樹脂６の下面６ｂおよび側面６ｃにおいて外部に露出している。２つの実装部２１は、例えば、それぞれ半導体素子１が１つずつ搭載されている。
　以下、説明の便宜上、２つの実装部２１のうち第１半導体素子１Ａが搭載されるものを「第１の実装部２１Ａ」と、第２半導体素子１Ｂが搭載されるものを「第２の実装部２１Ｂ」と、それぞれ称することがある。
　リードフレーム２は、本実施形態では、第１半導体素子１Ａが搭載される第１の実装部２１Ａと、第２半導体素子１Ｂが搭載される第２の実装部２１Ｂと、第２の実装部２１Ｂと対をなす被接続部２２とによりなる。
　第２の実装部２１Ｂは、第２半導体素子１Ｂが搭載される素子搭載部２１１と、素子搭載部２１１からｘ方向左側に延設された延設部２１２とを有してなる。第２の実装部２１Ｂは、第１の実装部２１Ａおよび被接続部２２から距離を隔てて配置されると共に、素子搭載部２１１が被接続部２２と対をなし、延設部２１２が第１の実装部２１Ａと対をなしている。第２の実装部２１Ｂは、第１半導体素子１Ａに接続された架橋部材５が延設部２１２に接続されている。
　被接続部２２は、実装部２１と対をなす部材であり、実装部２１と同様に複数の第１の端子部２３を備える。被接続部２２は、例えば、ｙ方向において隣接する第２の実装部２１Ｂと対をなしている。被接続部２２は、例えば図１や図２に示すように、実装部２１とは距離を隔てて配置され、架橋部材５の一端が接続されている。被接続部２２は、対をなす実装部２１上に搭載された半導体素子１の第２電極１２と架橋部材５を介して電気的に接続されている。被接続部２２の第１の端子部２３は、本実施形態では、ソース端子となっており、封止樹脂６の下面６ｂおよび側面６ｃにおいて外部に露出している。
　第１の端子部２３は、例えば図１に示すように、実装部２１または被接続部２２に複数設けられる端子である。第１の端子部２３は、例えば、互いに隙間を隔てて平行配置される。
　第２の端子部２４は、例えば、実装部２１および被接続部２２とは異なる位置に配置され、ワイヤ４を介して半導体素子１の第３電極１３に電気的に接続される部材である。第２の端子部２４は、本実施形態では、ゲート端子となっており、封止樹脂６の下面６ｂおよび側面６ｃにおいて外部に露出している。第２の端子部２４は、例えば図２に示すように、一部が封止樹脂６から露出しており、外部の回路基板等に接続される。第２の端子部２４は、上面視、すなわち実装部２１のうち半導体素子１が搭載される面に対する法線方向から見て、隣接する２つの架橋部材５の隙間のうち後述する端部隙間Ｇ２の近傍に、架橋部材５とは重畳しないように配置されている。
　接合材３は、例えば、はんだ等の任意の導電性接合材料により構成され、半導体パッケージＰ１の各構成要素を電気的に接続する。
　ワイヤ４は、例えば、Ａｕ（金）等の導電性材料により構成される。ワイヤ４は、例えば、ワイヤボンディングにより半導体素子１の第３電極１３および第２の端子部２４に接続され、これらを電気的に接続している。
　架橋部材５としては、例えば、Ｃｕ、Ｆｅやその合金等の金属材料といった任意の導電性材料を主成分とした幅広の板状部材である。架橋部材５は、半導体素子１とリードフレーム２の一部とを架橋し、これらを電気的に接続する接続部材であり、「クリップ」とも称されうる。架橋部材５は、例えば、図１や図３に示すように、上面視にて、半導体素子１よりも平面サイズが大きく、接合材３を介して半導体素子１の第２電極１２に接合されている。
　架橋部材５は、例えば、上面視にて、半導体素子１の他面１ｂのうち第３電極１３を含む所定領域を除く他の領域をすべて覆うように配置される。言い換えると、架橋部材５は、半導体素子１の他面１ｂの外郭をなす四辺の一部または全部を覆っており、半導体素子１の駆動時の熱を外部に拡散しやすい配置となっている。架橋部材５は、例えば、半導体素子１およびリードフレーム２との接続部分以外の部分が、すべて封止樹脂６により覆われており、外部に露出しない状態となっている。すなわち、架橋部材５は、図２に示すように、半導体素子１および被接続部２２側の面を接続面５ａとし、その反対側の面を反対面５ｂとして、反対面５ｂがすべて封止樹脂６に覆われており、封止樹脂６により外部と絶縁されている。
　架橋部材５は、実装部２１のうち半導体素子１が搭載される面を実装面とし、実装面に対する法線方向における寸法を高さとして、高さが他の部材に比べて最も大きい配置とされている。言い換えると、架橋部材５は、封止樹脂６に覆われる部材の中で最も上面６ａに近い配置となっている。これにより、封止樹脂６のうち架橋部材５を覆う部分を表層部として、表層部の厚みを最小限とすることができ、架橋部材５から外部への放熱が有利となる。
　架橋部材５は、自身の直下に位置する半導体素子１と自身を介して当該半導体素子が接続されるリードフレーム２の一部とを繋ぐ方向を接続方向Ｄ１（図１の例では、ｙ方向に沿った方向）として、接続方向Ｄ１の一端が同方向の中心よりも幅が狭くなっている。ここでいう架橋部材５の幅とは、接続方向Ｄ１に対して直交する方向における幅である。具体的には、架橋部材５は、上面視にて、接続方向Ｄ１の一端が隣接する他の架橋部材５から遠ざかるように延設され、その幅が同方向の中心よりも狭くなっている。その一方で、架橋部材５のうち接続方向Ｄ１の他端側は、同方向の中心と略同一の幅となっている。その結果、隣接する２つの架橋部材５の隙間は、例えば図３に示すように、接続方向Ｄ１における中心の隙間を中心隙間Ｇ１とし、同方向の端部における隙間を端部隙間Ｇ２として、Ｇ１＜Ｇ２の関係となっている。これにより、封止樹脂６のうち隣接する２つの架橋部材５の隙間を充填する部分における応力が緩和され、クラック発生が抑制される。この詳細については後述する。
　第２半導体素子１Ｂに接続された架橋部材５は、図２に示すように、接続方向Ｄ１の他端側がリードフレーム２側に向かって折り曲げられると共に、接合材３を介して被接続部２２に接合されている。第１半導体素子１Ａに接続された架橋部材５は、上記した架橋部材５と同様の形状であると共に、半導体素子１Ａ、１Ｂと同様にｙ方向において逆向きの配置とされ、折り曲げられた他端側が接合材３を介して第２の実装部２１Ｂに接合されている。架橋部材５は、半導体素子１およびリードフレーム２の一部との接続部分以外の部分が、封止樹脂６以外の部材とは接触しない、いわば中空の状態となっている。
　封止樹脂６は、例えば、エポキシ樹脂等といった電気絶縁性の樹脂材料と、当該樹脂材料よりも熱伝導率が大きいフィラーとを有してなる。フィラーとしては、例えば、アルミナ等の無機物粒子が採用されうる。封止樹脂６は、例えば、金型を用いた射出成型等の方法により形成される。封止樹脂６は、半導体素子１、リードフレーム２の一部、接合材３、ワイヤ４および架橋部材５を覆っている。封止樹脂６は、例えば、上面６ａおよび下面６ｂがｘｙ平面に沿った平坦面とされる。封止樹脂６の上面６ａにおいては、半導体パッケージＰ１の他の部材が露出しない状態となっており、上面６ａにおける電気絶縁性が確保されている。封止樹脂６は、高い放熱性を実現する観点から、熱伝導率が３Ｗ／ｍ・Ｋ以上とされることが好ましいが、これに限定されない。以下、説明の便宜上、例えば図１に示すように、封止樹脂６のうち隣接する２つの架橋部材５の隙間を充填する部分を「第１充填部６１」と称する。
　以上が、本実施形態の半導体パッケージＰ１の基本的な構成である。
　〔回路構成例〕
　半導体パッケージＰ１は、例えば、本実施形態では、図４に示す回路、すなわち半導体素子１Ａ、１Ｂがリードフレーム２を介して直列接続された回路を構成している。図４における「Ｄ１」、「Ｓ１」、「Ｇ１」は、それぞれ、第１半導体素子１Ａの第１電極１１、第２電極１２、第３電極１３に接続された端子に相当する。図３における「Ｄ２」、「Ｓ２」、「Ｇ２」は、それぞれ、第２半導体素子１Ｂの第１電極１１、第２電極１２、第３電極１３に接続された端子に相当する。
　半導体パッケージＰ１は、第１半導体素子１Ａと第２半導体素子１Ｂとが直列接続され、これらの結線部分に相当する第２の実装部２１Ｂの端子部２３が出力端子となる、ハーフブリッジ回路を構成している。半導体パッケージＰ１は、例えば、第１の実装部２１Ａの端子部２３（Ｄ１）が図示しない外部電源に接続され、被接続部２２の端子部２３（Ｓ２）が基準電位（ＧＮＤ）に接続される。例えば、第１半導体素子１Ａがハイサイド、第２半導体素子１Ｂがローサイドである。半導体素子１Ａ、１Ｂは、例えば、いずれもＮチャネル型のトランジスタとされ、一面１ａの第１電極１１がドレイン電極、他面１ｂの第２電極１２、第３電極１３がそれぞれソース電極、ゲート電極となっている。半導体素子１Ａ、１Ｂは、ソース電極の第２電極１２が形成された他面１ｂを、放熱部材として機能する実装部２１とは反対側に向けた搭載形態、いわゆるフェイスアップ実装となっている。
　つまり、第１の実装部２１Ａの端子部２３がＤ１端子、電源端子、第１半導体素子１Ａの第３電極１３に接続された端子部２４がＧ１端子、延設部２１２から突出する端子部２３がＳ１端子となっている。また、素子搭載部２１１の端子部２３がＤ２端子、出力端子、第２半導体素子１Ｂの第３電極１３に接続された端子部２４がＧ２端子、被接続部２２の端子部２３がＳ２端子となっている。
　〔封止樹脂のクラック抑制〕
　次に、隣接する２つの架橋部材５が、端部隙間Ｇ２＞中心隙間Ｇ１となる形状および配置とされることによる効果について、図５に示す比較例の半導体パッケージ１００と対比して説明する。
　まず、比較例の半導体パッケージ１００について説明する。
　比較例の半導体パッケージ１００は、２つの半導体素子１と、対をなす実装部７１および被接続部７２を二対有したリードフレーム７と、架橋部材８と、これらを封止する封止樹脂６とを有してなる。リードフレーム７は、実装部７１および被接続部７２から封止樹脂６のうちパッケージ外郭をなす辺に延設された第１端子７３と、実装部７１、被接続部７２および第１端子７３から独立した第２端子７４とをさらに有する。比較例の半導体パッケージ１００は、ｘ方向右側ではｙ方向上側から順に被接続部７２、実装部７１が配置され、ｘ方向左側ではｙ方向上側から順に実装部７１、被接続部７２、が配置されている。比較例の半導体パッケージ１００は、半導体素子１Ｃ、１Ｄがそれぞれの第２電極１２に架橋部材８が接続され、自身が搭載された実装部７１と対をなす被接続部７２に架橋部材８を介して電気的に接続されている。比較例の半導体パッケージ１００は、２つの実装部７１および被接続部７２が互いに隙間を隔てて配置されており、半導体素子１Ｃ、１Ｄが電気的に独立した構成の２ｉｎ１構造である。
　半導体素子１Ｃ、１Ｄは、図５に示すように、他面１ｂのうちｙ方向における端部近傍かつｘ方向における中心に第３電極１３が形成され、第３電極１３が架橋部材８から露出している。第３電極１３は、ワイヤ４が接続され、第２端子７４と電気的に接続されている。架橋部材８は、半導体素子１よりも平面サイズが大きく、直下に位置する半導体素子１のうち第３電極１３を含む所定の領域を除く全領域を覆っており、半導体素子１の放熱性を向上させる。架橋部材８は、第３電極１３の近傍に位置する一端が第３電極１３の真上を避けるように二股に枝分かれした形状となっている。半導体素子１Ｃ、１Ｄに接続された２つの隣接する架橋部材８は、これらのなす隙間Ｇ０が略一定となる配置になっている。なお、隙間Ｇ０は、例えば、隣接する架橋部材８間の絶縁性確保およびパッケージ全体の小型化の両立の観点から、最小で０．４ｍｍ程度とされる。
　本発明者らの鋭意検討の結果、比較例の半導体パッケージ１００は、半導体素子１の駆動制御の繰り返しによる冷熱サイクルにおいて、封止樹脂６のうち２つの隣接する架橋部材８の隙間を充填する第１充填部６１にクラックが生じることが判明した。
　具体的には、比較例の半導体パッケージ１００は、第１充填部６１の幅が全体的に狭く、かつその端部が封止樹脂６の外郭近傍に位置している。また、比較例の半導体パッケージ１００は、冷熱サイクルにより熱変形が生じ、この熱変形に伴う応力が第１充填部６１に集中してしまう。その結果、比較例の半導体パッケージ１００は、半導体素子１よりも平面サイズが大きい架橋部材８を用いることで放熱性を向上できるが、第１充填部６１の端部を起点とした封止樹脂６のクラックが生じてしまうおそれがあり、信頼性確保が不十分となりうる。
　これに対して、本実施形態の半導体パッケージＰ１は、隣接する２つの架橋部材５がそれぞれ接続方向Ｄ１の一端が他の架橋部材５から遠ざかるように幅が狭くなっており、端部隙間Ｇ２が中心隙間Ｇ１よりも幅が広くなっている。これにより、第１充填部６１は、冷熱サイクルに伴う熱応力が集中しやすいパッケージ外郭近傍における幅がパッケージ中心近傍の幅よりも広く、熱応力が緩和される。その結果、半導体パッケージＰ１は、複数の幅広の架橋部材５を用いることで複数の半導体素子１に起因する熱を効率良く外部に逃がすことができると共に、封止樹脂６の第１充填部６１への応力が緩和され、クラック発生が抑制される。なお、例えば、端部隙間Ｇ２は、少なくとも中心隙間Ｇ１よりも大きければよいが、中心隙間Ｇ１が０．４ｍｍである場合には、０．４ｍｍよりも大きくされ、好ましくは２倍の０．８ｍｍ以上とされるが、これに限定されない。
　本実施形態の半導体パッケージＰ１は、２つの半導体素子１それぞれに幅広の架橋部材５が接続され、これらが封止樹脂６に覆われ、隣接する架橋部材５のなす隙間がパッケージ中心近傍の中心隙間Ｇ１よりもパッケージ外郭近傍の端部隙間Ｇ２のほうが大きい。これにより、半導体素子１の駆動による熱を平面サイズが半導体素子１よりも大きい架橋部材５により広範囲に放出できると共に、第１充填部６１の端部の幅が中心部位よりも広く、端部の応力が緩和される。そのため、半導体パッケージＰ１は、放熱性確保およびクラック抑制を両立することができる。
　（第１実施形態の変形例）
　２つの架橋部材５は、例えば図６に示すように、上面視にて、自身が接続される半導体素子１の第３電極１３よりも接続方向Ｄ１の中心側に位置する部位に、封止樹脂６の応力を緩和するための面取り部５１が形成された形状であってもよい。具体的には、２つの架橋部材５は、それぞれ、半導体パッケージ中心近傍から端部に向かうにつれて徐々に他方の架橋部材５から遠ざかる切り欠き部位とされた面取り部５１が形成されている。これにより、第１充填部６１は、面取り部５１における隙間を面取り幅Ｇ３として、パッケージ端部からパッケージ中心に向かう方向における幅の変化がＧ２＞Ｇ３＞Ｇ１とより緩やかとなり、冷熱サイクルによる熱応力がさらに緩和される。なお、面取り部５１の傾斜や外形については、図６に示す例に限定されるものではなく、適宜変更されうる。
　本変形例によっても、上記第１実施形態と同様の効果が得られる半導体パッケージＰ１となる。また、架橋部材５が面取り部５１を有することにより、封止樹脂６の第１充填部６１にかかる熱応力がさらに緩和され、封止樹脂６のクラック発生をより抑制できる効果も得られる。
　（第２実施形態）
　第２実施形態の半導体パッケージＰ２について、図面を参照して説明する。
　以下、説明の便宜上、例えば図７に示すように、封止樹脂６のうち隣接する実装部２１または被接続部２２の隙間を充填する部分を「第２充填部６２」と称する。
　本実施形態の半導体パッケージＰ２は、例えば図７や図８に示すように、封止樹脂６のうち第２充填部６２が、第１充填部６１のうち中心隙間Ｇ１の一部とは位置がずれた構成となっている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
　２つの架橋部材５は、本実施形態では、接続方向Ｄ１における中心部分を含む一部の領域が他方の架橋部材５に向かって突き出した突出部５２を有する。突出部５２は、例えば、他方の架橋部材５と向き合う辺がｙ方向に対して傾いている。突出部５２の一部は、対向する架橋部材５の直下に位置する半導体素子１が搭載された実装部２１上まで延設されている。言い換えると、突出部５２は、上面視にて、一部が２つの実装部２１の隙間を跨いでいる。なお、２つの架橋部材５は、上記第１実施形態と同様に、略同一の形状および平面サイズとされる。
　封止樹脂６は、本実施形態では、図８に示すように、第１充填部６１の一部が第２充填部６２とは位置をずらされた配置となっている。具体的には、例えば、第２充填部６２がある一方向（図８の例ではｙ方向）に沿った配置であるのに対し、第１充填部６１は、当該一方向とは異なる他の方向（図８の例ではｙ方向以外の方向）に沿った配置とされ、一部のみが第２充填部６２上に位置している。これにより、封止樹脂６は、半導体素子１の駆動制御に伴う熱応力が第２充填部６２にかかった場合であっても、第１充填部６１の大部分が第２充填部６２とオフセットされているため、当該熱応力が第１充填部６１に伝わりづらい構成となる。したがって、封止樹脂６は、第１充填部６１の大部分が第２充填部６２上に位置している場合に比べて、第１充填部６１の熱応力が緩和され、第１充填部６１でのクラック発生がより抑制される。なお、第１充填部６１のうち第２充填部６２と位置がずらされる部位は、応力緩和の観点から、接続方向Ｄ１における両端を含むことが好ましい。また、「第１充填部６１と第２充填部６２とがオフセットされている」とは、実装部２１のうち半導体素子１が搭載される面に対する法線方向から見て、第２充填部６２に対して交差する方向に第１充填部６１が第２充填部６２と位置がずらされていることをいう。例えば図７に示すように、第１充填部６１は、上面視にて、一部が第２充填部６２に対して交差する方向、すなわちｙ方向と交差する方向において第２充填部６２と位置がずらされている。
　本実施形態によれば、上記第１実施形態と同様の効果が得られる半導体パッケージＰ２となる。また、封止樹脂６の第１充填部６１と第２充填部６２とがオフセットされていることで、第２充填部６２の熱応力が第１充填部６１に伝わりづらくなり、封止樹脂６のクラック発生をより抑制できる効果も得られる。
　（第２実施形態の変形例）
　半導体パッケージＰ２は、例えば図９に示すように、２つの架橋部材５の一方が他方よりも突出した構成とされることで、第１充填部６１と第２充填部６２とがオフセットされた構成であってもよい。例えば、２つの架橋部材５のうち第１半導体素子１Ａに直接接続されるものを「第１架橋部材５Ａ」とし、他方を「第２架橋部材５Ｂ」として、半導体パッケージＰ２は、第１架橋部材５Ａのみが突出部５２を有する構成とされうる。また、第１架橋部材５Ａは、例えば、突出部５２が上面視にて略台形状とされ、直下の第１半導体素子１Ａの第３電極１３の近傍に切欠部５２１を有した構成とされる。一方、第２架橋部材５Ｂは、例えば、突出部５２を有しておらず、直下の第２半導体素子１Ｂの第３電極１３の近傍に第１架橋部材５Ａから遠ざかる切欠部５２２を有した構成とされる。これにより、封止樹脂６は、第１充填部６１の大部分と第２充填部６２との位置がずらされることに加えて、面取り部である切欠部５２１、５２２を有することにより、第１充填部６１の応力が緩和される。
　半導体パッケージＰ２は、例えば図１０に示すように、第２の実装部２１Ｂのうちｘ方向にて第１の実装部２１Ａと対向する部分のｘ方向における幅が第１の実装部２１Ａよりも大きく、第１充填部６１と第２充填部６２とがオフセットされた構成であってもよい。また、被接続部２２は、ｘ方向における幅が、第２の実装部２１Ｂのうちｘ方向において第１の実装部２１Ａと対向する部分の同方向における幅と略同一とされる。この場合、２つの架橋部材５が突出部５２を有し、略同一の形状および平面サイズであっても、上面視にて、第２充填部６２の位置が第１充填部６１に対してｘ方向左側にずれるため、第１充填部６１と第２充填部６２とがオフセットされる。そのため、図１０に示す変形例の半導体パッケージＰ２は、図９に示す変形例と同様の効果が得られる構成となっている。
　本変形例によっても、上記第２実施形態と同様の効果が得られる半導体パッケージＰ２となる。また、２つの架橋部材５の一方が切欠部５２１、他方が切欠部５２２を有することで、これらが面取り部として機能し、第１充填部６１の応力をさらに緩和し、封止樹脂６のクラック発生をより抑制できる効果も得られる。
　（第３実施形態）
　第３実施形態の半導体パッケージＰ３について、図面を参照して説明する。
　本実施形態の半導体パッケージＰ３は、例えば図１１に示すように、リードフレーム２が２つの実装部２１および２つの被接続部２２を有し、二対の実装部２１および被接続部２２がｙ方向において逆向きに配置された構成である点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
　リードフレーム２は、本実施形態では、第１の実装部２１Ａが第２の実装部２１Ｂの一部に代わって、ｙ方向下側に離れて配置された被接続部２２と対をなしている。第２の実装部２１Ｂは、本実施形態では、第１の実装部２１Ａとｙ方向において第１の実装部２１Ａと対向する延設部２１２を有していない。リードフレーム２は、対をなす実装部２１および被接続部２２を２つ有してなり、二対の実装部２１および被接続部２２がｘ方向において平行配置、かつｙ方向において逆方向を向く配置、すなわち点対称の配置とされている。
　第１半導体素子１Ａは、本実施形態では、第２電極１２に架橋部材５が接続されると共に、架橋部材５を介してリードフレーム２のうち第１の実装部２１Ａと対をなす被接続部２２に電気的に接続されている。第１半導体素子１Ａは、第２半導体素子１Ｂとは電気的に接続されておらず、独立した回路部を構成している。本実施形態では、第１の実装部２１Ａの第１の端子部２３、第１の実装部２１Ａと対をなす被接続部２２、第２の端子部２４がそれぞれ第１半導体素子１Ａのドレイン端子、ソース端子、ゲート端子となっている。
　第２半導体素子１Ｂは、本実施形態では、第２の実装部２１Ｂに搭載されると共に、架橋部材５を介して第２の実装部２１Ｂよりもｙ方向上側に配置された被接続部２２に電気的に接続されている。第２の実装部２１Ｂの第１の端子部２３、第２の実装部２１Ｂと対をなす被接続部２２、第２の端子部２４がそれぞれ第２半導体素子１Ｂのドレイン端子、ソース端子、ゲート端子となっている。
　つまり、半導体パッケージＰ３は、ｘ方向左側の回路部におけるソース端子およびドレイン端子のｙ方向における配置と、ｘ方向右側の回路部におけるソース端子およびドレイン端子のｙ方向における配置とが逆である交互配置となっている。この構成においても２つの架橋部材５が、接続方向Ｄ１の端部隙間Ｇ２のほうが中心隙間Ｇ１よりも幅が大きくなる形状とされることで、封止樹脂６の第１充填部６１にかかる熱応力が緩和される。
　本実施形態によっても、上記第１実施形態と同様の効果が得られる半導体パッケージＰ３となる。
　（他の実施形態）
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　（１）上記各実施形態では、半導体パッケージが２つの半導体素子１が封止樹脂６で封止された２ｉｎ１構造である場合を代表例として説明したが、これに限定されない。各実施形態において、半導体パッケージは、半導体素子１がＮ個（Ｎ≧３）のＮｉｎ１構造であってもよく、この場合、隣接する架橋部材５のなす隙間が中心隙間Ｇ１よりも端部隙間Ｇ２のほうが大きい構成であれば、クラックの発生抑制の効果が得られる。
　（２）上記第２実施形態では、半導体パッケージＰ２は、例えば図１２に示すように、２つの架橋部材５が異なる形状および平面サイズとされ、第１充填部６１の全部が第２充填部６２と位置をずらされた構成であってもよい。また、隣接する２つの架橋部材５は、一方が突出部５２に切欠部５２２を有し、他方が突出部５２に切欠部を有しない構成とされてもよい。
　（３）なお、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
　（本開示の特徴）
［第１の観点］
　半導体パッケージであって、
　複数の半導体素子（１）と、
　異なる前記半導体素子に接続される複数の板状の架橋部材（５）と、
　異なる前記半導体素子が搭載される複数の実装部（２１）を有するリードフレーム（２）と、
　前記リードフレームの一部、複数の前記半導体素子および前記架橋部材を覆う封止樹脂（６）と、を備え、
　複数の前記架橋部材は、他の前記架橋部材とは距離を隔てて配置されると共に、前記半導体素子と、前記リードフレームのうち自身が接続された前記半導体素子が搭載された前記実装部とは異なる部位（２１、２２）と、を電気的に接続しており、
　複数の前記実装部は、他の前記実装部とは距離を隔てて配置されており、
　前記架橋部材に沿った方向であって、前記半導体素子と前記異なる部位とを繋ぐ方向を接続方向（Ｄ１）とし、前記架橋部材と隣接する他の前記架橋部材との隙間のうち前記接続方向の中心における隙間を中心隙間（Ｇ１）とし、前記接続方向の端部における隙間を端部隙間（Ｇ２）として、前記端部隙間は、前記中心隙間よりも幅が広い、半導体パッケージ。
［第２の観点］
　複数の前記架橋部材は、自身の直下に位置する前記半導体素子よりも平面サイズが大きく、かつ当該半導体素子の外郭をなす四辺それぞれの少なくとも一部を覆うように配置されている、第１の観点に記載の半導体パッケージ。
［第３の観点］
　前記封止樹脂のうち隣接する前記実装部の隙間を充填する部分を第１充填部（６１）とし、隣接する前記架橋部材の隙間を充填する部分を第２充填部（６２）として、前記実装部のうち前記半導体素子が搭載される面に対する法線方向から見て、前記第１充填部は、一部または全部が前記第２充填部とは前記第２充填部に対して交差する方向にオフセットされている、第１または第２の観点に記載の半導体パッケージ。
［第４の観点］
　前記架橋部材が接続される前記半導体素子は、前記架橋部材の接続面（１ｂ）にゲート電極（１３）を有し、
　前記リードフレームは、前記ゲート電極と電気的に接続されるゲート端子（２４）を有し、
　前記ゲート端子は、前記実装部のうち前記半導体素子が搭載される面に対する法線方向から見て、前記端部隙間の近傍であって、前記架橋部材とは重畳しない領域に配置されている、第１ないし第３の観点のいずれか１つに記載の半導体パッケージ。

Claims (4)

  1. 　半導体パッケージであって、
    　複数の半導体素子（１）と、
    　異なる前記半導体素子に接続される複数の板状の架橋部材（５）と、
    　異なる前記半導体素子が搭載される複数の実装部（２１）を有するリードフレーム（２）と、
    　前記リードフレームの一部、複数の前記半導体素子および前記架橋部材を覆う封止樹脂（６）と、を備え、
    　複数の前記架橋部材は、他の前記架橋部材とは距離を隔てて配置されると共に、前記半導体素子と、前記リードフレームのうち自身が接続された前記半導体素子が搭載された前記実装部とは異なる部位（２１、２２）と、を電気的に接続しており、
    　複数の前記実装部は、他の前記実装部とは距離を隔てて配置されており、
    　前記架橋部材に沿った方向であって、前記半導体素子と前記異なる部位とを繋ぐ方向を接続方向（Ｄ１）とし、前記架橋部材と隣接する他の前記架橋部材との隙間のうち前記接続方向の中心における隙間を中心隙間（Ｇ１）とし、前記接続方向の端部における隙間を端部隙間（Ｇ２）として、前記端部隙間は、前記中心隙間よりも幅が広い、半導体パッケージ。
  2. 　複数の前記架橋部材は、自身の直下に位置する前記半導体素子よりも平面サイズが大きく、かつ当該半導体素子の外郭をなす四辺それぞれの少なくとも一部を覆うように配置されている、請求項１に記載の半導体パッケージ。
  3. 　前記封止樹脂のうち隣接する前記架橋部材の隙間を充填する部分を第１充填部（６１）とし、隣接する前記実装部の隙間を充填する部分を第２充填部（６２）として、前記実装部のうち前記半導体素子が搭載される面に対する法線方向から見て、前記第１充填部は、一部または全部が前記第２充填部とは前記第２充填部に対して交差する方向にオフセットされている、請求項１に記載の半導体パッケージ。
  4. 　前記架橋部材が接続される前記半導体素子は、前記架橋部材の接続面（１ｂ）にゲート電極（１３）を有し、
    　前記リードフレームは、前記ゲート電極と電気的に接続されるゲート端子（２４）を有し、
    　前記ゲート端子は、前記実装部のうち前記半導体素子が搭載される面に対する法線方向から見て、前記端部隙間の近傍であって、前記架橋部材とは重畳しない領域に配置されている、請求項１ないし３のいずれか１つに記載の半導体パッケージ。
PCT/JP2023/030589 2022-09-07 2023-08-24 半導体パッケージ WO2024053420A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-142527 2022-09-07
JP2022142527A JP2024037592A (ja) 2022-09-07 2022-09-07 半導体パッケージ

Publications (1)

Publication Number Publication Date
WO2024053420A1 true WO2024053420A1 (ja) 2024-03-14

Family

ID=90191102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030589 WO2024053420A1 (ja) 2022-09-07 2023-08-24 半導体パッケージ

Country Status (2)

Country Link
JP (1) JP2024037592A (ja)
WO (1) WO2024053420A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
DE102019206811A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置
JP2022099720A (ja) * 2020-12-23 2022-07-05 株式会社デンソー 半導体パッケージおよびこれを用いた電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
DE102019206811A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置
JP2022099720A (ja) * 2020-12-23 2022-07-05 株式会社デンソー 半導体パッケージおよびこれを用いた電子装置

Also Published As

Publication number Publication date
JP2024037592A (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
JP6143884B2 (ja) パワーモジュール
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
KR20030032816A (ko) 반도체장치
WO2021005916A1 (ja) 半導体装置及び電子装置
JP7040032B2 (ja) 半導体装置
KR20190095144A (ko) 반도체 장치
JP7411849B2 (ja) 半導体モジュール
US20210407881A1 (en) Semiconductor device
US20230326817A1 (en) Semiconductor package and electronic device having the same
WO2024053420A1 (ja) 半導体パッケージ
JP2010003858A (ja) 半導体装置
US20190164913A1 (en) Semiconductor device
JP7473376B2 (ja) 半導体装置
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP7396118B2 (ja) 半導体モジュール
WO2022255053A1 (ja) 半導体装置
JP6812535B2 (ja) リード端子及び樹脂封止型半導体装置
WO2024018790A1 (ja) 半導体装置
WO2018029801A1 (ja) 半導体装置
US20220301965A1 (en) Semiconductor device
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両