TWI826277B - 封裝方法 - Google Patents

封裝方法 Download PDF

Info

Publication number
TWI826277B
TWI826277B TW112107609A TW112107609A TWI826277B TW I826277 B TWI826277 B TW I826277B TW 112107609 A TW112107609 A TW 112107609A TW 112107609 A TW112107609 A TW 112107609A TW I826277 B TWI826277 B TW I826277B
Authority
TW
Taiwan
Prior art keywords
lead frame
packaging
grooves
continuous
continuous bottom
Prior art date
Application number
TW112107609A
Other languages
English (en)
Other versions
TW202437412A (zh
Inventor
楊玉林
徐明志
張峻豪
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW112107609A priority Critical patent/TWI826277B/zh
Priority to US18/308,665 priority patent/US20240297101A1/en
Application granted granted Critical
Publication of TWI826277B publication Critical patent/TWI826277B/zh
Publication of TW202437412A publication Critical patent/TW202437412A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種封裝方法，包含：提供一連續封裝結構，連續封裝結構包含一引線框架與位於引線框架上一封膠層，其中引線框架包含一連續底面，連續底面位於引線框架上相對於封膠層的另一側，連續底面包含多個凹槽；於連續底面上，產生一鍍膜層，鍍膜層覆蓋連續底面上以及連續底面的凹槽內；以及以一機械性切割方式，於凹槽的中間位置，分割連續封裝結構，以形成多個封裝單元。各封裝單元中，引線框架於切割後凹槽剩下的露出部分，形成階梯狀。

Description

封裝方法
本發明係有關一種封裝方法，特別是指一種步驟簡單、且用以製造品質穩定的封裝單元的封裝方法。
近年來，具較小封裝範圍的四面扁平無引腳(Quad Flat No Lead,QFN)封裝結構為業界所採用的封裝製作過程的主流之一，此較小封裝範圍可具有數量龐大的焊墊作為電性訊號傳輸之用。其中，四面扁平無引腳的封裝，更具有優越的散熱性，故應用於各種不同型式的封裝結構。
四面扁平無引腳封裝結構的技術發展中，側壁焊錫的覆蓋率常在50%至90%之間，對於焊點品質要求較高的技術領域，例如汽車業，易因組裝品質不穩定而大幅增加生產成本。將焊墊的露出側壁形成階梯狀的可潤濕側翼(Wettable Flank)的技術，可增加焊墊的可潤濕面積、提升封裝結構電性連接至印刷電路板的接著強度。
參照圖1A至1I，其繪示傳統的側翼潤濕的封裝方法技術的步驟示意圖。圖1A示意提供一引線框架20；圖1B示意於引線框架20上形成一封膠層40；圖1C示意於引線框架20的連續底面26上形成一預鍍層PCO；圖1D、1E示意一預切工具TP於引線框架20以及預鍍層PCO上挖凹槽22；圖1F示意藉由去屑(De-burr)與退鍍(De-plating)清除預鍍層PCO以其清潔凹槽22；圖1G示意於引線框架20的連續底面26上形成一鍍膜層60；圖1H示意藉由機械切割工具TL分割引線框架20與封膠層40，以形成多個封裝單元PAU， 其中箭頭顯示機械切割工具TL的加工前進方向；圖1I示意各封裝單元PAU的外圍側，引線框架20於原凹槽22的露出部分，具有階梯狀側壁LW。其中，階梯狀側壁LW需藉由兩次的機械性加工，分別為挖凹槽22與分割連續封裝結構。先前技術中的兩次機械性加工，第一次的挖凹槽的機械性加工前，為保護引線框架20的連續底面26，降低機械性加工連帶的不必要破壞，先形成預鍍層PCO於引線框架20的連續底面26，以防止之後的去屑過程中造成連續封裝結構內脫層的現象。機械性加工的工具於加工時易有偏差或顫振(Chatter)，於凹槽加工過程中的影響特別明顯，凹槽22的尺寸與平整度易不穩定，甚至產生翹曲(Warpage)。挖完凹槽22後，因挖凹槽過程可能產生引線框架、封膠層(Molding layer)、以及預鍍層PCO等部分的殘屑，還需去屑與去電鍍才能將引線框架20的連續底面26殘留清除乾淨，以便進行下一部分割連續封裝結構為各封裝結構的相關步驟。去屑與去電鍍的過程十分複雜，去電鍍過程中也可能造成焊墊受損異常。進一步，在平整度不佳的焊墊上電鍍，其不平整的狀況可能更加嚴重。圖式中僅為說明之用，所繪示的引線框架，與封膠(Molding)部分僅為示意，其中結構、與元件(例如晶粒、引線)等細節不詳細繪出。
前述的步驟，除了步驟繁瑣外，耗費工時、設備、相關材料成本外，兩次主要的材料移除過程，其增加封裝結構製作過程的風險。
針對先前技術的缺點，本發明提供一種封裝結構的製造方法，特別為側翼潤濕四面扁平無引腳封裝結構(Wettable Flank Quad Flat No Lead Package)的製造方法，藉由改良的製造過程，就可大幅降低生產的不良率。
就其中一個觀點言，本發明提供了一種封裝方法，包含：一種封裝方法，包含：提供一連續封裝結構，連續封裝結構包含一引線框架與位於引線框架上一封膠層，其中引線框架包含一連續底面，連續底面位於引線框架上相對於封膠層的另一側，連續底面包含多個凹槽；於連續底面上，產生一鍍膜層，鍍膜層覆蓋連續底面上以及連續底面的凹槽內；以及以一機械性切割方式，於凹槽的中間位置，分割連續封裝結構，以形成多個封裝單元。各封裝單元中，引線框架於切割後凹槽剩下的露出部分，形成階梯狀。
一實施例中，封膠層基本上藉由一封膠材料所製作，封膠層設置於引線框架上之後，封裝方法又包含：藉由一雷射清除步驟，清除殘留於凹槽內的封膠材料。
一實施例中，引線框架於露出部分的多個焊墊，分別包含多個階梯狀側壁。
一實施例中，焊墊間的節距(Pitch)具有一最小值，該最小值為0.2毫米(millimeter)。
一實施例中，焊墊間的節距(Pitch)具有一最小值，該最小值為0.3毫米(millimeter)。
一實施例中，封裝方法又包含：藉由一蝕刻步驟，在引線框架上形成該些凹槽。
一實施例中，該些凹槽的製作過程中，不包含清除機械性加工殘屑。
一實施例中，本發明的封裝結構，可用於四面扁平無引腳封裝(Quad Flat No Lead，QFN)、雙邊扁平無引腳封裝(Dual-Flat No Lead，DFN)、小型無引腳封裝(Small Outline No Lead，SON)。
一實施例中，凹槽對應連續封裝結構內各封裝單元間的分割位置。
又一觀點中，本發明提供一種封裝方法，包含：提供一引線框架，引線框架包含一連續底面，連續底面包含多個凹槽，凹槽藉由蝕刻成形於引線框架上；提供一封膠材料，在引線框架上形成一封膠層，引線框架與封膠層形成一連續封裝結構，其中封膠層位於引線框架上，相對於連續底面的另一側；藉由一雷射清除步驟，清除殘留於凹槽內的封膠材料；於連續底面上，產生一鍍膜層，鍍膜層覆蓋連續底面上以及連續底面的凹槽內；以及以一機械性切割方式，於凹槽的中間位置，分割連續封裝結構，以形成多個封裝單元。各封裝單元中，引線框架於切割後凹槽後露出的多個焊墊部分，具有階梯狀側壁。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100:連續封裝結構
20:引線框架
22:凹槽
24:焊墊
26:連續底面
40:封膠層
60:鍍膜層
LW:階梯狀側壁
MM:封膠材料
P:節距
PAU:封裝單元
PCB:電路板
PCO:預鍍層
TP:預切工具
TL:機械切割工具
圖1A至1I顯示傳統的側翼潤濕的封裝方法技術的步驟示意圖。
圖2A至2E顯示本發明一實施例中封裝方法中各步驟示意圖。
圖3顯示根據本發明一個實施例中側翼潤濕四面扁平無引腳封裝結構的示意圖。
圖4顯示根據本發明一個實施例中側翼潤濕四面扁平無引腳封裝結構的立體視角示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
圖2A至2E分別顯示一個觀點中，本發明提供了一種封裝方法中各步驟示意圖，其包含：提供一連續封裝結構100(圖2C)，連續封裝結構100包含一引線框架20以及位於引線框架20上一封膠層40，其中引線框架20包含多個凹槽22(圖式僅顯示引線框架20的部分，以一凹槽22為例進行說明，實施時引線框架20包含多個凹槽22)，凹槽22位於引線框架20上，相對於封膠層40的另一側的一連續底面26上(連續底面26為引線框架20的底面，圖式中僅顯示部分的連續底面26)；於連續底面26上，產生一鍍膜層60(圖2D)，鍍膜層60覆蓋連續底面26上以及連續底面26的凹槽22內；以及以一機械性切割方式(藉由機械切割工具TL，圖2E)，於凹槽22的中間位置，分割連續封裝結構100，以形成多個封裝單元PAU(參照圖1I)。各封裝單元PAU中，引線框架20與鍍膜層60於切割後凹槽22剩下的露出部分，形成階梯狀。封裝單元PAU中黏接電路板PCB(圖3)時，鍍膜層60提供黏接焊錫的功能。相較於先前技術，本發明中無繁複的挖凹槽22過程，且其中一次性的鍍膜與機械性切割，大幅降低先前技術生產封裝單元PAU中尺寸不穩定的困擾。
一實施例中，本發明的封裝結構可為側翼潤濕四面扁平無引腳封裝結構，其應用多為對於上板可靠性要求嚴格的產業，例如，動力機械、可移動的運動器材、具擺動動作等的裝置、汽車等。此側翼潤濕四面扁平無引腳封裝結構可滿足高可靠度的要求。
根據本發明的封裝方法，除了步驟較少之外，所需工時、設備、相關材料成本皆較先前技術簡化許多，且生產品質隱定。
本發明主要說明封裝方法，圖式著重說明封裝方法各步驟，所繪示的引線框架、封膠層、鍍膜層等僅為示意。其中，結構、與元件(例如晶粒、引線)等細節不詳細繪出。
一實施例中，封膠層40基本上藉由一封膠材料所製作，封膠層40設置於引線框架20上之後，封裝方法又包含：藉由一雷射清除步驟，清 除殘留於凹槽22內的封膠材料MM(圖2B、2C)。此步驟後，凹槽22可外露於引線框架20的連續底面26上，以便於下一步於連續底面26上，產生一鍍膜層60(圖2D)。本發明的步驟，優於傳統技術中包含預鍍、機械性加工等方式進行挖凹槽22、以及去屑與去電鍍等複雜過程，本發明的凹槽22成形工藝簡單且穩定。本發明藉由雷射清除步驟，汽化與移除凹槽22內封膠材料。藉由控制雷射能量與設定，可確定僅移除封膠材料，而不會移除或損傷引線框架20的金屬部分，殘留物清除乾淨且確保引線框架20完好。
一實施例中，關於側翼潤濕四面扁平無引腳封裝結構，其中引線框架20於露出部分的多個焊墊24(參照圖3、4)，分別包含多個階梯狀側壁LW。階梯狀側壁LW上的鍍膜層60，為黏接焊錫的主要部分，階梯狀側壁LW的設計，可提供焊錫更大黏接面積以及焊錫填入空隙，大幅地降低局部空焊而改善先前技術中常見的品質不良，維持接焊的可靠性。
參照圖4，一實施例中，焊墊24間的節距(Pitch)P具有一最小值。發明人研發過程中，發現節距可短至0.3mm，若需要更可短至0.2mm。因此，根據本發明的方法，最小值較佳為0.2mm，最佳為0.3mm。傳統技術中焊墊24間的節距為0.4mm、0.45mm或0.5mm，此最小值基於挖凹槽22工法以及相關電性的技術限制。同樣的封裝尺寸條件下，本發明的節距短於傳統的節距，故本發明的封裝單元PAU較傳統封裝結構，可設有更多焊墊24。
一實施例中，封裝方法又包含：藉由蝕刻在引線框架20上形成凹槽22。本實施例中，蝕刻方式可採用多種可用於挖凹槽22的蝕刻方式，例如濕蝕刻等。此外，凹槽22的尺寸與引線框架20的材料厚度間可具有尺寸比例關係，例如凹槽22的深度為引線框架20的材料厚度的一半、或其他比例關係。
一實施例中，凹槽22的製作過程中，不包含清除機械性加工殘屑與退鍍。或者，從提供連續封裝結構100至分割封裝單元PAU的過程中， 不包含與製作凹槽22相關的退鍍步驟(或者不包含清除機械性加工殘屑與退鍍)等步驟。
一實施例中，本發明的封裝結構，可用於四面扁平無引腳封裝(Quad Flat No Lead，QFN)、雙邊扁平無引腳封裝(Dual-Flat No Lead，DFN)、或小型無引腳封裝(Small Outline No Lead，SON)。
一實施例中，凹槽22對應連續封裝結構100內各封裝單元PAU間的分割位置。因此，階梯狀側壁LW位於各該封裝單元的底部的外圍側。
一實施例中，翹曲狀態可藉由焊墊24的偏移量來定義。一實施例中，此偏移量可為凹槽22深度的一比例(或引線框架20的材料厚度的一比例)。本發明較先前技術，省略的凹槽22製作過程的機械性加工、清除機械性加工殘屑與退鍍，故有較低的翹曲狀態。
又一觀點中，本發明提供一種封裝方法，包含：提供一引線框架20，引線框架20包含多個凹槽22(圖2A)，凹槽22藉由蝕刻步驟形成於引線框架20上；提供一封膠材料，在引線框架20上形成一封膠層40，引線框架20與封膠層40形成一連續封裝結構100，其中凹槽22位於引線框架20上，相對於封膠層40的另一側的一連續底面26上(圖2B)；藉由一雷射清除步驟，清除殘留於凹槽22內的封膠材料(圖2B、2C)；於連續底面26上，產生一鍍膜層60，鍍膜層60覆蓋連續底面26以及連續底面26的凹槽22上(圖2D)；以及以一機械性切割方式，於凹槽22的中間位置，分割連續封裝結構100(圖2E)，以形成多個封裝單元PAU(類似於圖1I)。各封裝單元PAU中，引線框架20於切割後凹槽22後露出的多個焊墊24部分，具有階梯狀側壁LW(圖3)。本實施例中的步驟，請參照前述其他實施例中的說明，於此不贅述。
以上已針對實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範 圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，封裝單元中晶粒的數量、引線框架與封膠層間的比例、或者焊墊的設置數量不同於圖式等。本發明的範圍應涵蓋上述及其他所有等效變化。
100:連續封裝結構
20:引線框架
22:凹槽
26:連續底面
40:封膠層
MM:封膠材料

Claims (12)

  1. 一種封裝方法，包含： 提供一連續封裝結構，該連續封裝結構包含一引線框架與位於該引線框架上一封膠層，其中該引線框架包含一連續底面，該連續底面位於該引線框架上相對於該封膠層的另一側，該連續底面包含多個凹槽； 於該連續底面上，產生一鍍膜層，該鍍膜層覆蓋該連續底面上以及該連續底面的該些凹槽內；以及 以一機械性切割方式，於該些凹槽的中間位置，分割該連續封裝結構，以形成多個封裝單元，其中各該封裝單元中，該引線框架於切割後該些凹槽剩下的露出部分，形成階梯狀。
  2. 如請求項1所述之封裝方法，其中該封膠層基本上藉由一封膠材料所製作，該封膠層形成於該引線框架上之後，該封裝方法又包含：藉由一雷射清除步驟，清除殘留於該些凹槽內的該封膠材料。
  3. 如請求項1所述之封裝方法，其中該引線框架於該露出部分的多個焊墊，分別包含多個階梯狀側壁。
  4. 如請求項3所述之封裝方法，其中該些焊墊的節距(Pitch)具有一最小值，該最小值為0.2毫米(millimeter)。
  5. 如請求項3所述之封裝方法，其中該些焊墊的節距(Pitch)具有一最小值，該最小值為0.3毫米(millimeter)。
  6. 如請求項1所述之封裝方法，又包含：藉由一蝕刻步驟，在該引線框架上形成該些凹槽。
  7. 如請求項1所述之封裝方法，其中該些凹槽的製作過程中，不包含清除機械性加工殘屑。
  8. 如請求項1所述之封裝方法，其中該封裝單元的封裝方式包含：四面扁平無引腳封裝 (Quad Flat No Lead，QFN)、雙邊扁平無引腳封裝(Dual-Flat No Lead，DFN)、或小型無引腳封裝(Small Outline No Lead，SON)。
  9. 如請求項1所述之封裝方法，其中該些凹槽對應該連續封裝結構內各該封裝單元間的分割位置。
  10. 一種封裝方法，包含： 提供一引線框架，該引線框架包含一連續底面，該連續底面包含多個凹槽，該些凹槽藉由一蝕刻步驟形成於該引線框架上； 提供一封膠材料，在該引線框架上形成一封膠層，該引線框架與該封膠層形成一連續封裝結構，其中該封膠層位於該引線框架上，相對於該連續底面的另一側； 藉由一雷射清除步驟，清除該些凹槽內殘留的該封膠材料； 於該連續底面上，產生一鍍膜層，該鍍膜層覆蓋該連續底面上以及該連續底面的該些凹槽內；以及 以一機械性切割方式，於該些凹槽的中間位置，分割該連續封裝結構，以形成多個封裝單元，其中該引線框架於切割後該些凹槽後露出的多個焊墊部分，具有階梯狀側壁。
  11. 如請求項10所述之封裝方法，其中該些凹槽的製作過程中，不包含清除機械性加工殘屑。
  12. 如請求項10所述之封裝方法，其中該封裝單元的封裝方式包含：四面扁平無引腳封裝 (Quad Flat No Lead，QFN)、雙邊扁平無引腳封裝(Dual-Flat No Lead，DFN)、小型無引腳封裝(Small Outline No Lead，SON)。
TW112107609A 2023-03-02 2023-03-02 封裝方法 TWI826277B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112107609A TWI826277B (zh) 2023-03-02 2023-03-02 封裝方法
US18/308,665 US20240297101A1 (en) 2023-03-02 2023-04-27 Packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112107609A TWI826277B (zh) 2023-03-02 2023-03-02 封裝方法

Publications (2)

Publication Number Publication Date
TWI826277B true TWI826277B (zh) 2023-12-11
TW202437412A TW202437412A (zh) 2024-09-16

Family

ID=90053354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107609A TWI826277B (zh) 2023-03-02 2023-03-02 封裝方法

Country Status (2)

Country Link
US (1) US20240297101A1 (zh)
TW (1) TWI826277B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202487566U (zh) * 2012-03-14 2012-10-10 颀邦科技股份有限公司 半导体封装结构
TW202135245A (zh) * 2020-03-09 2021-09-16 南茂科技股份有限公司 晶片封裝結構及其製造方法
US20220189858A1 (en) * 2020-12-11 2022-06-16 Microchip Technology Incorporated Semiconductor device packages including multiple lead frames and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202487566U (zh) * 2012-03-14 2012-10-10 颀邦科技股份有限公司 半导体封装结构
TW202135245A (zh) * 2020-03-09 2021-09-16 南茂科技股份有限公司 晶片封裝結構及其製造方法
US20220189858A1 (en) * 2020-12-11 2022-06-16 Microchip Technology Incorporated Semiconductor device packages including multiple lead frames and related methods

Also Published As

Publication number Publication date
US20240297101A1 (en) 2024-09-05

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20070296079A1 (en) Heat dissipating structure and method for fabricating the same
JP2002064114A (ja) 半導体装置及びその製造方法
JP2007110173A (ja) 半導体集積回路装置
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
US11430720B2 (en) Recess lead for a surface mount package
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
TWM523189U (zh) 導線架預成形體及導線架封裝結構
CN1855450A (zh) 高散热性的半导体封装件及其制法
TWI826277B (zh) 封裝方法
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
US11887864B2 (en) Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals
TWI754982B (zh) 封裝基板及其製造方法
TW202437412A (zh) 封裝方法
US20090091039A1 (en) Semiconductor device, method of manufacturing the same, and semiconductor substrate
CN113380632A (zh) 半导体封装器件及其制备方法
CN118629883A (zh) 封装方法
US20200083148A1 (en) Packaged semiconductor devices with laser grooved wettable flank and methods of manufacture
KR102514564B1 (ko) 홈이 형성된 리드를 포함하는 리드 프레임
KR102563273B1 (ko) 반도체 패키지의 제조 방법
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
US20240071889A1 (en) Recess lead for a surface mount package
TW202314876A (zh) 半導體裝置以及其製造方法
WO2022231652A1 (en) Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals