TW202135245A - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TW202135245A
TW202135245A TW109107698A TW109107698A TW202135245A TW 202135245 A TW202135245 A TW 202135245A TW 109107698 A TW109107698 A TW 109107698A TW 109107698 A TW109107698 A TW 109107698A TW 202135245 A TW202135245 A TW 202135245A
Authority
TW
Taiwan
Prior art keywords
metal frame
chip
manufacturing
electromagnetic shielding
metal
Prior art date
Application number
TW109107698A
Other languages
English (en)
Other versions
TWI720839B (zh
Inventor
許翰誠
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109107698A priority Critical patent/TWI720839B/zh
Priority to CN202010655367.2A priority patent/CN113380768B/zh
Application granted granted Critical
Publication of TWI720839B publication Critical patent/TWI720839B/zh
Publication of TW202135245A publication Critical patent/TW202135245A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種晶片封裝結構，其包括重佈線路層、晶片、封裝膠體、電磁屏蔽結構以及多個導電端子。重佈線路層具有第一表面與相對於第一表面的第二表面。晶片位於第一表面上。晶片具有面向重佈線路層的主動面。封裝膠體包封晶片。電磁屏蔽結構位於第一表面上且圍繞封裝膠體。電磁屏蔽結構包括金屬框架與金屬層，且金屬框架覆蓋所述封裝膠體的側壁，而金屬層覆蓋封裝膠體的頂面。多個導電端子位於第二表面上。電磁屏蔽結構藉由重佈線路層與導電端子中的至少一接地端子電性連接。另提供一種晶片封裝結構的製造方法。

Description

晶片封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種晶片封裝結構及其製造方法。
由於電子產品不斷朝向小尺寸、多功能、高效能的趨勢發展，使得積體電路晶片亦須符合微小化、高密度、高功率、高速的需求，因此電子訊號受到電磁干擾(Electro-Magnetic Interference, EMI)的情況越來越嚴重。
為了避免電磁干擾的問題影響積體電路晶片使用時的穩定性，在現有的封裝技術中，常常先形成單一化封裝結構後，再於其上外加電磁屏蔽(EMI shielding)結構(如金屬外殼)來減輕晶片所受到的電磁干擾。然而，前述製作過程很複雜，進而會產生製造成本高且製造工時長等問題。因此，如何在達到較佳的電磁屏蔽效果的同時還可以減少製造成本與縮短製造工時實已成目前亟欲解決的課題。
本發明提供一種晶片封裝結構及其製造方法，其可以在達到較佳的電磁屏蔽效果的同時還可以減少製造成本與縮短製造工時。
本發明提供一種晶片封裝結構，其包括重佈線路層、晶片、封裝膠體、電磁屏蔽結構以及多個導電端子。重佈線路層具有第一表面與相對於第一表面的第二表面。晶片位於第一表面上。晶片具有面向重佈線路層的主動面。封裝膠體包封晶片。電磁屏蔽結構位於第一表面上且圍繞封裝膠體。電磁屏蔽結構包括金屬框架與金屬層，且金屬框架覆蓋所述封裝膠體的側壁，而金屬層覆蓋封裝膠體的頂面。多個導電端子位於第二表面上。電磁屏蔽結構藉由重佈線路層與導電端子中的至少一接地端子電性連接。
本發明提供一種晶片封裝結構的製造方法，至少包括以下步驟。提供金屬框架，其中金屬框架具有頂面、相對於頂面的底面以及至少一開口。配置至少一晶片於至少一開口中，其中至少一晶片具有面向至少一開口的主動面。形成封裝膠體，以包封至少一晶片，其中封裝膠體具有頂面以及相對於頂面的底面。形成金屬層於金屬框架的頂面與封裝膠體的頂面上。金屬框架與金屬層電性連接，且金屬框架與金屬層構成圍繞封裝膠體的電磁屏蔽結構。形成重佈線路層於主動面、封裝膠體的底面與金屬框架的底面上。形成多個導電端子於重佈線路層上。電磁屏蔽結構藉由重佈線路層與導電端子中的至少一接地端子電性連接。
基於上述，本發明的晶片封裝結構藉由電磁屏蔽結構的配置可以在達到較佳的電磁屏蔽效果的同時還可以減少製造成本與縮短製造工時。具體而言，電磁屏蔽結構藉由重佈線路層與導電端子中的至少一接地端子電性連接，可以將電磁屏蔽結構進行接地，進而可以有效減輕晶片所受到的電磁干擾，達到較佳的電磁屏蔽效果。此外，可以使用較簡易的方式，即藉由將金屬層形成於金屬框架上，以形成圍繞封裝膠體與晶片的電磁屏蔽結構，省略於單一化晶片封裝結構上另外配置電磁屏蔽結構的步驟，因此可以降低整體製程的複雜度，進而可以減少晶片封裝結構的製造成本與縮短製造工時。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1F是依照本發明一實施例的一種晶片封裝結構的製造方法的剖面示意圖。圖2是圖1A的立體示意圖。在本實施例中，晶片封裝結構100的製造方法可以包括以下步驟。
請參照圖1A，可以提供載板110，其中載板110具有承載面110a。載板110的承載面110a可以是具有黏性，以用於貼附後續配置於其上的構件。其中，載板110為暫時性承載用板體，可以是由適宜的材料製作而成，所採用的材料例如是金屬材料、非金屬材料或矽基板等等，且載板110的承載面110a可以具有黏著劑，但本發明不限於此。
請繼續參照圖1A，提供金屬框架122，其中金屬框架122具有頂面122a、相對於頂面122a的底面122b以及至少一開口OP。開口OP可以用於容置後續的晶片130，以藉由金屬框架122減輕晶片130所受到的電磁干擾。在本實施例中，可以將金屬框架122配置於承載面110a上，且開口OP可以暴露出部分載板110，因此，金屬框架122與載板110可以形成容置空間，但本發明不限於此。開口OP可以是暴露出部分載板110的承載面110a。金屬框架122的材料例如是鐵、鎳、銅或其組合，金屬框架122的開口OP例如是藉由蝕刻製程所形成，但本發明不限於此。金屬框架122的材料與開口OP的形成方法可以視實際設計上的需求而定。
請同時參照圖1A與圖2，為了進一步縮短晶片封裝結構100的製造工時，同時製造出多個具有電磁屏蔽功能的晶片封裝結構100，金屬框架122可以是具有多個開口OP，以同時容置多個晶片130，使多個晶片130可以同時進行後續製程，但本發明不限於此。多個開口OP可以是以陣列方式排列於金屬框架122上，因此，多個開口OP也可以是以陣列方式排列於載板110上。應說明的是，本發明不限制開口OP的數量與排列方式，可以視實際設計上的需求而定。
請繼續參照圖2，在一些實施例中，金屬框架122例如是預成型金屬框架。舉例而言，可以先藉由如蝕刻製程形成具有開口OP的金屬框架122(預成型金屬框架)，再將具有開口OP的金屬框架122(預成型金屬框架)配置於承載面110a上，如此一來，可以進一步降低整體製程的複雜度，進而可以進一步減少晶片封裝結構100的製造成本與縮短製造工時，但本發明不限於此。
請繼續參照圖1A，在金屬框架122具有多個開口OP的情況下，金屬框架122還可以包括至少一切割道L，其中每一切割道L可以位於金屬框架122的兩相鄰開口OP之間。切割道L的底面BS可以是高於載板110的承載面110a。換句話說，切割道L並未貫穿金屬框架122，因此切割道L可以用於之後將金屬框架122分離成多個部分。
請參照圖1B，於開口OP中配置至少一晶片130(圖1B示例性的繪示出三個晶片130)，其中晶片130具有面向開口OP的主動面130a。主動面130a可以是與金屬框架122的底面122b實質上共面。在本實施例中，晶片130是以面朝下的方式配置於載板110上，其中晶片130具有設置於主動面130a上的多個接墊132，且接墊132可以是與載板110直接接觸，但本發明不限於此。另一方面，晶片130的數量與開口OP的數量可以相同，且晶片130與開口OP可以是以一對一的方式配置。舉例而言，一個晶片130可以對應配置於一個開口OP中。在此，晶片130可以是任何適宜的晶片。
請參照圖1C，形成封裝膠體140，以包封晶片130，其中封裝膠體140具有頂面140a以及相對於頂面140a的底面140b。封裝膠體140的材料例如是環氧模壓樹脂(Epoxy Molding Compound, EMC)，封裝膠體140例如是藉由模塑製程所形成，但本發明不限於此。在本實施例中，部分封裝膠體140可以是形成於載板110的承載面110a上，且填入開口OP與切割道L中。封裝膠體140的頂面140a可以與金屬框架122的頂面122a實質上共面。
請參照圖1D，於金屬框架122與封裝膠體140上形成金屬層124，以藉由金屬層124降低晶片130所受到的電磁干擾。舉例而言，可以於金屬框架122的頂面122a與封裝膠體140的頂面140a上形成金屬層124。金屬框架122與金屬層124電性連接，且金屬框架122與金屬層124共同構成圍繞封裝膠體140的電磁屏蔽結構120。如圖1D所示，金屬框架122與金屬層124可以封蓋住封裝膠體140與被封裝膠體140所包封的晶片130。換句話說，金屬框架122可以覆蓋封裝膠體140的側壁140s，而金屬層124可以覆蓋封裝膠體140的頂面140a與切割道L。
在本實施例中，可以使用較簡易的方式，即藉由金屬層124形成於金屬框架122上形成圍繞封裝膠體140與晶片130的電磁屏蔽結構120，省略於單一化晶片封裝結構上另外配置電磁屏蔽結構的步驟，因此可以降低整體製程的複雜度，進而可以減少晶片封裝結構100的製造成本與縮短製造工時。此外，在金屬框架122具有多個開口OP的情況下，藉由金屬層124形成於金屬框架122上可以於同一製程中同時形成多個圍繞封裝膠體140與晶片130的電磁屏蔽結構120，進而可以進一步的減少晶片封裝結構100的製造成本與縮短製造工時，但本發明不限於此。
進一步而言，由於金屬框架122與金屬層124是在不同步驟中所形成，因此金屬框架122與金屬層124之間可以具有介面。換句話說，金屬框架122與金屬層124不是於同一步驟中所形成，因此，金屬框架122與金屬層124構成的電磁屏蔽結構120為組裝的結構，而不是一體成型的結構。
金屬框架122的材料可以與金屬層124的材料相同，但本發明不限於此。金屬框架122的材料也可以與金屬層124的材料不同。金屬層124的材料例如是鐵、鎳、銅或其組合之單層或多層金屬材料。金屬層124之形成例如是藉由濺鍍製程、電鍍製程或其組合所形成。
請參照圖1E，於晶片130、封裝膠體140與金屬框架122上形成重佈線路層150。舉例而言，可以於晶片130的主動面130a、封裝膠體140的底面140b與金屬框架122的底面122b上形成重佈線路層150。重佈線路層150具有第一表面150a與相對於第一表面150a的第二表面150b，晶片130與電磁屏蔽結構120可以是位於第一表面150a上，其中晶片130的主動面130a可以是面向重佈線路層150。進一步而言，電磁屏蔽結構120、晶片130與重佈線路層150之間共同構成空腔C，而封裝膠體140可以填滿於空腔C內。
在本實施例中，形成重佈線路層150之前，更包括移除載板110，使暴露出的晶片130的主動面130a、封裝膠體140的底面140b與金屬框架122的底面122b實質上共面。因此，藉由載板110的應用，可以使重佈線路層150形成於較平坦表面上，以提升晶片封裝結構100的可靠度。載板110可以藉由適宜的製程移除，本發明不限於此。
在本實施例中，重佈線路層150可以包括多個介電層以及嵌入於介電層中的多個導電層(未標示)，以將晶片130的訊號重新分佈出去。舉例而言，如圖1E所示，重佈線路層150可以包括兩個介電層以及兩個導電層。然而，本發明對於介電層與導電層的數量並不加以限制，可以基於電路的設計而進行調整。
請繼續參照圖1E，於重佈線路層150的第二表面150b上形成多個導電端子160且多個導電端子160中包括至少一接地端子160’，其中電磁屏蔽結構120藉由重佈線路層150與至少一接地端子160’連接，透過接地端子160’可以將電磁屏蔽結構120進行接地，進而可以有效減輕晶片130所受到的電磁干擾，達到較佳的電磁屏蔽效果。
請參照圖1F，在形成重佈線路層150後，可以進行切割或切單（singulation）製程，以獲得多個晶片封裝結構100。切單製程例如包括以旋轉刀片或雷射光束進行切割。舉例而言，可以對金屬框架122上的切割道L進行切割，以較準確地分離成多個晶片封裝結構100。經過上述製程後即可大致上完成本實施例之晶片封裝結構100的製作。
綜上所述，本發明的晶片封裝結構藉由電磁屏蔽結構的配置可以在達到較佳的電磁屏蔽效果的同時還可以減少製造成本與縮短製造工時。具體而言，電磁屏蔽結構藉由重佈線路層與導電端子中的至少一接地端子電性連接，可以將電磁屏蔽結構進行接地，進而可以有效減輕晶片所受到的電磁干擾，達到較佳的電磁屏蔽效果。此外，可以使用較簡易的方式，即藉由將金屬層形成於金屬框架上，以形成圍繞封裝膠體與晶片的電磁屏蔽結構，省略於單一化晶片封裝結構上另外配置電磁屏蔽結構的步驟，因此可以降低整體製程的複雜度，進而可以減少晶片封裝結構的製造成本與縮短製造工時。另一方面，在金屬框架具有多個開口的情況下，藉由金屬層形成於金屬框架上可以於同一製程中同時形成多個圍繞封裝膠體與晶片的電磁屏蔽結構，進而可以進一步的減少晶片封裝結構的製造成本與縮短製造工時。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:晶片封裝結構 110:載板 110a:承載面 120:電磁屏蔽結構 122:金屬框架 122a:金屬框架的頂面 122b:金屬框架的底面 124:金屬層 130:晶片 130a:晶片的主動面 132:接墊 140:封裝膠體 140a:封裝膠體的頂面 140b:封裝膠體的底面 140s:封裝膠體的側壁 150:重佈線路層 150a:第一表面 150b:第二表面 160:導電端子 160’:接地端子 BS:切割道的底面 C:空腔 L:切割道 OP:開口
圖1A至圖1F是依照本發明一實施例的一種晶片封裝結構的製造方法的剖面示意圖。 圖2是圖1A的立體示意圖。
100:晶片封裝結構
120:電磁屏蔽結構
122:金屬框架
124:金屬層
130:晶片
130a:晶片的主動面
140:封裝膠體
150:重佈線路層
150a:第一表面
150b:第二表面
160:導電端子
160’:接地端子

Claims (11)

  1. 一種晶片封裝結構，包括： 重佈線路層，具有第一表面與相對於所述第一表面的第二表面； 晶片，位於所述第一表面上，其中所述晶片具有面向所述重佈線路層的主動面； 封裝膠體，包封所述晶片； 電磁屏蔽結構，位於所述第一表面上且圍繞所述封裝膠體，其中所述電磁屏蔽結構包括金屬框架與金屬層，且所述金屬框架覆蓋所述封裝膠體的側壁，而所述金屬層覆蓋所述封裝膠體的頂面；以及 多個導電端子，位於所述第二表面上，其中所述電磁屏蔽結構藉由所述重佈線路層與所述多個導電端子中的至少一接地端子電性連接。
  2. 如請求項1所述的晶片封裝結構，其中所述電磁屏蔽結構、所述晶片與所述重佈線路層之間具有空腔，所述封裝膠體位於所述空腔。
  3. 如請求項1所述的晶片封裝結構，其中所述金屬框架與所述金屬層之間具有介面。
  4. 一種晶片封裝結構的製造方法，包括： 提供金屬框架，其中所述金屬框架具有頂面、相對於所述頂面的底面以及至少一開口； 配置至少一晶片於所述至少一開口中，其中所述至少一晶片具有面向所述至少一開口的主動面； 形成封裝膠體，以包封所述至少一晶片，其中所述封裝膠體具有頂面以及相對於所述頂面的底面； 形成金屬層於所述金屬框架的所述頂面與所述封裝膠體的所述頂面上，其中所述金屬框架與所述金屬層電性連接，且所述金屬框架與所述金屬層構成圍繞所述封裝膠體的電磁屏蔽結構； 形成重佈線路層於所述主動面、所述封裝膠體的所述底面與所述金屬框架的所述底面上；以及 形成多個導電端子於所述重佈線路層上，其中所述電磁屏蔽結構藉由所述重佈線路層與所述多個導電端子中的至少一接地端子電性連接。
  5. 如請求項4所述的晶片封裝結構的製造方法，更包括： 提供載板，其中所述載板具有承載面； 配置所述金屬框架於所述承載面上，所述金屬框架的所述至少一開口暴露出部分所述載板。
  6. 如請求項5所述的晶片封裝結構的製造方法，其中形成所述重佈線路層之前更包括移除所述載板，使暴露出的所述主動面、所述封裝膠體的所述底面與所述金屬框架的所述底面實質上共面。
  7. 如請求項5所述的晶片封裝結構的製造方法，其中所述金屬框架是預成型金屬框架。
  8. 如請求項5所述的晶片封裝結構的製造方法，其中所述至少一開口為多個開口，且所述多個開口以陣列方式排列於所述載板上。
  9. 如請求項8所述的晶片封裝結構的製造方法，更包括： 至少一切割道，其中每一所述至少一切割道位於所述金屬框架的兩相鄰所述多個開口之間，且部分所述封裝膠體填入所述至少一切割道中。
  10. 如請求項9所述的晶片封裝結構的製造方法，其中所述金屬層覆蓋所述至少一切割道。
  11. 如請求項4所述的晶片封裝結構的製造方法，其中每一所述至少一晶片對應配置於每一所述至少一開口中。
TW109107698A 2020-03-09 2020-03-09 晶片封裝結構及其製造方法 TWI720839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109107698A TWI720839B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法
CN202010655367.2A CN113380768B (zh) 2020-03-09 2020-07-09 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109107698A TWI720839B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI720839B TWI720839B (zh) 2021-03-01
TW202135245A true TW202135245A (zh) 2021-09-16

Family

ID=76035833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107698A TWI720839B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN113380768B (zh)
TW (1) TWI720839B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804094B (zh) * 2021-12-09 2023-06-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
TWI826091B (zh) * 2022-11-01 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI826277B (zh) * 2023-03-02 2023-12-11 立錡科技股份有限公司 封裝方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
CN105514150A (zh) * 2016-01-22 2016-04-20 英麦科（厦门）微电子科技有限公司 一种防止开裂的晶圆结构及划片方法
KR101858954B1 (ko) * 2016-06-07 2018-06-29 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US10607860B2 (en) * 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
JP7106753B2 (ja) * 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804094B (zh) * 2021-12-09 2023-06-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
TWI826091B (zh) * 2022-11-01 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI826277B (zh) * 2023-03-02 2023-12-11 立錡科技股份有限公司 封裝方法

Also Published As

Publication number Publication date
TWI720839B (zh) 2021-03-01
CN113380768B (zh) 2024-05-14
CN113380768A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US11107766B2 (en) Substrate with embedded stacked through-silicon via die
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US8861221B2 (en) Integrated circuit packaging system with a shield and method of manufacture thereof
TWI770419B (zh) 半導體封裝及包括其的天線模組
US6798049B1 (en) Semiconductor package and method for fabricating the same
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
TWI764172B (zh) 封裝結構及其製造方法
TWI720839B (zh) 晶片封裝結構及其製造方法
TW202041109A (zh) 印刷電路板裝置
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
JP2002170918A (ja) 半導体装置及びその製造方法
TW202010076A (zh) 扇出型半導體封裝
TW201921632A (zh) 屏蔽扇出型封裝之半導體裝置及製造方法
TW202015213A (zh) 半導體封裝
TW202011533A (zh) 半導體封裝以及安裝該封裝的板
CN113725170A (zh) 芯片封装结构以及制作方法、电子设备
TW201937672A (zh) 扇出型半導體封裝
TWI729964B (zh) 封裝結構及其製造方法
TW202117949A (zh) 半導體封裝
US11837537B2 (en) Fan-out semiconductor package
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap
TW202221864A (zh) 封裝結構及其製造方法
US20230154862A1 (en) 3D-Interconnect with Electromagnetic Interference ("EMI") Shield and/or Antenna
US20230066375A1 (en) Apparatus including direct-contact heat paths and methods of manufacturing the same