CN105514150A - 一种防止开裂的晶圆结构及划片方法 - Google Patents
一种防止开裂的晶圆结构及划片方法 Download PDFInfo
- Publication number
- CN105514150A CN105514150A CN201610044958.XA CN201610044958A CN105514150A CN 105514150 A CN105514150 A CN 105514150A CN 201610044958 A CN201610044958 A CN 201610044958A CN 105514150 A CN105514150 A CN 105514150A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- metal
- metal mesh
- chip
- mesh structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000005336 cracking Methods 0.000 title abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 238000005520 cutting process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 frame 22 Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- OANVFVBYPNXRLD-UHFFFAOYSA-M propyromazine bromide Chemical compound [Br-].C12=CC=CC=C2SC2=CC=CC=C2N1C(=O)C(C)[N+]1(C)CCCC1 OANVFVBYPNXRLD-UHFFFAOYSA-M 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000004227 thermal cracking Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明涉及半导体技术领域，特别地涉及一种防止开裂的晶圆结构及划片方法。本发明公开了一种防止开裂的晶圆结构，包括一半导体衬底，所述半导体衬底上布有纵横交错的金属网结构，从而整个半导体衬底被金属网结构分割成多个单元网格,芯片形成于金属网结构的单元网格之中的半导体衬底上，单元网格以外的区域建立划片槽位置。本发明还公开了一种防止开裂的划片方法，首先，制备上述的晶圆结构；然后，对制备得到的晶圆结构沿划片槽进行划片获得独立芯片。本发明可以避免在划片过程中半导体衬底开裂，提高产品良率，同时，可使划片槽的宽度尽量小，提高半导体衬底利用率，降低成本。
Description
技术领域
本发明属于半导体技术领域，具体地涉及一种防止半导体衬底开裂的晶圆结构及划片方法。
背景技术
半导体芯片都是直接在半导体晶圆(比如4英寸、6英寸、8英寸、12英寸等)上加工，然后把晶圆进行划片切割后分离出许多正方形或长方形的芯片。比如在一个8英寸的晶圆上可以切割出2000多颗4mm×4mm的芯片。在设计芯片的版图时，需要在这些芯片与芯片之间留一定间距作为划片槽。为了节约成本，划片槽越细越好，但划片槽必须满足划片的需求。当前最常见的划片槽的宽度是40-100微米。
当前的半导体工艺大部分是表面工艺，也就是在半导体晶圆的表面注入离子以及在表面上沉积导电金属层、绝缘层等。随着技术的发展，半导体的体加工工艺逐渐成熟，也有越来越多的应用，比如TSV(ThroughSiliconVia)等。相对于表面加工的表面薄膜加工，体加工直接在半导体晶圆做深加工，加工的深度从几十微米到几百微米，甚至跟晶圆厚度相当。这些被加工出来的构件的材料有些是半导体本身，有些是被替换成不同的材料，比如金属、树脂等。由于材料热膨胀系数的不同，在生产加工过程中会产生很大应力。如果这些构件的体积在芯片中占比大到一定程度，产生的应力就会造成半导体芯片的机械结构不稳定、甚至开裂。公开专利：CN102870175B提出了在芯片外围增加金属边框，以提供机械框架，提高机械鲁棒性，解决了此问题，但其划片时的晶圆结构如图1所示，芯片11′与芯片11′之间的划片槽13′的材料仍是半导体本身，比如硅。所以相当于一个很细的硅框里嵌有体积相当的金属(如金属边框12′)。硅是很脆的材料，这种情况下硅很容易开裂，造成划片时晶圆开裂，从而降低了产品良率，导致成本增高。
发明内容
本发明的目的在于为解决上述问题而提供一种可以避免在划片过程中半导体衬底开裂，提高产品良率，同时，可使划片槽的宽度尽量小，提高半导体衬底利用率，降低成本的晶圆结构及划片方法。
为此，本发明公开了一种防止开裂的晶圆结构，包括一半导体衬底，所述半导体衬底上布有纵横交错的金属网结构，从而整个半导体衬底被金属网结构分割成多个单元网格,芯片形成于金属网结构的单元网格之中的半导体衬底上，单元网格以外的区域建立划片槽位置。
进一步的，所述金属网结构由金属条纵横交错形成,由纵横交错金属条所围合成的每个封闭区域即为形成芯片的单元网格。
进一步的，所述金属网结构包括多个间隔排布的金属框体和连接相邻金属框体的金属连接部，所述金属框体以内的区域即为形成芯片的单元网格。
更进一步的，连接相邻金属框体的金属连接部是连接金属框体的框边,或者是连接金属框体的框角。
进一步的，所述金属网结构为铜、银或合金。
本发明还公开了一种防止开裂的划片方法，包括如下步骤
A1，制备上述的晶圆结构；
A2，对步骤A1制备得到的晶圆结构沿划片槽进行划片获得独立芯片。
进一步的，所述步骤A1具体为，先在半导体衬底上制备芯片，再制备金属网结构。
进一步的，所述步骤A1具体为，先在半导体衬底上制备金属网结构，再制备芯片。
本发明的有益技术效果：
本发明通过在半导体衬底上设置纵横交错的金属网结构，将原来半导体衬底材料(如硅)框中嵌有金属变成金属框中嵌有半导体衬底材料，可以避免在划片过程中半导体衬底开裂，提高产品良率，同时，可使划片槽的宽度尽量小，提高半导体衬底利用率，降低成本。
附图说明
图1为背景技术的晶圆结构示意图；
图2为实施例一的晶圆结构示意图；
图3为实施例一的芯片一种结构示意图；
图4为实施例一的芯片另一种结构示意图；
图5为实施例二的晶圆结构示意图；
图6为实施例二的芯片结构示意图；
图7为实施例三的晶圆结构示意图；
图8为实施例三的芯片结构示意图。
具体实施方式
现结合附图和具体实施方式对本发明进一步说明。
由于作为芯片的半导体衬底常规都是使用硅材料，所以本发明的实施例以硅衬底为例来说明，但不限于此。
本发明公开了一种防止开裂的晶圆结构，包括一硅衬底，所述硅衬底上布有纵横交错的金属网结构，从而整个半导体衬底被金属网结构分割成多个单元网格,芯片形成于金属网结构的单元网格之中的半导体衬底上，单元网格以外的区域建立划片槽位置，即划片时，沿着单元网格以外的区域进行划片切割。这样就将原来硅框(即划片槽位置的材料为硅材料)中嵌有金属变成金属框中嵌有硅材料，可以避免在划片过程中，因划片产生大量的热，使金属和硅受热产生的膨胀，而由于金属和硅的热膨胀系数不一致，且相差较大，而硅本身又是比较脆的材料，就容易造成在划片时硅衬底开裂的问题，从而提高了产品良率。同时，由于不存在硅开裂问题，可以将划片槽的宽度尽量缩小，提高硅衬底的利用率，降低成本。
实施例一：
如图2所示，本实施例中，金属网结构是由纵横交错的金属条23形成，本实施例中，优选为由垂直相交的金属条23形成，但不限于此，从而形成类似棋盘状的结构，金属条23可以是银、铜或其它合适的合金或金属，由金属条23所围合成的每个封闭区域即为形成芯片21的单元网格，芯片21形成于金属网结构的单元网格之中的半导体衬底上，这样就变成金属框中嵌有硅材料，单元网格以外的区域即金属条23建立划片槽位置，划片时，沿着金属条23进行切割，当金属条23的宽度等于或小于划片槽的宽度时，切割后的芯片21如图3所示，没有金属边框，当金属条23的宽度大于划片槽的宽度时，切割后的芯片21如图4所示，具有金属边框22，金属边框22为芯片21提供机械框架，提高机械鲁棒性和散热性，防止在划片过程中或使用中由于受热开裂。本实施例的金属网结构较简单，制作过程比较简便，但其耗费的金属材料较多，浪费大。
实施例二：
本实施例中，金属网结构包括多个间隔排布的方形金属框体32和连接相邻金属框体32的框边的金属连接部33组成，如图5所示，金属框体32的框边和金属连接部33可以是银、铜或其它合适的合金或金属，金属框32以内的区域即为形成芯片31的单元网格，芯片31形成于金属网结构的单元网格之中的半导体衬底上，本实施例中，金属连接件33的横截面为条状，当然在其它实施例中，也可以是其它形状，如块状、三角形或梯形等，数量可以根据实际需要而定，图5示出的是每对相邻金属框体的框边有两个金属连接件33。单元网格以外的区域即金属框体32的框边和它们之间的缝隙区域建立划片槽位置，划片时，沿着金属框体32的框边和/或他们之间的间隙进行切割，当划片槽的宽度大于或等于两个相邻金属框体32的框边的厚度以及它们之间间隙宽度之和时，切割后的芯片31没有金属边框，可以参照图3所示；当划片槽的宽度小于两个相邻金属框体32的框边的厚度以及它们之间间隙宽度之和，但大于等于它们之间间隙宽度时，切割后的芯片31具有金属边框，可以参照图4；当划片槽的宽度小于两个相邻金属框边之间间隙宽度时，切割后的芯片31具有金属边框32和部分金属连接部33，如图6所示。本实施例中，金属网结构图案较复杂，但其耗费的金属材料较省，有利于节约资源。
实施例三：
本实施例中，金属网结构包括多个间隔排布的方形金属框体42和连接相邻四个金属框体42的框角的金属连接部43组成，如图7所示，金属框体42和金属连接部43可以是银、铜或其它合适的合金或金属，金属框42以内的区域即为形成芯片41的单元网格，芯片41形成于金属网结构的单元网格之中的半导体衬底上。本实施例中，金属连接部43的横截面为“×”状，这样材料更省，当然在其它实施例中，也可以是其它形状，如块状、棱形或圆形等。单元网格以外的区域即金属框体42的框边和它们之间的缝隙区域建立划片槽位置，划片时，沿着金属框体42的框边边和/或它们之间的间隙进行切割，当划片槽的宽度大于或等于两个相邻金属框体42的框边的厚度以及它们之间间隙宽度之和时，切割后的芯片41没有金属边框，可以参照图3；当划片槽的宽度小于两个相邻金属框体42的框边的厚度以及它们之间间隙宽度之和，但大于等于它们之间间隙宽度时，切割后的芯片41具有金属边框，可以参照图4；当划片槽的宽度小于两个相邻金属框体42的框边之间间隙宽度时，切割后的芯片41具有金属边框42和部分金属连接部43，如图8所示。本实施例中，金属网结构图案较复杂，但其耗费的金属材料较省，有利于节约资源。
当然，在其它实施例中，金属网结构可以是实施例一、实施例二和实施例三的任意结合，都能将原来硅框中嵌有金属变成金属框中嵌有硅材料，可以避免在划片过程中产生的应力，使硅衬底开裂的问题，从而提高了产品良率。同时，由于不存在硅开裂问题，可以将划片槽的宽度尽量缩小，提高硅衬底的利用率，降低成本。
本发明还公开了一种防止开裂的划片方法，包括如下步骤：
A1，制备上述的晶圆结构。
具体的，采用体加工工艺，如TSV(ThroughSiliconVia)，先在硅衬底上制备芯片版图，再制备上述的金属网结构，或先在硅衬底上制备上述的金属网结构，再制备芯片版图，当然也可以同时制备。体加工工艺制备芯片版图或金属网结构时，是先在硅衬底上刻蚀模具(伸入或贯穿硅衬底的沟槽)，如采用深反应离子刻蚀法(DRIE)；再通过电镀或化学沉积等方法在模具内填充所需材料。关于体加工工艺已是较成熟技术，可以参考现有技术，此不再细说。
A2，对步骤A1制备得到的晶圆结构沿划片槽进行划片获得独立芯片。
根据所要获得的芯片类型，如有金属边框或没有金属边框，以及金属网结构的相关参数，来设计划片槽的宽度，然后进行划片切割，具体的，划片包括如下步骤：
1、贴膜，将晶圆贴在蓝膜上。
2、划片，可以采用激光划片或金刚刀沿划片槽进行划片切割。
3、翻膜，将划片后的晶圆蓝膜上取下并翻膜到另一张蓝膜上。
4、扩片，将划片完成后的晶圆放在扩片机上进行扩片，独立的芯片被彻底分开。
上述给出了划片切割的大致过程，但不限于此，关于划片切割的工艺已是非常成熟的工艺，可以根据实际情况进行选择调整，由于不是本发明的要点，此不再细说。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。
Claims (8)
1.一种防止开裂的晶圆结构，包括一半导体衬底，其特征在于：所述半导体衬底上布有纵横交错的金属网结构，从而整个半导体衬底被金属网结构分割成多个单元网格,芯片形成于金属网结构的单元网格之中的半导体衬底上，单元网格以外的区域建立划片槽位置。
2.根据权利要求1所述的防止开裂的晶圆结构，其特征在于：所述金属网结构由金属条纵横交错形成,由纵横交错金属条所围合成的每个封闭区域即为形成芯片的单元网格。
3.根据权利要求1所述的防止开裂的晶圆结构，其特征在于：所述金属网结构包括多个间隔排布的金属框体和连接相邻金属框体的金属连接部，所述金属框体以内的区域即为形成芯片的单元网格。
4.根据权利要求3所述的防止开裂的晶圆结构，其特征在于：连接相邻金属框体的金属连接部是连接金属框体的框边,或者是连接金属框体的框角。
5.根据权利要求1至4任一项所述的防止开裂的晶圆结构，其特征在于：所述金属网结构为铜、银或合金。
6.一种防止开裂的划片方法，其特征在于：包括如下步骤
A1，制备权利要求1-5任一项所述的晶圆结构；
A2，对步骤A1制备得到的晶圆结构沿划片槽进行划片获得独立芯片。
7.根据权利要求6所述的防止开裂的划片方法，其特征在于：所述步骤A1具体为，先在半导体衬底上制备芯片，再制备金属网结构。
8.根据权利要求6所述的防止开裂的划片方法，其特征在于：所述步骤A1具体为，先在半导体衬底上制备金属网结构，再制备芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610044958.XA CN105514150A (zh) | 2016-01-22 | 2016-01-22 | 一种防止开裂的晶圆结构及划片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610044958.XA CN105514150A (zh) | 2016-01-22 | 2016-01-22 | 一种防止开裂的晶圆结构及划片方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105514150A true CN105514150A (zh) | 2016-04-20 |
Family
ID=55721989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610044958.XA Pending CN105514150A (zh) | 2016-01-22 | 2016-01-22 | 一种防止开裂的晶圆结构及划片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514150A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI720839B (zh) * | 2020-03-09 | 2021-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
| CN113540041A (zh) * | 2021-09-13 | 2021-10-22 | 广州粤芯半导体技术有限公司 | 对准标记及晶圆分片方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4033027A (en) * | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
| CN1819159A (zh) * | 2005-01-21 | 2006-08-16 | 松下电器产业株式会社 | 半导体晶片及半导体器件的制造方法以及半导体器件 |
| US20090203171A1 (en) * | 2007-12-27 | 2009-08-13 | Oki Semiconductor Co., Ltd. | Semiconductor device fabricating method |
| CN102176428A (zh) * | 2010-12-20 | 2011-09-07 | 友达光电股份有限公司 | 强化基板及其制造方法 |
| CN102569209A (zh) * | 2010-12-28 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 防裂结构 |
| CN205542790U (zh) * | 2016-01-22 | 2016-08-31 | 英麦科（厦门）微电子科技有限公司 | 一种防止开裂的晶圆结构 |
-
2016
- 2016-01-22 CN CN201610044958.XA patent/CN105514150A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4033027A (en) * | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
| CN1819159A (zh) * | 2005-01-21 | 2006-08-16 | 松下电器产业株式会社 | 半导体晶片及半导体器件的制造方法以及半导体器件 |
| US20090203171A1 (en) * | 2007-12-27 | 2009-08-13 | Oki Semiconductor Co., Ltd. | Semiconductor device fabricating method |
| CN102176428A (zh) * | 2010-12-20 | 2011-09-07 | 友达光电股份有限公司 | 强化基板及其制造方法 |
| CN102569209A (zh) * | 2010-12-28 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 防裂结构 |
| CN205542790U (zh) * | 2016-01-22 | 2016-08-31 | 英麦科（厦门）微电子科技有限公司 | 一种防止开裂的晶圆结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI720839B (zh) * | 2020-03-09 | 2021-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
| CN113380768A (zh) * | 2020-03-09 | 2021-09-10 | 南茂科技股份有限公司 | 芯片封装结构及其制造方法 |
| CN113380768B (zh) * | 2020-03-09 | 2024-05-14 | 南茂科技股份有限公司 | 芯片封装结构及其制造方法 |
| CN113540041A (zh) * | 2021-09-13 | 2021-10-22 | 广州粤芯半导体技术有限公司 | 对准标记及晶圆分片方法 |
| CN113540041B (zh) * | 2021-09-13 | 2022-02-15 | 广州粤芯半导体技术有限公司 | 对准标记及晶圆分片方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106531647B (zh) | 一种扇出型芯片的封装结构及其封装方法 | |
| US9899546B2 (en) | Photovoltaic cells with electrodes adapted to house conductive paste | |
| CN105271108B (zh) | 一种晶圆的键合方法 | |
| JP7138950B2 (ja) | 他の領域よりも厚い局所制御領域を有する薄肉半導体ウェハの作製方法および装置、ならびに該ウェハ | |
| CN106206457B (zh) | 半导体封装 | |
| CN102543905B (zh) | 半导体封装件及其制造方法 | |
| KR20140015247A (ko) | 태양전지용 백플레인 보강 및 상호연결부 | |
| JP2014042014A (ja) | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 | |
| CN103887251A (zh) | 扇出型晶圆级封装结构及制造工艺 | |
| CN105027300A (zh) | 用于半导体的独立金属件 | |
| JP2016004835A (ja) | 積層デバイスの製造方法 | |
| CN103904044A (zh) | 一种扇出型晶圆级封装结构及制造工艺 | |
| CN110379780A (zh) | 一种硅基扇出型晶圆级封装方法及结构 | |
| JP2016510955A (ja) | 半導体のための適合性のある自立型金属物品 | |
| JP4627775B2 (ja) | 半導体装置の製造方法。 | |
| CN105514150A (zh) | 一种防止开裂的晶圆结构及划片方法 | |
| CN102054714B (zh) | 封装结构的制法 | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| CN110911291A (zh) | 一种树脂型晶圆级扇出集成封装方法及结构 | |
| US9673169B2 (en) | Method and apparatus for a wafer seal ring | |
| CN107240552A (zh) | 一种晶圆封装方法和结构 | |
| TW201911745A (zh) | 一種整板smd石英晶體諧振器基板結構及其加工方法 | |
| TWI480941B (zh) | 高抗折強度半導體晶元改良結構及其製程方法 | |
| CN205542790U (zh) | 一种防止开裂的晶圆结构 | |
| TWI597820B (zh) | 組件載體複合物及用於製造複數個組件載體區域的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160420 |