KR200283436Y1 - 케이지디용 반도체 리이드 프레임 - Google Patents

케이지디용 반도체 리이드 프레임 Download PDF

Info

Publication number
KR200283436Y1
KR200283436Y1 KR2019970017811U KR19970017811U KR200283436Y1 KR 200283436 Y1 KR200283436 Y1 KR 200283436Y1 KR 2019970017811 U KR2019970017811 U KR 2019970017811U KR 19970017811 U KR19970017811 U KR 19970017811U KR 200283436 Y1 KR200283436 Y1 KR 200283436Y1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor
inner lead
dam bar
lead frame
Prior art date
Application number
KR2019970017811U
Other languages
English (en)
Other versions
KR19990004621U (ko
Inventor
김기수
류욱렬
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR2019970017811U priority Critical patent/KR200283436Y1/ko
Publication of KR19990004621U publication Critical patent/KR19990004621U/ko
Application granted granted Critical
Publication of KR200283436Y1 publication Critical patent/KR200283436Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 칩이 탑재된 패드의 가장자리를 따라서 소정 간격 이격되게 설치되고 각각의 단위 리이드가 댐바에 의하여 연속적으로 배열되는 내부 리이드; 상기 각 단위 리이드의 형태를 유지하도록 부착되는 테이프부재; 및 상기 내부 리이드로부터 연장되어 홈부와 교번으로 설치되고, 그 최대폭이 상기 내부 리이드의 최소폭보다 작게 형성되는 외부 리이드;를 포함하는 케이지디용 반도체 리이드프레임에 관한 것으로서, 댐바의 절단시 절단 펀치와 외부 리이드의 접촉 면적이 줄어들어 외부 리이드의 가장자리에 발생하는 버어의 발생 부위를 감소시키고, 또한, 버어 발생량 자체를 줄인다.

Description

케이지디용 반도체 리이드프레임
본 고안은 케이지디(KGD)용 반도체 리이드프레임에 관한 것으로서, 보다 상세하게는 내부 리이드와 외부 리이드 사이에 설치되는 댐바 절단시 외부 리이드에 발생하는 버어(burr)를 줄일 수 있도록 구조가 개선된 KGD용 반도체 리이드프레임에 관한 것이다.
반도체 리이드프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 리이드프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 제조된다.
스탬핑 방식은 금형에 의한 가공방식으로서, 제일 먼저 금형을 사용하여 스탬핑에 의해 리이드프레임을 가공하게 된다. 그런 후, 가공된 리이드프레임 표면에 도포되어 있는 윤활유를 제거하고, 와이어 본딩부에 은도금을 한 후 검사과정을 거침으로써 제품이 완성된다. 이때, 은도금 대신에 팔라듐을 이용하여 선도금을 실시할 수도 있다.
에칭 방식은 전처리 과정으로서 소재 표면의 불순물을 제거한 후, 소재 표면에 감광성 유기 물질을 코팅한다. 그런 후, 소정 패턴에 따라 노광을 하고 현상을 거쳐 에칭을 하게 된다. 그런 다음, 유기물질을 제거하고 와이어 본딩부를 은도금하거나, 팔라듐으로 선도금한 후, 검사 과정을 거침으로써 제품이 완성된다.
도 1은 통상적인 반도체 리이드프레임(10)에 있어서, 댐바가 절단되기 이전의 상태를 나타낸 것이다.
도면을 참조하면, 소재(11)상의 중앙에는 반도체 칩이 탑재되는 사각형의 패드(pad,12)가 형성되고, 상기 패드(12)의 네 변 둘레에는 소정 간격 이격되게 배열되어 와이어본딩에 의하여 칩내 소자의 각 단자와 선으로서 연결되는 다수개의 내부 리이드(13)가 설치된다. 이때, 상기 내부 리이드(13)의 각 단위 리이드는 댐바(dambar,14)에 의하여 연속적으로 연결되는 구조이다. 상기 내부 리이드(13)의 외측으로는 기판과의 접속을 위한 다수개의 외부 리이드(15)가 소정 간격 이격되게 설치된다. 그리고, 상기 패드(12)의 각 모서리부에는 내부 리이드(13)와 연결된 타이바(tie bar,16)에 의하여 지지된다.
상기 반도체 리이드프레임(10)의 도금 공정에서, 상기 내부 리이드(13)의 와이어 본딩부에는 도금층(17)이 형성된다. 그리고, 반도체 리이드프레임(10)의 테이핑(taping) 공정에서 내부 리이드(10)의 선단 주변에 변형을 방지하기 위하여 테이프(18)를 부착시킨다.
한편, 패키징 과정에서 칩의 집적호로를 보호하기 위해 봉지재가 몰딩되는데, 패키징 과정에서 이러한 봉지재를 없앤 것을 KGD(known good die)라고 한다. 종래의 반도체 리이드프레임의 제조시에는 패키지 공정의 마지막 단계에서 댐바가 제거되지만, KGD용 리이드프레임은 테이핑 공정후에 댐바를 제거하게 된다. 즉, 종래의 반도체 리이드프레임의 제조 방법은 에칭후 도금 공정, 테이핑 공정, 다운 셋(down set)순으로 제품이 완성되지만, KGD용 반도체 리이드프레임의 제조 방법은 에칭 후, 도금 공정, 테이핑 공정, 다운 셋, 댐바 절단 공정순으로 제품이 완성된다. 또한, KGD용 반도체 리이드프레임의 경우 외부 리이드는 기판과 접속이 되지 않고, 내부 리이드에 테이핑을 하기 전까지 댐바와 함께 내부 리이드를 지지해주고, 평활성을 유지시키는 역할을 한다.
도 2는 종래의 KGD용 반도체 리이드프레임(20)을 나타낸 것이다.
도면을 참조하면, 기판(21)의 중앙에는 반도체 칩이 탑재되는 사각형의 패드(22)가 형성되고, 상기 패드(22)의 네변 둘레에는 소정 간격 이격되게 배열되어 와이어 본딩에 의하여 칩내 소자의 각 단자와 선으로서 연결되는 다수개의 내부 리이드(23)가 마련된다.
상기 반도체 리이드프레임(20)의 도금 공정에서, 상기 내부 리이드(23)의 와이어 본딩부에는 도금층(27)이 형성된다. 그리고, 반도체 리이드프레임(20)의 테이핑(taping) 공정에서 내부 리이드(20)의 선단 주변에 변형을 방지하기 위하여 테이프(28)를 부착시킨다.
그리고, 상기 내부 리이드(23)의 외측으로는 다수개의 외부 리이드(25)가 소정 간격 이격되게 설치된다. 상기 패드(22)의 각 모서리부에는 내부 리이드(23)와 연결된 타이바(26)에 의하여 지지된다.
이때, 상기 내부 리이드(23)는 테이핑 공정에서 각각의 단위 리이드가 변형되지 않도록 테이프(28)가 내부 리이드(23)의 선단에 부착된 이후에, 댐바가 절단되므로 각각 개별적으로 상호 독립하여 테이프(28)의 하부에 부착되어 그 형태를 유지하고 있다.
도 3은 도 2의 KGD용 반도체 리이드프레임에 있어서, 댐바가 절단되기 이전의 상태를 도시한 확대도이다.
도면을 참조하면, 내부 리이드(23)는 홈부(31)와 상호 교번되게 다수개 설치된 각각의 단위 리이드(23a)로 이루어진다. 상기 단위 리이드(23a)의 소정 부위에는 변형을 방지하도록 사각테의 형태로 된 테이프(28)가 부착된다. 그리고, 단위 리이드(23a)의 선단에는 스트립(strip)형의 댐바(32)가 설치되어 상기 단위 리이드(23a)가 연속적으로 배열된다.
한편, 내부 리이드(23)와 대향하는 댐바(32)의 일측에는 내부 리이드(23)로부터 연장되는 외부 리이드(25)가 홈부(33)와 교번하여 형성된다.
이와 같이 구성된 종래의 KGD용 반도체 리이드프레임은 상기 기술한 바와 같이 테이핑 공정이후 댐바 절단공정을 거치게 되는데, 절단 수단(미도시)의 펀치에 의하여 도 3에서 점선으로 표시해 놓은 것처럼 댐바(32)가 절단된다. 따라서, 내부 리이드(23)는 각각의 단위 리이드(32a)가 테이프(28)에 의해서 그 형태를 유지하게 된다.
그러나, 종래의 KGD용 반도체 리이드프레임은 댐바(32)를 중심으로 양 측으로 형성된 내부 리이드(23)와 외부 리이드(25)가 동일한 A 폭으로 형성되므로, 댐바(32) 절단시 절단 수단의 펀치가 외부 리이드(25)에 접촉되는 면적이 넓어서 상기 외부 리이드(25)의 가장자리 부분에 얇게 끝이 말리는 현상인 버어가 발생하게 된다.
또한, 댐바(23) 절단시 펀치가 접촉하는 면적이 넓어 내부 리이드(23)에도 과다한 부하가 전달되므로, 테이프(28)에 의하여 개별적으로 지지되는 단위 리이드(23a)의 평활성에 영향을 미쳐 정형의 위치로부터 이탈되는 등 반도체 리이드프레임의 품질에 악영향을 끼친다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 내부 리이드와 외부 리이드 사이에 설치되는 댐바를 절단할 때 외부 리이드의 가장자리에 발생하는 버어를 감소시키고, 테이프로 지지되는 단위 리이드의 평활성을 유지하도록 구조가 개선된 케이지디용 반도체 리이드프레임에 관한 것이다.
도 1은 통상적인 케이지디용 반도체 리이드프레임에 있어서, 댐바가 절단되기 이전의 상태를 도시한 개략적인 평면도,
도 2는 종래의 케이지디용 반도체 리이드프레임을 도시한 개략적인 평면도,
도 3은 종래의 케이지디용 반도체 리이드프레임에 있어서, 댐바가 절단되기 이전의 상태를 도시한 확대도,
도 4는 본 고안에 따른 케이지디용 반도체 리이드프레임을 도시한 개략적인 평면도,
도 5a는 도 4의 케이지디용 반도체 리이드프레임에 있어서, 댐바가 절단되기 이전의 상태를 도시한 확대도,
도 5b는 도 4의 케이지디용 반도체 리이드프레임에 있어서, 댐바가 절단된 이후의 상태를 도시한 확대도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10,20,40. 리이드프레임 11,21,41. 소재
12,22,42. 패드 13,23,43. 내부 리이드
14,32,52. 댐바 15,25,45. 외부 리이드
16,26,46. 타이 바 17,27,47. 도금층
18,28,48. 테이프층 23a,43a. 단위 리이드
31,33,51,53. 홈부 54. 공간 확대부
상기와 같은 목적을 달성하기 위하여 본 고안의 케이지디용 반도체 리이드프레임은, 반도체 칩이 탑재된 패드의 가장자리를 따라서 소정 간격 이격되게 설치되고 각각의 단위 리이드가 댐바에 의하여 연속적으로 배열되는 내부 리이드; 상기 각 단위 리이드의 형태를 유지하도록 부착되는 테이프부재; 및 상기 내부 리이드로부터 연장되어 홈부와 교번으로 설치되고, 그 최대폭이 상기 내부 리이드의 최소폭보다 작게 형성되는 외부 리이드;를 포함한다.
본 고안은 상기 홈부의 양 측면에 상기 외부 리이드의 폭을 부분적으로 축소한 공간 확대부가 연장되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 고안에 따른 케이지디용 반도체 리이드프레임의 바람직한 실시예를 상세히 설명하고자 한다.
도 4는 본 고안에 따른 KGD용 반도체 리이드프레임(40)을 나타낸 것이다.
도면을 참조하면, 기판(41)의 중앙에는 반도체 칩이 탑재되는 사각형의 패드(42)가 형성된다. 그리고, 상기 패드(42)의 각 모서리부에는 2개나 4개의 타이바(46)에 의해 지지되어 있다. 이 패드(42)의 네변 둘레에는 와이어 본딩에 의해 칩내 소자의 각 단자와 와이어 본딩을 통하여 전기적으로 접속되는 내부 리이드(43)가 접근된 형태로 배열되어 있다. 그리고, 상기 내부 리이드(43)의 외측으로는 다수개의 외부 리이드(45)가 소정 간격 이격되게 설치된다. 한편, 반도체 리이드프레임(40)의 도금 공정에서, 상기 내부 리이드(43)의 와이어 본딩부에는 도금층(47)이 형성된다. 그리고, 반도체 리이드프레임(40)의 테이핑(taping) 공정에서 내부 리이드(43)의 선단 주변에 변형을 방지하기 위하여 테이프부(48)를 부착시킨다.
여기에서, 내부 리이드(43)에 테이프를 붙이는 테이핑(taping) 공정은 반도체 제조 공정중에 반도체 리이드프레임의 취급시 내부 리이드(43)가 변형되거나 좌우로 밀리는 현상을 억제하기 위하여 비교적 리이드수가 많고 폭이 좁은 리이드프레임의 제조에 적용된다. 이때, 테이프(48) 형태는 내부 리이드(43) 선단의 주변에 사각테의 형태로 절단하여 붙이거나, 비교적 가늘고 긴 내부 리이드(43)의 중간쯤에 막대 형태의 테이프를 가로지르게 붙여 리이드를 상호 고정시키는 것이다.
이때, 상기 내부 리이드(43)는 테이핑 공정에서 각각의 단위 리이드가 변형되지 않도록 테이프(48)가 내부 리이드(43)의 선단에 부착된 이후에, 댐바가 절단되므로 각각 개별적으로 상호 독립하여 테이프(48)의 하부에 부착되어 그 형태를 유지하고 있다.
도 5a는 본 고안에 따른 KGD용 반도체 리이드프레임에 있어서, 댐바가 절단되기 이전 상태를 나타낸 것이고, 도 5b는 댐바가 절단된 이후의 상태를 나타낸 것이다.
도 5a 및 도 5b를 참조하면, 내부 리이드(43)는 홈부(51)와 상호 교번되게 다수개 설치된 각각의 단위 리이드(43a)로 이루어진다. 상기 단위 리이드(43a)의 소정 부위에는 변형을 방지하도록 사각테의 형태로 된 테이프(48)가 부착된다. 그리고, 단위 리이드(23a)의 선단에는 스트립(strip)형의 댐바(52)가 설치되어 상기 단위 리이드(43a)가 연속적으로 배열된다.
한편, 내부 리이드(43)와 대향하는 댐바(52)의 일측에는 내부 리이드(43)로부터 연장되는 외부 리이드(45)가 홈부(53)와 교번하여 형성된다. 이때, 각각의 홈부(53)의 양 측면으로는 댐바 절단시 외부 리이드(45)에 버어를 발생시키지 않도록 공간 확대부(54)가 연장되어 있다.
즉, 종래의 외부 리이드가 내부 리이드와 리드폭과 동일한 것과는 달리, 본 고안에 따른 외부 리이드(45)의 폭은 A에서 B로 줄어들고, 반면에 상기 외부 리이드(45)와 인접하게 형성된 홈부(53)의 양 측면으로 공간 확대부(54)가 연장되는 것이다.
이로써, 내부 리이드(43)와 외부 리이드(45)의 리드폭은 공간 확대부(54)의 폭만큼 차이가 난다. 이러한 공간 확대부(54)는 외부 리이드(45)의 폭을 최소화시켜 댐바(52)의 절단시 펀치와 외부 리이드(45)의 접촉 면적을 최소화시키기 위해서이다.
이와 같이 구성된 본 고안에 따른 KGD용 반도체 리이드프레임은 테이핑 공정이후 댐바 절단공정을 거치게 되는데, 절단 수단의 펀치에 의하여 도 5b에 나타낸 바와 같이 댐바가 절단된다. 따라서, 내부 리이드(43)는 각각의 단위 리이드(43a)가 테이프(48)에 의해서 그 형태를 유지하게 된다. 이때, 외부 리이드(45)는 공간 확대부(54)의 형성으로 인하여 절단 장치에 의한 절단시 접촉 면적이 감소하게 된다.
본 고안은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 고안의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이 본 고안의 케이지디용 반도체 리이드프레임은 외부 리이드와 인접하게 형성된 홈부의 양 측면에 공간 확대부를 연장함으로써 다음과 같은 효과를 가진다.
첫째, 댐바의 절단시 절단 펀치와 외부 리이드의 접촉 면적이 줄어들어 외부 리이드의 가장자리에 발생하는 버어의 발생 부위를 감소시키고, 또한, 버어 발생량 자체를 줄인다.
둘째, 반도체 리이드프레임에 가해지는 물리적인 힘이 감소하므로 내부 리이드의 평활성을 향상시키므로 제품의 신뢰도를 향상시킨다.

Claims (2)

  1. 반도체 칩이 탑재된 패드의 가장자리를 따라서 소정 간격 이격되게 설치되고 각각의 단위 리이드가 댐바에 의하여 연속적으로 배열되는 내부 리이드;
    상기 각 단위 리이드의 형태를 유지하도록 부착되는 테이프부재; 및
    상기 내부 리이드로부터 연장되어 홈부와 교번으로 설치되고, 그 최대폭이 상기 내부 리이드의 최소폭보다 작게 형성되는 외부 리이드;를 포함하는 케이지디용 반도체 리이드프레임.
  2. 제 1 항에 있어서,
    상기 홈부의 양 측면에는 상기 외부 리이드의 폭을 부분적으로 축소한 공간 확대부가 연장되는 것을 특징으로 하는 케이지디용 반도체 리이드프레임.
KR2019970017811U 1997-07-07 1997-07-07 케이지디용 반도체 리이드 프레임 KR200283436Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970017811U KR200283436Y1 (ko) 1997-07-07 1997-07-07 케이지디용 반도체 리이드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970017811U KR200283436Y1 (ko) 1997-07-07 1997-07-07 케이지디용 반도체 리이드 프레임

Publications (2)

Publication Number Publication Date
KR19990004621U KR19990004621U (ko) 1999-02-05
KR200283436Y1 true KR200283436Y1 (ko) 2002-09-19

Family

ID=53898437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970017811U KR200283436Y1 (ko) 1997-07-07 1997-07-07 케이지디용 반도체 리이드 프레임

Country Status (1)

Country Link
KR (1) KR200283436Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493038B1 (ko) * 2002-12-04 2005-06-07 삼성전자주식회사 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법

Also Published As

Publication number Publication date
KR19990004621U (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
US6828659B2 (en) Semiconductor device having a die pad supported by a die pad supporter
JP4243270B2 (ja) 半導体装置の製造方法
KR200283436Y1 (ko) 케이지디용 반도체 리이드 프레임
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JPH04299851A (ja) 半導体装置用リードフレーム
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
US20240178105A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding product and semiconductor device
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
KR100231822B1 (ko) 테이프가 부착된 리드 프레임
KR0184108B1 (ko) 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프
KR100373138B1 (ko) 와이어본딩을 위한 리드프레임상의 도금부 제조 방법
KR200169976Y1 (ko) 반도체 패키지
KR100201389B1 (ko) 반도체 패키지
KR100234161B1 (ko) 엘오씨 형태의 반도체 패키지
KR100531422B1 (ko) 반도체 패키지 제조 공정용 리드프레임 구조
JP2004039709A (ja) リードフレームおよびその製造方法
KR19980028931A (ko) 반도체 리드 프레임의 제조 방법
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee