KR970001889B1 - 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 - Google Patents

리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970001889B1
KR970001889B1 KR1019930026960A KR930026960A KR970001889B1 KR 970001889 B1 KR970001889 B1 KR 970001889B1 KR 1019930026960 A KR1019930026960 A KR 1019930026960A KR 930026960 A KR930026960 A KR 930026960A KR 970001889 B1 KR970001889 B1 KR 970001889B1
Authority
KR
South Korea
Prior art keywords
bar
lead frame
block
lead
block bar
Prior art date
Application number
KR1019930026960A
Other languages
English (en)
Other versions
KR950021452A (ko
Inventor
김동국
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930026960A priority Critical patent/KR970001889B1/ko
Publication of KR950021452A publication Critical patent/KR950021452A/ko
Application granted granted Critical
Publication of KR970001889B1 publication Critical patent/KR970001889B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
제1도는 종래 기술에 따른 리드프레임에 성형체가 형성된 상태를 나타내는 평면도.
제2도(a) 및 (b)는 제1도의 리드프레임에서 외측 리이드의 댐바가 제거된 상태를 나타내는 요부 확대도.
제3도(a) 및 (c)는 이 발명의 일실시예에 따른 리드프레임의 구조 및 이를 이용한 반도체 장치의 제조공정의 단계를 나타낸 공정도.
제4도(a) 및 (b)는 이 발명의 다른 실시예에 따른 리드프레임의 구조 및 이를 이용한 반도체 장치의 제조공정의 단계를 나타낸 공정도.
제5도는 이 발명의 실시예에 따른 패키지 완제품 구조를 나타낸 사시도이다.
이 발명은 밀봉수지로 성형되는 반도체 패키지의 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법에 관한 것으로, 특히 블록바(block bar)가 외측 리이드들 사이의 천공영역내에 각각 형성되어 있으며, 또한 댐바 또는 타이바(tie bar)가 절단되어 제거되는 외측 리이드의 영역에 형성되어 있는 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법에 관한 것이다.
일반적으로 반도체 칩은 반도체 패키지의 상태로 인쇄회로기판에 표면실장된다. 상기 반도체 패키지의 기본형태는 반도체 칩이 방열판 금속인 다이패드상에 접착되고, 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 본딩와이어에 의해 접속되며, 에폭시 몰딩 컴파운드(epoxy molding compund)로 형성된 성형체가 상기 반도체 칩과 본딩와이어를 보호하는 구조로 이루어진다.
이와같은 반도체 패키지는 상기 외부회로 접속용의 리이드가 상기 성형체의 양변에서 돌출하여 하부방향으로 절곡되어 있는 DIP(dual in line package) 방식과, 상기 외부회로 접속용의 리이드가 상기 보호체의 4변에서 돌출하여 하부방향으로 절곡되어 있는 QFP(quad flat package) 방식이 주류를 이루고 있다.
상기 QFP는 리이드의 수를 DIP보다 비교적 많이 형성시킬 수 있어 인쇄회로기판의 실장밀도를 향상시키는 이점이 있다.
최근에는 반도체 장치가 고집적화, 메모리 용량의 증가, 신호처리속도 및 소비전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성은 더욱 증가되고 있다.
즉, 상기 반도체 장치의 고집적화 및 메모리 용량의 증가등으로 인하여 입,출력단자의 수가 증가하게 되므로 반도체 장치의 외부회로와의 접속을 위한 리이드의 수가 증가하게 되어 상기 리이드는 더욱 미세피치(fine pitch)화 되는 것이다.
또한, 반도체 장치의 신호처리속도 및 소비전력이 증가함에 따라 반도체 장치에서는 다량의 열을 발생하게 되므로 발생된 다량의 열을 외부로 발산시키기 위하여 별도의 히트싱크를 상기 반도체 패키지에 부착시키거나 열전도율이 양호한 재료로 성형체를 형성시키는 것이 필요하게 된다.
그리고, 반도체 장치가 다기능화 됨에 따라 여러 가지의 기능을 갖는 반도체 패키지가 요구되고 있으며, 반도체 장치의 고밀도 실장이 요구됨에 따라 패키지를 다층으로 적층하거나 반도체 장치를 인쇄회로기판에 직접 실장하는 방법들이 제안되어 오고 있다.
따라서, 상기와 같은 요구에 대응한 반도체 패키지는 현재 TQFP(thin quad flat package), TSOP(thin small outline package) 및 TAB(tape qoutomated bonding) 등과 같은 방식이 있다.
이러한 반도체 패키지들중 TQFP와 TSOP 방식은 기존의 패키지 조립공정을 이용할 수 있으나 TAB 방식은 리드프레임과 본딩와이어의 기능을 갖는 금속패턴이 절연성 필름의 상부에 형성되어 있으며 도전성 물질로 이루어진 범프(bump)에 의하여 상기 절연성 필름상의 금속패턴과 반도체 칩의 패드를 본딩하는 표면 실장형 패키지 기술의 일종으로서 본딩와이어를 사용하는 방식과는 전혀 다른 기술이며 소형 계산기, LCD 및 컴퓨터 등에 널리 사용되고 있다. 또한 상기 탭 패키지는 소형화 및 박형화를 위하여 슬림탭과 스몰탭 패키지 등으로 발전되고 있는 중이다.
한편, 요구되는 제조공정이 완료된 후 각각 분리된 칩은 리드프레임의 다이패드상에 부착되고, 상기 부착된 반도체 칩의 전극단자는 본딩와이어에 의해 상기 리드프레임의 내측 리이드들에 각각 대응하여 접속되며, 상기 본딩와이어에 의해 접속된 반도체 칩과 상기 내측 리이드는 통상적으로 사용되는 에폭시 수지로 성형되어 보호된다.
그런데, 바람직스럽지 않게도 상기 에폭시 수지가 성형되는 동안 성형되는 에폭시 수지의 일부가 외부 리이드쪽으로 누출하게 되어 정크(Junk)가 형성되므로 이를 방지하기 위하여 상기 내측 리이드와 1 : 1 대응하여 연결되는 외측 리이드에는 댐바(damber)가 형성된다.
이에 따라 종래의 리드프레임은 에폭시 성형공정이 완료되면 제1도에 도시한 바와같이 나타난다.
즉, 각 단위의 리드프레임(LF)에는 복수개의 외측 리이드(1)들이 형성되어 있고, 댐바 커팅공정시 남아있게 되는 서로 이웃한 상기 외측 리이드(1) 사이의 영역에 댐바(3)를 제외한 외측 리이드(1)들 사이의 천공된 영역이 형성되어 있는 한편, 상기 외측 리이드(1)들을 공통 연결시켜 주는 타이바(tie bar)(7)가 형성되어 있고, 에폭시 성형체(9)가 도시되지 않은 상기 내부 리이드 및 다이패드를 에워싸고 있다.
여기서, 일점 쇄신으로 표시된 지점은 향후 외측 리드 절단공정이 실시될 때 절단되는 지점이다.
한편, 상기 에폭시 성형체(9)가 형성되는 동안 외측 리이드(1)들 사이의 천공된 영역(5)에는 제1도의 확대도에 도시한 바와같이 상기 외측 리이드(1) 두께의 에폭시 수지로 충진된 정크(J)가 형성된다.
이를 좀더 상세히 언급하면, 원형 내부의 영역이 확대된 요부 확대도에서는 에폭시 성형체(9)와 접하는 천공영역에 충진되는 정크(J)가 댐바(3)에 의해 차단된다. 그리고, 점선으로 표시된 사각형 부분(A)은 후속으로 진행되는 댐바 커팅공정에 의해 절단되므로 상기 천공된 영역(5)에 채워진 정크(J) 및 댐바(3)는 거의 제거된다.
따라서, 종래의 통상적인 패키지 제조공정은 다음과 같은 두가지 방법에 의해 각각 진행되어 왔다.
그중에서 첫번째 방법으로는 에폭시 수지가 성형된 후 외측 리이드의 도금단계, 댐바의 커팅단계, 외측 리이드의 절단단계, 외측 리이드의 절곡단계 및 싱규레이션 단계가 순차적으로 실시되는 것이다.
그리고, 두번째 방법으로는 에폭시 수지가 성형된 후 댐바의 커팅단계, 외측 리이드의 도금단계, 외측 리이드의 절단단계, 외측 리이드의 절곡단계 및 싱규레이션 단계가 순차적으로 실시되는 것이다. 상기와 같은 방법들을 종래의 리드프레임에 적용하게 되면 댐바 인투루션(intrusion) 또는 댐바 프로투루션(protrusion)이 발생하게 된다.
즉, 상기 댐바(3) 및 충진된 정크(J)는 제1도의 요부 확대도에서 점선으로 도시된 영역(A)이 댐바 커팅공정에 의해 이탈되고나면, 제2도(a)에 도시한 바와같이 정상적인 댐바 프로투루션(3a)과 잔존하는 정크(J)가 형성되거나 상기 점선으로 도시되는 영역(A)이 하향 이동한 상태에서 댐바 커팅공정이 실시되면, 제2도(b)에 도시한 바와같이 댐바 인투루션(3b) 및 과도한 댐바 프로투루션(3c)과 잔존하는 정크(J)가 형성된다.
여기서, SEMI(Semiconductor Equipment Material International)에 의해 정해진 댐바 인투루션 및 프로투루션은 그 한계가 각각 1mil(약 0.025mm) 및 4mil(약 0.102mm)로 되어 있어 이 한계를 이탈하는 경우는 패키지의 외관 불량인 경우가 되는 것이다.
그러므로 외측 리이드의 댐바 커팅공정에는 작업상의 세심한 주의와, 고정밀도를 요구하는 고가의 댐바 커팅설비가 필요하지만 항상 댐바 커팅의 불량이 발생할 수 있는 개연성이 존재하고 있다.
이를 좀더 상세히 언급하면, 상기 첫번째 방법에서는 외측 리이드를 도금한 후 댐바 커팅할 경우, 외측 리이드와 댐바가 서로 접속되는 모서리 영역에 집중된 도금층이 댐바 커팅펀치에 의해 외부로 밀려나와 분리되지 않고 붙어있는 상태로 남아 있게 되어 또다른 패키지의 외관 불량이 유발된다. 그리고 심할 경우에는 밀려나와 분리되지 않고 있는 상기 도금층이 이웃한 외측 리이드와 접속하게 되어 패키지내의 반도체 칩의 기능불량과 더불어 상기 패키지가 장착된 시스템에까지 치명적인 불량이 유발된다.
반면에, 상기 두번째 방법에서는 댐바 커팅을 실시한 후 외측 리이드를 도금할 경우, 댐바 커팅에 의한 도금층의 직접적인 패키지 외관 불량은 발생하지 않지만, 댐바 커팅시 발생하는 댐바 버(burr)에 도금층이 집중되어 결과적으로 유사한 패키지 외관 불량이 유발되는 것이다.
또한, 상기 두번째 방법에서는 첫번째 방법과 달리 댐바의 커팅, 외측 리이드의 절단, 외측 리이드의 절곡 및 싱규레이션 단계를 하나의 설비내에서 연속적으로 진행하지 못하여 패키지 제조공정의 시간이 연장되고, 상기 공정 취급의 난이성으로 인하여 패키지 제조공정의 원활한 진행 및 관리가 어려워지는 문제점이 있다.
그리고 상기 두 방법은 에폭시 성형후 댐바까지 충진된 정크를 댐바 커팅을 실시함과 동시에 제거시키거나 댐바 커팅을 실시하기 직전의 단계에서 별도로 제작된 정크 펀치로 제거시키게 되는데 어느 경우에서나 정크버가 패키지 몸체 측면에 여전히 잔존하게 된다. 그런데 상기 잔존한 정크버는 후속공정이 진행되는 동안 언제 이탈하게 될지 알 수 없으므로 외측 리이드의 절단 또는 절곡단계가 진행되는 동안 상기 잔존한 정크버가 이탈되어 외측 리이드의 상부에 놓여지게 되면, 외측 리이드의 절곡장치 또는 절단펀치에 의해 외측 리이드의 상부에서 눌러지게 되므로 패키지의 외관 불량이 발생하게 됨은 물론 상기 절곡장치 또는 절단펀치의 손상이 발생할 수도 있다.
이 발명은 상기한 문제점을 해결하기 위하여 외측 리이드의 구조가 개선되어 댐바에 의한 패키지 제조공정의 불량을 방지할 수 있는 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법을 제공하고자 하는데 그 목적이 있다.
이 발명은 상기한 목적을 달성하기 위한 것으로서, 일측이 타이바에 공통 연결되고 타측이 내측 리이드의 일측과 각각 대응하는 외측 리이드와, 서로 대향하는 상기 외측 리이드의 변사이에 각각 형성되는 빈 공간영역과, 일측이 상기 타이바에 공통 연결되고 상기 빈 공간영역내에 형성된 블록바를 갖는 것을 특징으로 한다.
그리고, 이 발명은 상기한 목적을 달성하기 위한 것으로서, 일측이 타이바에 공통 연결되고 타측이 내측 리이드의 일측과 각각 대응하는 외측 리이드와, 서로 대향하는 상기 외측 리이드의 변사이에 각각 형성되는 제1천공영역과, 일측이 상기 타이바에 공통 연결되고 상기 빈 공간영역내에 각각 형성되는 블록바와, 상기 공통 타이바와 각각의 블록바 사이의 제2천공영역에 의해 형성되는 댐바를 갖는 것을 특징으로 한다.
또한, 이 발명은 상기한 목적을 달성하기 위한 것으로서, 리드프레임에 성형체를 형성한 후 외측 리이드의 댐바를 절단하는 단계와, 댐바가 절단된 외측 리이드사이의 천공영역내에 잔존하는 블록바를 제거하는 단계와, 상기 블록바가 제거된 외측 리이드를 도금하는 단계와, 이후의 통상적인 외측 리이드의 절단, 절곡하는 단계를 포함하는 것을 특징으로 한다.
이하, 이 발명에 따른 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법의 바람직한 실시예를 도면을 참조하여 상세히 설명하면 다음과 같다. 제3도(a)는 이 발명의 일 실시예에 따른 리드프레임에 에폭시 수지의 성형체가 형성된 직후의 상태를 나타내는 평면도로서, 각 단위의 리드프레임에는 복수개의 외측 리이드(11)들이 성형체(19)의 좌,우 양측에 형성되어 있고, 상기 외측 리이드(11)들을 공통 연결시켜 주는 타이바(13)가 형성되어 있으며 상기 외측 리이드(11)들 사이의 ㄷ 형태로 천공된 영역(15)이 형성되어 있는 한편, 상기 공통 타이바(13)에 연결된 상태에서 상기 천공된 영역(15)으로 확장된 형태를 예를들면 사각형 형태의 블록바(23)가 형성되어 있다.
여기서, 상기 블록바(23)의 폭은 외측 리이드(11)의 폭 및 외측 리이드(11)사이의 간격에 따라 달라지게 되며 가능한한 크게 되도록 하는 것이 좋다.
예를들어 1.27mm의 피치(pitch)를 갖는 패키지의 경우에는 일반적으로 외측 리이드의 폭이 0.4mm를 표준으로 하기 때문에 외측 리이드사이의 간격은 0.87mm가 된다.
따라서, 블록바의 폭은 외측 리이드사이의 간격보다 작아야 하므로 0.87mm 보다 작게 된다.
그런데, 리드프레임의 제작공정의 한계를 감안하여 보면, 에칭(etching)에 의한 리드프레임은 0.77mm의 블록바 폭을 최대로 가질 수 있고, 스탬핑(stamping)에 의한 리드프레임은 0.71mm의 블록바 폭을 최대로 가질수 있다.
가령, 0.8mm의 외측 리이드 간격을 갖는 패키지에서는 외측 리이드의 폭이 0.35mm로 표준화되어 있기 때문에 블록바의 폭은 에칭공정의 경우 0.35mm, 스탬핑 공정의 경우 0.29mm가 최대로 될 수 있는 것이다.
그리고 상기 블록바(23)의 길이는 상기 성형체(19)의 내부까지 침투되지 않도록 하는 범위에서 최대한 확장되는 것이 바람직하다.
여기서, 상기 블록바의 길이는 리드프레임의 제작공차 및 패키지 제조설비의 공차 등을 감안하여 상기 성형체(19)의 측면과 0.05mm 정도로 유지시키는 것이 바람직하다.
따라서, 상기 블록바(23)의 주위에 형성되는 천공영역(15)의 폭이 최소한 0.05mm로 될 수 있도록 하면, 정크(J)는 상기 성형체(19)의 형성시 요부 확대도에서 도시한 바와같이 0.05mm의 폭과, 외측 리이드의 두께와 같은 두께를 가지며 블록바(23)와 외측 리이드(11) 및 성형체(19) 사이에 형성된다. 여기서, 일점쇄선으로 표시된 지점은 향후 외측 리드 절단공정이 실시될 때 절단되는 지점이다.
그리고나서, 제3도(a)의 요부 확대도에서 점선으로 표시된 영역(B)이 블록바 커팅공정에 의해 제3도(b)와 같이 이탈되고나면, 잔존하는 상기 블록바(33)는 공통 타이바(13)와 분리된다.
이때, 잔존하는 블록바(33)는 잔존하는 주변의 정크(J)에 의해 외측 리이드(11) 사이에서 남아있게 된다. 그러므로 잔존하는 상기 블록바(33)를 제거시켜 주는 공정이 블록바 커팅공정의 직후에 추가로 실시되게 되는데, 이를 위해 블록바 커팅장치내에 별도의 작업대에서 상기 블록바(33)를 제거하기 위한 펀치를 이용하게 된다.
따라서, 리드프레임에는 제3도(c)에 도시한 바와같이 잔존하는 블록바(33)가 이탈되고 또한 상기 블록바(33)와 외측 리이드(11) 사이에 남아있던 정크(J)도 제거된다.
이후에는 외측 리이드(11)가 절단단계, 절곡단계 및 싱규레이션 단계를 순차적으로 거치게 되면, 완성된 상태의 표면실장형 SOP 패키지(40)는 제5도에 도시한 바와같이 된다. 한편, 외측 리이드의 도금단계는 성형체(19)가 형성된 직후 실시되거나 블록바(23)가 제거된 후 실시되어도 무방하다. 그리고, 성형체(19)가 성형된 후 외측 리이드(11)의 표면 또는 상기 성형체(19)의 표면에 잔존하고 있는 이물질을 제거시키는 디프레시(Deflash) 단계도 상기 성형체(19)가 완성되고 블록바 커팅의 공정이 실시되기 이전이거나, 블록바 커팅의 공정이 실시된 이후이거나 블록바의 제거후이어도 무방하다.
그리고, 제4도(a)는 이 발명에 따른 다른 일실시예에 따른 리드프레임에 에폭시 수지의 성형체(19)가 형성된 직후의 상태를 나타내는 평면도로서, 각 단위의 리드프레임은 공통 타이바(43)와 블록바(45)가 서로 접속되는 영역의 폭이 상기 블록바(45)의 주된 영역의 폭보다 작게 되는 형상을 제외하고는 제3도(a)의 리드프레임과 동일한 구조를 하고 있다.
따라서, 상기 성형체(19)가 리드프레임에 형성되고나면, 정크(J)는 요부 확대도에 도시한 바와같이 블록바(45)와 외측 리이드(11) 및 성형체(19) 사이의 천공영역(47)에 형성된다.
그리고나서, 제4도(a)의 요부 확대도에서 점선으로 표시된 영역(C)이 외측 리이드(11)의 손상없이 블록바 커팅공정에 의해 제4도(b)와 같이 이탈되고나면, 잔존하는 블록바(55)는 공통 타이바(43)와 분리된다.
이때, 잔존하는 블록바(55)는 잔존하는 주변의 정크(J)에 의해 외측 리이드(11) 사이에서 남아있게 된다.
한편, 블록바 커팅 펀치가 외측 리이드사이의 간격 중심에 정확하게 일치된 상태에서 블록바 커팅공정이 진행될 때 블록바 커팅 펀치의 폭은 외측 리이드(11) 사이의 간격보다 작게 설정한다.
그러므로, 블록바 커팅공정에서 작업의 오차 발생되더라도 공통 타이바(43)와 블록바(45)가 연결되지 않고 분리될 수 있도록 보장하기 위해 공통 타이바(43)와 접하는 블록바(45)의 단부(49)의 길이 및 폭을 설정하는 것이 필요하다.
따라서, 상기 단부(49)이 길이는 블록바 커팅 펀치의 길이보다 크게 설정되고, 상기 단부(49)의 폭은 외측 리이드(41)의 최대 프로투루션 규정치가 발생되어도 블록바 커팅 펀치로 단부(49)를 완전히 제거시킬 수 있는 폭으로 설정되어야 한다.
예를들어, 외측 리이드(11) 사이의 간격이 0.87mm이고, 블록바(45)의 주된 영역의 폭이 0.77mm이며, 외측 리이드(11)와 블록바(45) 사이의 천공영역(47) 폭이 0.05mm인 리드프레임에서는 블록바 커팅 펀치의 폭이 0.79mm로 표준화된 상기 단부(49)의 폭은 0.67mm 이하로 되어야 한다. 다시 말하면, 상기 단부(49)는 인접하는 외측 리이드의 측면과 0.1mm 이상 분리되어 있어야 한다.
그리고 상기 단부(49)의 길이는 블록바 커팅공정에 의해 제거되는 블록바(65)의 길이가 1.0mm일 때 최소한 1.0mm 보다는 길어야 한다.
계속하여, 블록바 커팅공정 이후에는 이미 기술한 바와같이 후속단계가 동일하게 실시된다.
따라서 상기한 제조단계에 의해서 완성된 상태의 표면실장형 SOP 패키지(40)가 제5도에 도시되어 있다.
이상에서와 같이 이 발명에 따른 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법은, 종래의 댐바 커팅에 따른 블록바 프로투루션 및 인투루션, 블록바버, 블록바 영역의 도금버 불량을 배제시킬 수 있어 패키지 제조수율 및 생산성의 향상 뿐만 아니라 패키지 외관의 품질향상을 이룩할 수 있는 효과가 있다.
한편, 이 발명은 두 방향의 외측 리이드를 갖는 리드프레임에 한정되지 않고 네방향의 외측 리이드를 갖는 리드프레임 및 이를 이용한 제조방법에 적용될 수 있다.

Claims (11)

  1. 칩이 탑재되는 다이패드와, 상기 칩의 전극단자에 전기적으로 각각 접속하게 되는 내측 리이드와, 상기 내측 리이드에 각각 대응하는 외측 리이드와, 상기 외측 리이드를 공통 연결하는 타이바를 갖는 리드프레임에 있어서, 상기 외측 리이드들의 측면부에 각각 형성되는 천공된 영역에 타이바로부터 패키지 몸체 주위로 신장되는 블록바를 갖는 리드프레임.
  2. 제1항에 있어서, 상기 블록바는 폭이 일정하게 형성되어 있는 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서, 상기 블록바는 두께가 외측 리이드의 두께와 동일하게 형성되어 있는 것을 특징으로 하는 리드프레임.
  4. 제1항에 있어서, 상기 블록바는 후속공정에 의해 형성되는 성형체의 측면에 접촉되지 않게 되는 길이로 형성되는 것을 특징으로 하는 리드프레임.
  5. 제1항에 있어서, 상기 블록바는 폭이 일정하게 형성되어 있지 않는 것을 특징으로 하는 리드프레임.
  6. 제5항에 있어서, 상기 블록바는 타이바 부위인 제1영역의 폭이 패키지 몸체 부위인 제2영역의 폭보다 작게 형성되어 있는 것을 특징으로 하는 리드프레임.
  7. 제6항에 있어서, 상기 블록바는 상기 제1영역의 폭 및 상기 제2영역의 폭이 각각 일정하게 형성되어 있는 것을 특징으로 하는 리드프레임.
  8. 제6항에 있어서, 상기 제1영역은 블록바 커팅공정시 외측 리이드에 0.025mm의 인투루션이 발생하여도 완전히 절단되는 폭으로 형성되는 것을 특징으로 하는 리드프레임.
  9. 제6항에 있어서, 상기 제1영역은 블록바 커팅공정시 잔존하는 블록바에서 일부 남게 되는 길이로 형성되는 것을 특징으로 하는 리드프레임.
  10. 다이패드에 탑재된 칩과 상기 칩의 전극단자에 대응하여 전기적으로 접속된 내측 리이드를 보호하는 성형체를 형성하는 단계와, 외측 리이드 사이의 천공영역내에 형성되어 있는 블록바와 연결된 외측 리이드의 공통 타이바에서 공통 타이바와 접속부위의 블록바를 절단하는 단계와, 상기 블록바가 절단된 외측 리이드 사이에서 잔존하는 상기 블록바를 제거하는 단계와, 상기 잔존하는 블록바가 제거된 외측 리이드를 도금하는 단계와, 도금된 상기 외측 리이드를 절단 및 절곡하는 단계를 포함하는 리드프레임을 갖는 반도체 장치의 제조방법.
  11. 다이패드에 탑재된 칩과 상기 칩의 전극단자에 대응하여 전기적으로 접속된 내측 리이드를 보호하는 성형체를 형성하는 단계와, 외측 리이드를 도금하는 단계와, 상기 도금된 외측 리이드 사이의 천공영역내에 형성되어 있는 블록바와 연결된 외측 리이드의 공통 타이바에서 공통 타이바 접속부위의 블록바를 절단하는 단계와, 상기 블륵바가 절단된 외측 리이드 사이에서 잔존하는 블록바를 제거하는 단계와, 잔존하는 블록바가 제거된 상기 외측 리이드를 절단 및 절곡하는 단계를 포함하는 리드프레임을 갖는 반도체 장치의 제조방법.
KR1019930026960A 1993-12-09 1993-12-09 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 KR970001889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026960A KR970001889B1 (ko) 1993-12-09 1993-12-09 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026960A KR970001889B1 (ko) 1993-12-09 1993-12-09 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR950021452A KR950021452A (ko) 1995-07-26
KR970001889B1 true KR970001889B1 (ko) 1997-02-18

Family

ID=19370310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026960A KR970001889B1 (ko) 1993-12-09 1993-12-09 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970001889B1 (ko)

Also Published As

Publication number Publication date
KR950021452A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
US7795715B2 (en) Leadframe based flash memory cards
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US20230123668A1 (en) Method for forming a semiconductor package
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
KR900001989B1 (ko) 반도체장치
JPH11297917A (ja) 半導体装置及びその製造方法
KR100296845B1 (ko) 반도체패키지및그제조방법
KR100291511B1 (ko) 멀티 칩 패키지
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100308396B1 (ko) 반도체패키지의제조방법
KR200159861Y1 (ko) 반도체 패키지
KR20210123752A (ko) 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
KR100279765B1 (ko) 반도체 패키지
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
JPS5998546A (ja) 半導体装置
JPH0322700B2 (ko)
JP2001177039A (ja) 半導体装置およびその製造方法
KR20010027048A (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
JPH07111309A (ja) リードフレーム及びその製造方法
KR19980050049U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee