JP2959144B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JP2959144B2 JP2959144B2 JP3286591A JP3286591A JP2959144B2 JP 2959144 B2 JP2959144 B2 JP 2959144B2 JP 3286591 A JP3286591 A JP 3286591A JP 3286591 A JP3286591 A JP 3286591A JP 2959144 B2 JP2959144 B2 JP 2959144B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- leads
- island
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はリードフレームの製造方
法に関する。特に、リードピッチが狭小であるにも拘ら
ず、リードの先端部分（インナーリード）の変形による
リード相互の短絡やワイヤボンディング不良を回避する
ことができ、半導体集積回路チップの高集積化に対応で
きるようにするリードフレームの製造方法に関する。
法に関する。特に、リードピッチが狭小であるにも拘ら
ず、リードの先端部分（インナーリード）の変形による
リード相互の短絡やワイヤボンディング不良を回避する
ことができ、半導体集積回路チップの高集積化に対応で
きるようにするリードフレームの製造方法に関する。
【０００２】
【従来の技術】本明細書におけるリードフレームとは、
半導体集積回路チップが搭載されるアイランドと、上記
の集積回路チップにワイヤボンディング等により接続さ
れるリードと、上記のアイランドと上記のリードとを支
持する支持枠とを有する導電性フレームを云う。
半導体集積回路チップが搭載されるアイランドと、上記
の集積回路チップにワイヤボンディング等により接続さ
れるリードと、上記のアイランドと上記のリードとを支
持する支持枠とを有する導電性フレームを云う。
【０００３】従来技術に係るリードフレームは、例えば
図５に示すように、アイランド３と、このアイランド３
を囲んで複数のリード２とが支持枠５によって支持され
てなる構成である。そして、このリードフレームを製造
するには、４２合金（Ｎｉ42重量％、Ｆｅ残）に代表さ
れる鉄系合金や燐青銅に代表される銅系合金等の金属板
を所望のパターンを有する金型を使用して打ち抜いて製
造する（プレス法）か、または、上記の金属板上にフォ
トレジストをコーティングし、所望のパターンを有する
マスクを使用して露光、現像を行い、フォトレジスト膜
をパターン化した後、エッチング液を用いてエッチング
を行い、最後にフォトレジスト膜を除去してリードフレ
ームを製造する（エッチング法）。
図５に示すように、アイランド３と、このアイランド３
を囲んで複数のリード２とが支持枠５によって支持され
てなる構成である。そして、このリードフレームを製造
するには、４２合金（Ｎｉ42重量％、Ｆｅ残）に代表さ
れる鉄系合金や燐青銅に代表される銅系合金等の金属板
を所望のパターンを有する金型を使用して打ち抜いて製
造する（プレス法）か、または、上記の金属板上にフォ
トレジストをコーティングし、所望のパターンを有する
マスクを使用して露光、現像を行い、フォトレジスト膜
をパターン化した後、エッチング液を用いてエッチング
を行い、最後にフォトレジスト膜を除去してリードフレ
ームを製造する（エッチング法）。
【０００４】
【発明が解決しようとする課題】ところで、半導体集積
回路チップは、近年ますます多機能化と小形化の傾向に
あり、半導体集積回路チップの高集積化が進行してい
る。これに対応してリードフレームにおけるリード数も
増大し、リードピッチもますます狭小化の傾向にある。
回路チップは、近年ますます多機能化と小形化の傾向に
あり、半導体集積回路チップの高集積化が進行してい
る。これに対応してリードフレームにおけるリード数も
増大し、リードピッチもますます狭小化の傾向にある。
【０００５】ところが、従来技術に係るリードフレーム
においては、リードピッチの狭小化にともなってリード
平坦幅も減少すると、リードの先端部分が変形しやすく
なり、変形によるリード相互の短絡やワイヤボンディン
グ時のボンディング不良が発生すると云う欠点がある。
においては、リードピッチの狭小化にともなってリード
平坦幅も減少すると、リードの先端部分が変形しやすく
なり、変形によるリード相互の短絡やワイヤボンディン
グ時のボンディング不良が発生すると云う欠点がある。
【０００６】本発明の目的は、上記の欠点を解消するこ
とにあり、リードピッチが狭小であるにも拘らず、リー
ドの先端部分の変形が発生せず、変形によるリード相互
の短絡やワイヤボンディング不良を回避することがで
き、半導体集積回路チップの高集積化に対応できるよう
にされたリードフレームの製造方法を提供することにあ
る。
とにあり、リードピッチが狭小であるにも拘らず、リー
ドの先端部分の変形が発生せず、変形によるリード相互
の短絡やワイヤボンディング不良を回避することがで
き、半導体集積回路チップの高集積化に対応できるよう
にされたリードフレームの製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的は、下記のい
ずれのリードフレームの製造方法をもっても達成され
る。
ずれのリードフレームの製造方法をもっても達成され
る。
【０００８】
【０００９】
【００１０】
【００１１】第１のリードフレームの製造方法は、導電
性板状体（92）の両面にアイランド（３）とリード
（２）との形成領域にフォトレジスト層（４）を形成
し、前記のフォトレジスト層（４）をマスクとして前記
の導電性板状体（92）をハーフエッチングして凹部（2
3）を形成し、この凹部（23）に絶縁物を充填し、前記
の導電性板状体（92）の他面をハーフエッチングして前
記のリード（２）と前記のアイランド（３）とを形成
し、前記のフォトレジスト層（４）を除去する工程を有
するリードフレームの製造方法である。
性板状体（92）の両面にアイランド（３）とリード
（２）との形成領域にフォトレジスト層（４）を形成
し、前記のフォトレジスト層（４）をマスクとして前記
の導電性板状体（92）をハーフエッチングして凹部（2
3）を形成し、この凹部（23）に絶縁物を充填し、前記
の導電性板状体（92）の他面をハーフエッチングして前
記のリード（２）と前記のアイランド（３）とを形成
し、前記のフォトレジスト層（４）を除去する工程を有
するリードフレームの製造方法である。
【００１２】第２のリードフレームの製造方法は、２本
の導電性帯状体（９）に挟まれた領域（91）に前記の導
電性帯状体（９）から伸延するリード（２）の複数と、
前記の領域（91）に前記の導電性帯状体（９）によって
懸吊されているアイランド（３）とを有するリードフレ
ームの１面（25）に薄膜（７）を貼着し、前記のアイラ
ンド（３）と前記のリード（２）の先端（21）とを覆う
領域（24）に対応して、前記のリードフレームの他面
（26）に絶縁物層（１）を形成し、前記の薄膜（７）を
除去する工程を有するリードフレームの製造方法であ
る。
の導電性帯状体（９）に挟まれた領域（91）に前記の導
電性帯状体（９）から伸延するリード（２）の複数と、
前記の領域（91）に前記の導電性帯状体（９）によって
懸吊されているアイランド（３）とを有するリードフレ
ームの１面（25）に薄膜（７）を貼着し、前記のアイラ
ンド（３）と前記のリード（２）の先端（21）とを覆う
領域（24）に対応して、前記のリードフレームの他面
（26）に絶縁物層（１）を形成し、前記の薄膜（７）を
除去する工程を有するリードフレームの製造方法であ
る。
【００１３】
【作用】本発明に係るリードフレームにおいては、リー
ドの先端部分（インナーリード）相互間の空間に絶縁物
層が充填されているので、リードの先端部分の変形は発
生し難く、変形によるリード相互間の短絡やワイヤボン
ディング不良は起き難い。
ドの先端部分（インナーリード）相互間の空間に絶縁物
層が充填されているので、リードの先端部分の変形は発
生し難く、変形によるリード相互間の短絡やワイヤボン
ディング不良は起き難い。
【００１４】また、リードの先端相互間の空間、アイラ
ンドの側面とリードの先端との間の空間、リード先端の
裏面およびアイランド裏面に絶縁物層が設けられている
場合には、リードの先端は相互に、より強固に固定され
るので一層変形は起こり難く、変形によるリード相互間
の短絡やボンディング不良は回避される。
ンドの側面とリードの先端との間の空間、リード先端の
裏面およびアイランド裏面に絶縁物層が設けられている
場合には、リードの先端は相互に、より強固に固定され
るので一層変形は起こり難く、変形によるリード相互間
の短絡やボンディング不良は回避される。
【００１５】
【実施例】以下、図面を参照して、本発明の二つの実施
例に係るリードフレームとその製造方法についての説明
する。
例に係るリードフレームとその製造方法についての説明
する。
【００１６】第１実施例は請求項１に対応する実施例で
ある。図１（ａ）は本実施例の平面図であり、図１
（ｂ）は図１（ａ）のＡ−Ａ断面図である。図におい
て、２は導電性帯状体９に挟まれた領域９１に上記の導
電性帯状体９から伸延するリードである。３は上記の導
電性帯状体９によって懸吊されているアイランドであ
り、その上に半導体集積回路チップ（図示せず。）が搭
載される。１は本発明の要旨に係る絶縁物層であり、上
記のリード２の先端２１相互の空間２２およびリード２
の先端２１と上記のアイランド３との間の空間に充填さ
れる。この絶縁物層１によってリード２の先端２１の変
形が効果的に防止される。
ある。図１（ａ）は本実施例の平面図であり、図１
（ｂ）は図１（ａ）のＡ−Ａ断面図である。図におい
て、２は導電性帯状体９に挟まれた領域９１に上記の導
電性帯状体９から伸延するリードである。３は上記の導
電性帯状体９によって懸吊されているアイランドであ
り、その上に半導体集積回路チップ（図示せず。）が搭
載される。１は本発明の要旨に係る絶縁物層であり、上
記のリード２の先端２１相互の空間２２およびリード２
の先端２１と上記のアイランド３との間の空間に充填さ
れる。この絶縁物層１によってリード２の先端２１の変
形が効果的に防止される。
【００１７】つぎに、本実施例に係るリードフレームの
製造方法について説明する。まず、導電性板状体92（例
えば４２合金）の両面に、レジスト（例えば東京応化工
業（株）製ＰＭＥＲ）を浸漬塗布し、所望のパターンを
有するマスクを使用して露光、現像を行い、図２（ａ）
のように、パターン化したレジスト層４を形成する。つ
ぎに、上記のレジスト層４をマスクとして、図２（ｂ）
に示すように上記の導電性板状体92をハーフエッチング
して凹部23を形成する。この凹部23に図２（ｃ）に示す
ように、絶縁物（例えば日東電工（株）製ポリイミド樹
脂ＪＲ−７００）を塗布し、３００℃にて３０分間加熱
硬化を行い、絶縁物層１を形成する。つぎに、上記のハ
ーフエッチングした面の反対側からエッチングを行い、
図２（ｄ）に示すように、リード２およびアイランド３
を形成し、フォトレジスト層４を溶解除去して本実施例
に係るリードフレームを製造する。
製造方法について説明する。まず、導電性板状体92（例
えば４２合金）の両面に、レジスト（例えば東京応化工
業（株）製ＰＭＥＲ）を浸漬塗布し、所望のパターンを
有するマスクを使用して露光、現像を行い、図２（ａ）
のように、パターン化したレジスト層４を形成する。つ
ぎに、上記のレジスト層４をマスクとして、図２（ｂ）
に示すように上記の導電性板状体92をハーフエッチング
して凹部23を形成する。この凹部23に図２（ｃ）に示す
ように、絶縁物（例えば日東電工（株）製ポリイミド樹
脂ＪＲ−７００）を塗布し、３００℃にて３０分間加熱
硬化を行い、絶縁物層１を形成する。つぎに、上記のハ
ーフエッチングした面の反対側からエッチングを行い、
図２（ｄ）に示すように、リード２およびアイランド３
を形成し、フォトレジスト層４を溶解除去して本実施例
に係るリードフレームを製造する。
【００１８】第２実施例は請求項２に対応する実施例で
ある。図３（ａ）は本実施例の平面図であり、図３
（ｂ）は図３（ａ）のＢ−Ｂ断面図である。図におい
て、２は導電性帯状体９に挟まれた領域９１に上記の導
電性帯状体９から伸延するリードである。３は上記の導
電性帯状体９によって懸吊されているアイランドであ
る。１は本発明の要旨に係る絶縁物層であり、本実施例
においては、この絶縁物層１は上記のリード２の先端２
１と上記のアイランド３とを覆う領域２４、すなわち上
記のリード２の先端２１相互間の空間２２と、リード２
の先端２１と上記のアイランド３の側面との間の空間
と、リード２の先端２１の裏面と、アイランド３の裏面
とに設けられる。この絶縁物層１により、リード２の先
端２１の変形が効果的に防止される。
ある。図３（ａ）は本実施例の平面図であり、図３
（ｂ）は図３（ａ）のＢ−Ｂ断面図である。図におい
て、２は導電性帯状体９に挟まれた領域９１に上記の導
電性帯状体９から伸延するリードである。３は上記の導
電性帯状体９によって懸吊されているアイランドであ
る。１は本発明の要旨に係る絶縁物層であり、本実施例
においては、この絶縁物層１は上記のリード２の先端２
１と上記のアイランド３とを覆う領域２４、すなわち上
記のリード２の先端２１相互間の空間２２と、リード２
の先端２１と上記のアイランド３の側面との間の空間
と、リード２の先端２１の裏面と、アイランド３の裏面
とに設けられる。この絶縁物層１により、リード２の先
端２１の変形が効果的に防止される。
【００１９】つぎに、本実施例に係るリードフレームの
製造方法について説明する。エッチング法またはプレス
法を使用してリード２およびアイランド３が形成された
リードフレームの１面25に、図４（ａ）に示すように、
薄膜（例えばフッ素樹脂シード）７を貼着する。つぎ
に、上記のリードフレームの他面26の、上記のアイラン
ド３と上記のリード２の先端21とを覆う領域24に対応し
て図４（ｂ）に示すように絶縁物（例えば日東電工
（株）製ポリイミド樹脂ＪＲ−７００）を印刷して絶縁
物層１を形成する。つぎに２００℃にて３０分間加熱し
て、図４（ｃ）に示すように、上記の薄膜７を除去した
後、３００℃にて３０分加熱硬化して本実施例に係るリ
ードフレームを製造する。
製造方法について説明する。エッチング法またはプレス
法を使用してリード２およびアイランド３が形成された
リードフレームの１面25に、図４（ａ）に示すように、
薄膜（例えばフッ素樹脂シード）７を貼着する。つぎ
に、上記のリードフレームの他面26の、上記のアイラン
ド３と上記のリード２の先端21とを覆う領域24に対応し
て図４（ｂ）に示すように絶縁物（例えば日東電工
（株）製ポリイミド樹脂ＪＲ−７００）を印刷して絶縁
物層１を形成する。つぎに２００℃にて３０分間加熱し
て、図４（ｃ）に示すように、上記の薄膜７を除去した
後、３００℃にて３０分加熱硬化して本実施例に係るリ
ードフレームを製造する。
【００２０】
【発明の効果】上記したとおり、本発明に係るリードフ
レームの製造方法は、導電性板状体の両面にアイランド
とリードの形成領域にフォトレジスト層を形成し、この
フォトレジスト層をマスクとして導電性板状体をハーフ
エッチングして凹部を形成し、この凹部に絶縁物層を充
填し、上記の導電性板状体の他面をハーフエッチングし
てリードとアイランドとを形成し、フォトレジスト層を
除去する工程を有するかまたはリードの複数とアイラン
ドとを有するリードフレームの１面に薄膜を貼着し、ア
イランドとリードの先端とを覆う領域に対応して、リー
ドフレームの他面に絶縁物層を形成し、薄膜を除去する
工程を有することゝされているので、リードピッチが狭
小なリードフレームの場合においても、リードの先端に
おける変形が発生せず、変形によるリード相互の短絡や
ワイヤボンディング不良を回避することができる。
レームの製造方法は、導電性板状体の両面にアイランド
とリードの形成領域にフォトレジスト層を形成し、この
フォトレジスト層をマスクとして導電性板状体をハーフ
エッチングして凹部を形成し、この凹部に絶縁物層を充
填し、上記の導電性板状体の他面をハーフエッチングし
てリードとアイランドとを形成し、フォトレジスト層を
除去する工程を有するかまたはリードの複数とアイラン
ドとを有するリードフレームの１面に薄膜を貼着し、ア
イランドとリードの先端とを覆う領域に対応して、リー
ドフレームの他面に絶縁物層を形成し、薄膜を除去する
工程を有することゝされているので、リードピッチが狭
小なリードフレームの場合においても、リードの先端に
おける変形が発生せず、変形によるリード相互の短絡や
ワイヤボンディング不良を回避することができる。
【００２１】したがって、本発明は、狭小なリードピッ
チの場合においても信頼性が確保され半導体集積回路チ
ップの高集積化に対応できるリードフレームの製造方法
を提供することができる。
チの場合においても信頼性が確保され半導体集積回路チ
ップの高集積化に対応できるリードフレームの製造方法
を提供することができる。
【図１】本発明の第１実施例に係るリードフレームの平
面図と断面図である。
面図と断面図である。
【図２】本発明の第１実施例に係るリードフレームの製
造工程説明図である。
造工程説明図である。
【図３】本発明の第２実施例に係るリードフレームの平
面図と断面図である。
面図と断面図である。
【図４】本発明の第２実施例に係るリードフレームの製
造工程説明図である。
造工程説明図である。
【図５】従来技術に係るリードフレームの平面図であ
る。
る。
１ 絶縁物層 ２ リード 21 リードの先端 22 リード相互間の空間 23 凹部 24 領域 25 １面 26 他面 ３ アイランド ４ フォトレジスト層 ５ 支持枠 ７ 薄膜 ９ 導電性帯状体 91 領域 92 導電性板状体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−224055（ＪＰ，Ａ) 特開 昭61−134044（ＪＰ，Ａ) 実開 昭60−106348（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (2)
- 【請求項１】 導電性板状体（９２）の両面にアイラン
ド（３）とリード（２）との形成領域にフォトレジスト
層（４）を形成し、 前記フォトレジスト層（４）をマスクとして前記導電性
板状体（９２）をハーフエッチングして凹部（２３）を
形成し、 該凹部（２３）を絶縁物層（１）をもって充填し、 前記導電性板状体（９２）の他面をハーフエッチングし
て前記リード（２）と前記アイランド（３）とを形成
し、 前記フォトレジスト層（４）を除去する工程を有するこ
とを特徴とするリードフレームの製造方法。 - 【請求項２】 ２本の導電性帯状体（９）に挟まれた領
域（９１）に前記導電性帯状体（９）から伸延するリー
ド（２）の複数と、前記領域（９１）に前記導電性帯状
体（９）によって懸吊されているアイランド（３）とを
有するリードフレームの１面（２５）に薄膜（７）を貼
着し、 前記アイランド（３）と前記リード（２）の先端（２
１）とを覆う領域（２４）に対応して、前記リードフレ
ームの他面（２６）に絶縁物層（１）を形成し、 前記薄膜（７）を除去する工程を有することを特徴とす
るリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286591A JP2959144B2 (ja) | 1991-02-27 | 1991-02-27 | リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286591A JP2959144B2 (ja) | 1991-02-27 | 1991-02-27 | リードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271159A JPH04271159A (ja) | 1992-09-28 |
| JP2959144B2 true JP2959144B2 (ja) | 1999-10-06 |
Family
ID=12370753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286591A Expired - Fee Related JP2959144B2 (ja) | 1991-02-27 | 1991-02-27 | リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959144B2 (ja) |
-
1991
- 1991-02-27 JP JP3286591A patent/JP2959144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04271159A (ja) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JP2000150765A (ja) | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 | |
| JP2004013738A5 (ja) | ||
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JP2959144B2 (ja) | リードフレームの製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
| JP2001143829A (ja) | ランドグリッドアレイ型パッケージ用ソケット | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH0458695B2 (ja) | ||
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JP3128955B2 (ja) | 半導体装置及びその製造方法 | |
| JP2727251B2 (ja) | リードフレームおよびその製造方法 | |
| JP2796641B2 (ja) | リードフレームの製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP3595176B2 (ja) | 半導体装置の製造方法 | |
| JP2003060323A (ja) | 突出端子を有する可撓性回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |