ITMI972236A1 - Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso - Google Patents

Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso Download PDF

Info

Publication number
ITMI972236A1
ITMI972236A1 IT002236A ITMI972236A ITMI972236A1 IT MI972236 A1 ITMI972236 A1 IT MI972236A1 IT 002236 A IT002236 A IT 002236A IT MI972236 A ITMI972236 A IT MI972236A IT MI972236 A1 ITMI972236 A1 IT MI972236A1
Authority
IT
Italy
Prior art keywords
bearing area
main bearing
boundary
conductor structure
molded housing
Prior art date
Application number
IT002236A
Other languages
English (en)
Inventor
Hiroshi Kotani
Hisao Udagawa
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of ITMI972236A1 publication Critical patent/ITMI972236A1/it
Application granted granted Critical
Publication of IT1295265B1 publication Critical patent/IT1295265B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Fluid Pressure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

CAMPO DELL'INVENZIONE
La presente invenzione si riferisce ad un assemblaggio per dispositivi semiconduttori e, più particolarmente, ad un nuovo dispositivo di assemblaggio T0-220 a montaggio di superficie.
FONDAMENTO DELL'INVENZIONE
L'assemblaggio T0-220 é uno standard industrialmente noto.L'assemblaggio comprende una base termicamente conduttiva che é preferibilmente metallica e sulla quale é montato un dispositivo semiconduttore con bassa impedenza termica tra il dispositivo e la base.
Il dispositivo può anche essere collegato elettricamente alla base.
Il dispositivo semiconduttore ed una parte della struttura sono incapsulati in un materiale in resina, il quale, specificamente protegge il dispositivo dall'ambiente circostante.Una protezione di bloccaggio si estende dalla base all'esterno della protezione epossidica ed é fissata alla superficie esterna di montaggio per prelevare calore dal dispositivo. Sono pure inclusi terminali conduttori di piombo che si estendono all'esterno del corpo di resina e comprendono cuscinetti (pads) di collegamento ai quali una connessione a fili di collegamento é provvista dal dispositivo ai conduttori.
In un dispositivo di montaggio a superficie,la superficie della base che é adiacente al pannello (board) del circuito ed opposta dal dispositivo, é esposta per contatto elettrico al pannello del cirucito.
Specificamente, i conduttori sono piegati all'esterno del corpo in resina per contattare la superficie e realizzare una connessione elettrica al pannello del circuito. Tale piegatura nei conduttori, tuttavia, può provocare sollecitazioni meccaniche nel corpo di resina.
Inoltre, due elementi (gauges) di metallo sono specificamente usati. Un gauge spesso di metallo é usato per la base e un gauge sottile di metallo é usato per i conduttori, cosicché essi possono essere piegati. Questa uso di due elementi (gauges) aumenta la complessità della fabbricazione del dispositivo di assemblaggio.
SOMMARIO DELL'INVENZIONE
La presente invenzione realizza un assemblaggio (package) di tipo T0-220 di montaggio a superficie in cui i conduttori sono piegati prima dello stampaggio del corpo di resina attorno al dispositivo e alla struttura (telaio) per ridurre le sollecitazioni metalliche sui conduttori.
Inoltre, un'unica misura (gauge) di materiale di struttura é usato sia per i conduttori che per l'area cuscinetto principale, in modo da minimizzare i costi di materiale e ridurre l'altezza del corpo di assemblaggio.
La lunghezza dei conduttori fuori del package é altresì accorciata.
Sebbene la combinata lunghezza di conduttori dentro e fuori l'assemblaggio é aumentata,la resistenza e induttanza incorporata del package é sostanzialmente ridotta poiché lo spessore dei conduttori é identico a quello dell'area cuscinetto principale.
La configurazione della struttura di conduttore migliora anche la resa dell'assemblaggio. L'assemblaggio si presta per la sostituzione di assemblaggi esistenti del tipo TQ-220 ma può accettare dimensioni di stampo più grandi di quelle esistenti 4 stampi (die).
BREVE DESCRIZIONE DEI DISEGNI
L'invenzione verrà ora descritta in dettaglio nella seguente descrizione particolareggiata, con riferimento ai disegni nei quali:
- La figura 1 mostra una vista laterale,in sezione parziale, di un assemblaggio T0-220 montato a superficie,già noto;
- La figura 2 mostra una vista laterale,in sezione parziale, di un assemblaggio montato a superficie secondo una forma di realizzazione della presente invenzione;
- La figura 3A é una vista dall'alto di una striscia di struttura di conduttori e dei loro supporti che sono usati nella realizzazione della presente invenzione; la figura 3B é una vista ingrandita di una delle strutture di conduttori e dei suoi supporti;
- La figura 4A é una vista ingrandita che mostra alcune strutture di conduttori e supporti,di cui alla figura 3A,in maggior dettaglio; la figura 4B é una vista laterale della striscia mostrata in figura 4A; e - Le figure 5A-5E sono delle viste, rispettivamente, dall'alto, di estremità dal lato e dal fondo di un corpo di assemblaggio secondo la presente invenzione.
DESCRIZIONE DETTAGLIATA DELL'INVENZIONE
Con riferimento alla figura 1, é indicato con 10 un dispositivo-assemblaggio T0-220 montato a superficie di tipo convenzionale, illustrato in sezione laterale. Una superficie del dispositivo semiconduttore 18 é attaccata (collegata) ad una piastra di metallo 14. La piastra 14 realizza un contatto termico con il dispositiva 18 ma può anche essere elettricamente collegata al dispositivo.
Una superficie opposta del dispositivo 18 é collegata ad uno o più terminali conduttori 12 mediante fili metallici di collegamento 16. Il dispositivo 18 ed una parte del terminale conduttore 12 e della piastra 14 sono incapsulati-annegati in un corpo di assemblaggio, specificamente di resina.
Per realizzare il contatto con la superficie di montaggio, i terminali conduttori 12 sono piegati verso il basso,come mostrato dalle linee a tratteggio,e si estendono dal terminale conduttore 12, dopo che il corpo di assemblaggio é stampato attorno alla struttura o telaio. Il processo di piegatura dopo lo stampaggio provoca sollecitazioni meccaniche nel corpo di assemblaggio.
La piastra 14 presenta anche uno spessore maggiore del terminale conduttore 12 cosicché la struttura deve essere realizzata in due elementi (gauge) di metallo.
La figura 2 mostra con 20 un dispositivo di assemblaggio (package) T0-22Q montato a superficie secondo una forma di realizzazione dell'invenzione. Nella figura,il terminale conduttore 22 é curvato prima dello stampaggio del corpo di assemblaggio attorno alla struttura e trovasi all'interno del corpo di assemblaggio e ciò al fine di ridurre le sollecitazioni meccaniche sul corpo d'assemblaggio. Inoltre,il terminale conduttore 22 é dello stesso spessore della piastra 24 in modo che l'assemblaggio possa essere formato di materiale di struttura costituito da un unico gauge che riduce le resistenze e induttanze d'assemblaggio.
L'altezza dell'assemblaggio (package) 20 é notevolmente ridotta se confrontata col noto assemblaggio 10.
Inoltre, sebbene possa essere usato un terminale conduttore 22 di maggiore lunghezza, la lunghezza della parte di terminale 22 che si prolunga oltre l'assemblaggio 20 é ridotta.
La figura 3A mostra una striscia 30 di strutture a dispositivo multiplo 32 con i supporti di connessione, uno dei quali é mostrato con maggiore dettaglio nella figura 3B.La struttura comprende un'area cuscinetto o piastrina (pad) principale 34 alla quale viene elettricamente e termicamente collegato un dispositivo. L'area di cuscinetto 34 é collegata ad una piastra 42 che presenta una parte più bassa 42A che forma insieme al cuscinetto 34,una superficie di contatto con la superficie di montaggio e presenta una parte superiore 42B che realizza il supporto della struttura ed é successivamente rimossa dopo lo stampaggio.La piastra 42 é collegata ad una struttura adiacente mediante un supporto 45.
Sono anche previsti cuscinetti o alette (pads) di collegamento 36 che sono collegate a mezzo di terminali conduttori 38 ad una piastra 40 che funge da secondo contatto alla superficie di montaggio. Nella piastra 40 é previsto un foro in modo che ciascun rispettivo dispositivo formato di striscia 30 possa essere indicizzato dallo stampo di incorporazione e dall'equipaggiamento dei fili di collegamento,in modo tale che mediante inserimento e rotazione di denti di un rocchetto si fa avanzare la striscia. Un supporto provvisorio 44 collega l'area (pad) 34 alla piastra 40 durante lo stampaggio del dispositivo ma é successivamente rimosso. La figura 4A mostra in maggior dettaglio tre delle strutture e dei supporti di figura 3A ed é mostrato in vista laterale in figura 4B.
Secondo l'invenzione, il cuscinetto di collegamento 36 é sollevato rispetto alla superficie della piastra 40 e dell'area cuscinetto 34. L'area di cuscinetto 36 é collegata al terminale conduttore 38 mediante una parte piegata 37. Anche il supporto di striscia provvisorio 44 é al di sopra dell'area di cuscinetto 34 e della piastra 40 a mezzo di una coppia di parti piegate 44A e 44B che, come spiegato sopra,viene rimosso dopo lo stampaggio. Il dispositivo di assemblaggio secondo la presente invenzione comprende le seguenti fasi:
il dispositivo semiconduttore é collegato all’area di cuscinetto 34 usando metodi noti allo stato della tecnica, ad esempio usando un composto di attacco elettricamente conduttivo.Le aree cuscinetti di collegamento disposte su una superficie opposta del dispositivo sono collegate a mezzo filo alle aree cuscinetti 36 utilizzando metodi di collegamento a filo noti come collegamento a filo ultrasonico. Alternativamente, le aree cuscinetti di collegamento opposte alla superficie dello stampo sono connesse mediante saldatura all'area cuscinetto 36 per ridurre ulteriormente la crescita di resistenza. L'area cuscinetto principale 34 e le aree cuscinetto di collegamento 36 e il dispositivo semiconduttore sono quindi incapsulate in un alloggiamento stampato, specificamente formato di resina o di altri composti di stampaggio, utilizzando anche metodi noti allo stato della tecnica e poi la parte di supporto provvisorio 44 e la parte superiore della piastra 42 sono rimosse.
Le porzioni di interconnessione disposte tra i rispettivi dispositivistrutture vengono quindi tagliati per raggiungere i rispettivi dispositivi di assemblaggio come mostrato in figura 5A. Qui, il dispositivo di assemblaggio 20 é mostrato dopo lo stampaggio e in cui una parte della piastra 42 sporge dall'alloggiamento 20 come pure una parte del conduttore di collegamento provvisorio 44.
Anche i conduttori 38 sporgono dal dispositivo e si collegano alla piastra 40 che non é mostrata.
La figura 5B illustra una vista terminale del package completo che mostra il conduttore 38 a livello con la superficie di base del package.
La figura 5C illustra una vista laterale del dispositivo 20 che, analogamente,mostra i conduttori 38 a livello con la superficie di fondo del package.
La figura 5E mostra una vista dal fondo del package 20 che evidenzia la superficie esposta della piastra 42 e la sua connessa area di cuscinetto 46. Ad un'estremità del package,i conduttori 38 sporgono da una estremità. All’estremità opposta, i conduttori 38 si curvano e sono nascosti all'interno dell'alloggiamento del package.
La figura 5D illustra una vista dal basso del dispositivo secondo una forma di realizzazione alternativa nella quale anche l'area cuscinetto 46 é sollevata sopra la superficie della piastra 42 ed é incapsulata nell'alloggiamento del corpo. Il dispositivo mostrato nelle figure 5A-5E può quindi essere saldato al pannello del circuito stampato o a qualsiasi altro noto materiale termicamente ed elettricamente conduttivo, utilizzando tecniche convenzionali di saldatura di grossa produzione. Sebbene la presente invenzione sia stata descritta in relazione a particolari sue forme di realizzazione,é ovvio che diverse varianti e modifiche ed altri usi risulteranno evidenti agli esperti del settore. Quindi la presente invenzione non é limitata alla specifica descrizione.

Claims (10)

  1. RIVENDICAZIONI 1. Una struttura (telaio) di conduttore conduttivi per sopportare un dispositivo semiconduttore incapsulato in un alloggiamento stampato; detta struttura di conduttore comprendente: un'area cuscinetto (pad) principale per sopportare uno stampo semiconduttore avente una parte estendentesi da un bordo dello stesso e che sporge oltre il confine (periferia) di detto alloggiamento stampato; e - almeno due perni (spinotti) isolati disposti lungo un bordo opposto a detta area cuscinetto principale, ciascuno avente una parte estendetesi detto confine di detto alloggiamento stampato e un'area cuscinetto di collegamento; - detti perni aventi ciascuno lo stesso spessore dell'area cuscinetto principale ed una piegatura disposta dentro il confine di detto alloggiamento stampato tale che detta area cuscinetto di collegamento risulta sopra detta area di cuscinetto principale e detta parte estendentesi oltre detto confine è ad un altezza comune con detta area cuscinetto principale.
  2. 2. Struttura di conduttore secondo la rivendicazione 1,in cui detta area di cuscinetto principale comprende un ricettacolo (lavello) caldo che si estende all'esterno di detto confine di detto alloggiamento stampato.
  3. 3. Struttura di conduttore secondo la rivendicazione 2, in cui detta area di cuscinetto principale comprende una striscia di supporto che si estende dal detto bordo opposto a detta area di cuscinetto principale e si estende oltre il confine di detto alloggiamento stampato.
  4. 4. Struttura di conduttore secondo la rivendicazione 3, in cui detta striscia di supporto é disposta tra almeno due perni (spinotti) isolati.
  5. 5. Struttura di conduttore secondo la rivendicazione 3, in cui detta striscia di supporto comprende almeno una piegatura disposta dentro il confine di detto alloggiamento stampato.
  6. 6. Struttura di conduttore secondo la rivendicazione 5, in cui detta striscia di supporto comprende un'altra piegatura.
  7. 7. Struttura di conduttore secondo la rivendicazione 1, in cui la lunghezza di detti perni isolati che si estendono oltre detto confine é ridotta.
  8. 8. Un assemblaggio per dispositivo semiconduttore per alloggiare un dispositivo semincoduttore; detto assemblaggio comprendente: - una struttura di conduttore secondo una qualsiasi delle rivendicazioni da 1 a 7 per sopportare uno stampo di semiconduttore; e un alloggiamento stampato per includere detta area cuscinetto principale e detto stampo semiconduttore.
  9. 9. Metodo di fabbricazione di un assemblaggio di stampo di semiconduttore per alloggiare un dispositivo semiconduttore nel quale detto assemblaggio comprende: -una struttura di conduttore secondo una qualsiasi delle rivendicazioni da 1 a 8 per sopportare uno stampo semiconduttore e un alloggiamento stampato per sopportare detta area cuscinetto principale e detto stampo semiconduttore; detto metodo comprendente le fasi: - di collegare una superficie di detto stampo semiconduttore a detta area di cuscinetto principale; - di collegare via filo le rispettive regioni di una superficie opposta di detto stampo a dette aree cuscinetto di collegamento di detti perni isolati; -di incapsulare detta area cuscinetto principale e detti perni isolati con detto alloggiamento stampato; -di rimuovere una parte superiore di detta porzione di detta area cuscinetto principale che si estende oltre detto confine a detto alloggiamento stampato.
  10. 10. Metodo secondo la rivendicazione 9, in cui detta area cuscinetto principale comprende una striscia di supporto che si estende da detto torso opposto di detta area cuscinetto principale e si estende oltre detto confine di detto alloggiamento stampato,detto metodo comprendente inoltre le fasi di rimozione di una parte di detta striscia di supporto che si estende oltre detto confine di detto alloggiamento stampato.
IT97MI002236A 1996-10-01 1997-10-01 Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso IT1295265B1 (it)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2733396P 1996-10-01 1996-10-01
US2967096P 1996-10-30 1996-10-30

Publications (2)

Publication Number Publication Date
ITMI972236A1 true ITMI972236A1 (it) 1999-04-01
IT1295265B1 IT1295265B1 (it) 1999-05-04

Family

ID=26702341

Family Applications (1)

Application Number Title Priority Date Filing Date
IT97MI002236A IT1295265B1 (it) 1996-10-01 1997-10-01 Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso

Country Status (9)

Country Link
US (2) US6114750A (it)
JP (1) JPH10200024A (it)
KR (1) KR19980032479A (it)
DE (1) DE19743537A1 (it)
FR (1) FR2755540A1 (it)
GB (1) GB2317989B (it)
IT (1) IT1295265B1 (it)
SG (1) SG60122A1 (it)
TW (1) TW353791B (it)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29924183U1 (de) 1998-05-05 2002-03-28 International Rectifier Corp., El Segundo, Calif. Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsschlüssen und veränderter Form
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
US6300674B1 (en) * 2000-06-19 2001-10-09 Harvatek Corp. Flat package for semiconductor diodes
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
EP1357594A1 (en) * 2002-04-23 2003-10-29 General Semiconductor of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US7005728B1 (en) * 2004-06-03 2006-02-28 National Semiconductor Corporation Lead configuration for inline packages
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7375415B2 (en) 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
CN101174602B (zh) * 2006-10-06 2011-10-05 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
CN103646940A (zh) * 2013-12-12 2014-03-19 南通华隆微电子有限公司 一种to-220防水密封引线框架
CN103943596A (zh) * 2014-03-28 2014-07-23 张轩 一种全包封形式的引线框架
JP1593817S (it) 2017-03-28 2017-12-25
CN111755406B (zh) * 2020-06-28 2022-04-26 西安微电子技术研究所 减少无应力释放器件焊点应力的结构、制作方法及应用
JP7491188B2 (ja) * 2020-11-09 2024-05-28 株式会社デンソー 電気機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
JPS62183547A (ja) * 1986-02-07 1987-08-11 Nec Corp リ−ドフレ−ム
JPS63296252A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US5083368A (en) * 1990-02-14 1992-01-28 Motorola Inc. Method of forming modular power device assembly
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH07176667A (ja) * 1993-12-20 1995-07-14 Fuji Electric Co Ltd 表面実装型半導体装置
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US6178628B1 (en) * 1997-10-22 2001-01-30 Aavid Thermalloy, Llc Apparatus and method for direct attachment of heat sink to surface mount

Also Published As

Publication number Publication date
DE19743537A1 (de) 1998-04-02
JPH10200024A (ja) 1998-07-31
KR19980032479A (ko) 1998-07-25
GB9720858D0 (en) 1997-12-03
US6114750A (en) 2000-09-05
FR2755540A1 (fr) 1998-05-07
US6291262B1 (en) 2001-09-18
IT1295265B1 (it) 1999-05-04
SG60122A1 (en) 1999-02-22
TW353791B (en) 1999-03-01
GB2317989A (en) 1998-04-08
MX9707520A (es) 1998-08-30
GB2317989B (en) 2002-01-23

Similar Documents

Publication Publication Date Title
ITMI972236A1 (it) Integrato tipo to-220 a montaggio su superficie e procedimento per la fabbricazione dello stesso
US5554886A (en) Lead frame and semiconductor package with such lead frame
US6720646B2 (en) Power converter with improved lead frame arrangement including stand-up portion
US6831352B1 (en) Semiconductor package for high frequency performance
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US6215174B1 (en) Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
US5225897A (en) Molded package for semiconductor devices with leadframe locking structure
KR100612165B1 (ko) 전원 회로 장치
JP3169578B2 (ja) 電子部品用基板
CN101578702A (zh) 具有铝外壳的封装集成电路器件
CN206163478U (zh) 集成电路封装体
US20030062615A1 (en) Support structure for power element
JPH0254665B2 (it)
JPS58143538A (ja) 樹脂封止形半導体装置の製造方法
JP2705030B2 (ja) リードフレームおよび放熱板および半導体装置
JP4458502B2 (ja) 面実装型半導体装置
JP3036597B1 (ja) 半導体装置用リードフレーム
EP0052054A1 (en) Packaged semiconductor device which provides for enhanced power dissipation
JPH0241866Y2 (it)
JP2000133762A5 (it)
KR100201387B1 (ko) 반도체 패키지
KR0132405Y1 (ko) 반도체 패키지
KR940006181Y1 (ko) 반도체칩의 싸이드 패드구조
KR200314765Y1 (ko) 비.지.에이반도체패키지
MXPA97007520A (en) To-220 type package of surface mounting and process for manufacturing the mi

Legal Events

Date Code Title Description
0001 Granted