KR100201387B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100201387B1
KR100201387B1 KR1019950043153A KR19950043153A KR100201387B1 KR 100201387 B1 KR100201387 B1 KR 100201387B1 KR 1019950043153 A KR1019950043153 A KR 1019950043153A KR 19950043153 A KR19950043153 A KR 19950043153A KR 100201387 B1 KR100201387 B1 KR 100201387B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
holder
lead
package
semiconductor package
Prior art date
Application number
KR1019950043153A
Other languages
English (en)
Other versions
KR970030712A (ko
Inventor
김순자
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950043153A priority Critical patent/KR100201387B1/ko
Publication of KR970030712A publication Critical patent/KR970030712A/ko
Application granted granted Critical
Publication of KR100201387B1 publication Critical patent/KR100201387B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 종래 반도체 패키지는 와이어 본딩시에폭시 주입압력에 의해 와이어의 처짐이 발생하고, 반도체 칩과 인너리드가 에폭시로 몰딩되어 있어서 열방출이 용이하지 못하고, 패키지의 크랙이 발생하는등 패키지의 신뢰성이 저하되는 문제점이 있었던 바, 본 발명은 외부리드(15)가 매립되어 있는 외부홀더(10)에 반도체 칩(13)을 수용시키고 그 반도체 칩(13)의 칩패드와 외부리드(15)를 상호 통전되도록 접속가능한 내부리드(17)가 부분 매립되어 있는 내부홀더(11)를 결합하는 구조로 하여, 종래의 와이어 본딩과 몰딩을 배제하여 그 조립성을 향상시키는 한편, 와이어 처짐 문제를 해결하고, 또한 방열효과를 높이은 동시에 반도체 칩의 열팽창에 기인하는 크랙문제를 해결하여 패키지의 신뢰성을 향상시킨다.

Description

반도체 패키지
제1도는 종래 반도체 패키지의 구성을 보인 종단면도.
제2도는 본 발명 반도체 패키지의 구성을 보인 것으로,
(a)는 종단면도.
(b)는 덮개를 제거한 상태의 평면도.
(c)는 저면도.
제3도는 본발명 반도체 패키지를 분해하여 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 외부홀더 11 : 내부홀더
12a: 단차홈 12 : 외부홀더몸체
13 : 반도체 칩 14 : 솔더볼
15 : 외부리드 16a : 중공부
16 : 내부홀더몸체 17 : 내부리드
18 : 용접용 메탈 19 : 덮개
본 발명은 반도체 패키지에 관한 것으로, 특히 와이어 본딩(wire bonding)과 몰딩(molding)을 배제하여 몰딩시 와이어의 처짐(sag)을 방지하도록 하는데 적합한 반도체 패키지에 관한 것이다.
제1도는 일반적인 종래 반도체 패키지의 구성을 보인 개략구성도로서, 도시된 바와 같이, 종래의 반도체 패키지는 리드프레임(1)의 패들(la) 상면에 접착제(2)로 반도체 칩(3)이 부착되어 있고, 상기 리드프레임(1)의 인너리드(Ib)와 상기 반도체 칩(3)의 칩패드(3a)는 와이어(4)로 각각 연결되어 있으며, 상기 인너리드(Ib), 반도체칩(3), 와이어(4)를 포함하는 일정면적을 에폭시로 몰딩한 몰딩부(7)가 설치되어 있고, 상기 인너리드(1b)에 연장하여 몰딩부(5)의 외측으로는 아웃리드(Ic)가 형성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 리드프레임(1)의 패들(1a) 상면에 접착제(2)를 이용하여 반도체 칩(3)을 부착하는 다이본딩공정을 실시하고, 상기 반도체 칩(3)의 칩패드(3a)와 리드프레임(1)의 인너리드(1b)를 각각 와이어(4)로 연결하는 와이어 본딩공정을 실시하며, 상기 인너리드(Ib), 반도체 칩(3), 와이어(4)를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩공정을 실시하고, 상기 리드프레임(1)의 댐바등 불필요한 부분을 제거하는 트리밍(trimming)공정을 실시하며, 상기 리드프레임(1)이 아웃리드(1c)를 소정의 형태로 절곡하는 포밍 (forming)공정을 실시하여 패키지가 완성되는 것이다.
그러나, 상기와 같은 종래의 반도체 패키지는 반도체 칩(3)리 칩패드(3a)와 리드 프레임(1)의 인너리드(la)를 와이어(4)로 연결하는 와이어 본딩이 되어 있으므로, 에폭시 몰딩시 주입되는 압력으로 인하여 와이어(4)의 처짐 또는 끊어짐 등이 발생하여, 후공정에서 패키지의 신뢰성이 저하되는 문제점이 있었고, 또한 반도체 칩(3)과 와이어(4)가 에폭시로 몰딩되어 있어 열방출이 용이하지 못하여 패키지의 크랙등 역시 신뢰성을 저하시키는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 패키지를 제공함에 있다.
본 발명의 다른 목적은 와이어 본딩과 몰딩을 배제하여 와이어의 처짐을 방지 하도록 하는데 적합한 반도체 패키지를 제공함에 있다.
본 발명의 또다른 목적은 열방출이 용이하여 패키지의 크랙발생이 방지되는 반도체 패키지를 제공함에 있다.
상기와 같은 본 발멸의 목적을 달성하기 위하여, 오목하게 형성된 요홈부를 가지며 이 요홈부의 내측 벽면과 저면에 양끝이 위치하도록 다수의 도전체인 외부리드가 매립되어 있는 외부홀더와, 이 외부몸체의 저면에 각 외부리드의 끝에 대응하여 부착되어 있는 다수의 전기접속을 위한 솔더볼과, 상기한 외부몸체의 요홈부 바닥면과 부착고정되는 반도체 칩, 그리고 이 반도체 칩 주위를 에워싸는 형태로서 상하면으로 개구된 중공부를 가지며 상기한 외부몸체의 요홈부에 내측 벽면과 밀착하게 삽입설치되며 한쪽 끝이 상기한 다수의 외부리드의 각 끝과 전기접속되고 다른 쪽 끝이 중공부 내측으로 돌출되어 상기한 반도체 칩의 패드에 각각 전기접속되는 다수의 도전체인 내부리드가 부분 매립되어 있는 내부홀더가 구비된 것을 특징으로 하는 반도체 패키지가 제공된다.
바람직하게는, 상기한 내부홀더에 부분 매립되어 있는 다수의 내부리드의 각 끝에 부착되어 상기한 반도체 상기한 칩의 패드에 각각 용접될 수 있는 메탈을 더 구비하며, 또한 상기한 내부홀더의 중공부 내에 있는 산기한 반도체 칩과 내부리드를 보호도록 그 중공부의 상면측 개구를 폐쇄하도록 씌워지는 덮게를 더 구비하는 것이다.
상기와 같이 구성되어 있는 본 발명 반도체 패키지의 실시예를 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 반도체 패키지의 구성을 보인 것으로, (a)는 종단면도이고, (b)는 덮개를 제거한 상태의 평면도이며, (c)는 저면도이고, 제3도는 본 발명 반도체 패키지를 분해하여 보인 종단면도이다.
도시된 바와 같이, 본 발명 반도체 패키지는 크게 외부홀더(10)와 내부홀더(11), 반도체 칩(13), 솔더볼(14), 및 덮개(19)로 이루어진다.
외부홀더(10)는 상면에 오목하게 형성되어 그 내부 바닥면에 반도체 칩(13)을 접착제고 접착하여 수용지지하는 요홈부(12a)를 가지는 외부홀더몸체(12)와, 이 외부홀더몸체(12)의 요홈부(12a)에 수용지지된 반도체 칩(13)을 도시하지 않은 외부회로와의 접속을 위한 도전 패턴으로 별도의 금속봉을 사용하여 그 양끝이 요홈부(12a)의 내측벽면과 저면에 각각 위치하도록 매립되어 있는 다수의 외부리드(15)로 구성된다.
외부홀더(10)의 저면에 배열되어 있는 다수의 솔더볼(14)은 그 외부홀더(10)의 외부홀더몸체(12)에 매립되어 그 저면에 위치한 외부리드(15) 각 끝부분에 대응하여 전술한 외부회로와의 용착 접속을 위한 것이다.
내부홀더(11)는 내측에 상하면으로 개구되는 중공부(16a)가 형성된 사각링 형태로 되어 상기한 외부홀더(10)의 요홈부(12a)에 수용지지된 반도체 칩(13) 주위를 에워싸도록 그 요홈부(12a)의 내측 벽면에 밀착되게 삽입설치되는 내부홀더몸체(16)와, 이 내부홀더몸체(16)에 전술한 외부리드(15)와 동일 재질로서 부분매립되어 그 한쪽끝이 상기한 외부홀더(10)의 요홈부(12a) 내측 벽면에 위치한 외부리드(15)의 각 끝과 전기적 접촉 또는 접속되고 다른 쪽 끝 부분은 중공부(16a)로 돌출되어 반도체 칩(13)상의 칩패드(부호 생략됨)에 각각 접속되는 다수의 내부리드(17)로 구성되어 있다. 여기서 각 내부리드(17)의 끝 부분에 용접용 메탈(18)이 부착되어 있는데, 이는 패키지 조립시 반도체 칩(13)상에 칩패드에 용이하게 용착하여 접속시킬 수 있도록 하기 위해서 구비된 것이다.
한편, 덮개(19)는 내부홀더(11)의 중공부(16a)로 노출되는 반도체 칩(13)과 내부리드(17)의 일부를 보호하기 위하여 그 중공부(16a)의 상면측 개구를 차폐하도록 씌워지는 것이다.
상기와 같이 구성되어 있는 본 발명 반도체 패키지의 조립과정을 구체적으로 설명하면다음과 같다.
먼저, 외부홀더(10)의 상면에 형성된 요홈부(12a)의 내부 바닥면의 정해진 위치에 반도체 칩(13)을 접착제로 부착지지한 다음, 내부홀더(11)를 삽입한다. 그러면 내부홀더(11)에 부분 매립된 다수의 내부리드(17)의 각 한쪽 끝은 외부홀더(10)의 요홈부(12a)의 내측 벽면에 위치한 다수의 외부리드(15)의 각 한쪽 끝과 일치하여 접촉하게 되고 그 내부리드(17)의 다른쪽 끝은 반도체 칩(13)상의 칩패드와 각각 접촉하게 된다. 이와같이 접촉된 상태에서 내부리드(17)를 그 끝에 부착되어 있는 용접용 메탈(18)을 녹여서 반도체 칩(13)의 칩패드와 접속시키고, 외부리드(15)와는 그 접촉상태로 두거나 또는 도시하지 않은 땜납이나 도전성 접착제 등으러 상호 접속시키면 된다. 그리하여 반도체 칩(13)의 칩패드는 그 위에 접속된 내부리드(17)와 이 내부리드(17)와 접촉 또는 접속된 외부리드(15) 그리고 외부홀더(10)의 저면에 각 외부리드(15)와 접합되어 있는 솔더볼(14)과 도통상태가 되며, 그 솔더볼(14)를 통해 외부회로와 접속될 수있는 것이다.
한편, 상기와 같이 외부홀더(10)의 요홈부(12a)에 반도체 칩(13)과 내부홀더(11)를 설치한 후, 그 내부홀더(11)의 중공부(16a)의 상면측 개구에는 꼭맞게 제작된 덮개를 끼워서 요홈부(12a) 내의 반도체 칩(13) 및 내부리드(17)를 외부와 차단한다. 바람직하게는 덮개(19)가 이탈되는 일이 없도록 그 가장자리를 접착제로 고정하는 것이 좋다.
이상에서 상세히 설명한 바와 같이 본 발명 반도체 패키지는 외부홀더의 상면에 형성된 요홈부의 내측에 반도체 칩을 설치하고 내부홀더를 설치하되 그 내부홀더에 결합된 내부리드를 반도체 칩의 칩패드와 직접 접속시키는 구조이므로, 종래의 패키지 조립시 행하는 와이어 본딩과 몰딩을 배제한다. 따라서 패키지 조립성이 향상되고 특히 본딩된 와이어가 몰딩시 에폭시 주입압력에 의하여 처지거나 끊어지는 문제가 없어진다. 한편, 내부홀더의 중공부 내측에 위치하는 반도체 칩 주위로는 여유공간이 존재하는데, 그 상측에 씌워지는 덮개로서 예시하지는 않았지만 통기구가 있는 것을 사용하면 외부로의 열방출이 용이하여 방열효과를 높일 수 있고, 뿐만 아니라 반도체 칩은 그 여유공간에 아무런 방해를 받지 않고 자연스럽게 열팽창할 수 있게 되어 그 그 열팽창에 의하여 내외부홀더 등에 크랙이 발생할 염려가 없게 된다.
이와같이, 본 발명은 조립성 향상을 통해 반체 패키지의 생산성 향상시키는 동시에, 와이어의 처짐 및 크랙발생 문제 해결을 통해 패키지의 신뢰성을 높일 수 있는 것이다.

Claims (3)

  1. 상면에 오목하게 형성된 요홈부를 가지며 이 요홈부의 내측 벽면과 저면에 양끝이 위치하도록 다수의 도전체인 외부리드가 매립되어 있는 외부홀더와, 이 외부몸체의 저면에 각 외부리드의 끝에 대응하여 부착되어 있는 다수의 전기 접속을 위한 솔더볼과 상기한 외부몸체의 요홈부 바닥면에 부착고정되는 반도체칩, 그리고 이 반도체 칩 주위를 에워싸는 형태로서 상하면으로 개구된 중공부를 가지며 상기한 외부몸체의 요홈부에 내측 벽면과 밀착하게 삽입설치되며 한쪽끝이 상기한 다수의 외부리드의 각 끝과 전기접속되고 다른 쪽 끝이 중공부 내측으로 돌출되어 상기한 반도체 칩의 패드에 각각 접속되는 다수의 도전체인 내부리드가 부분 매립되어 있는 내부홀더가 구비된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기한 내부홀더에 부분 매립되어 있는 다수의 내부리드의 각 끝에 부착되어 상기한 반도체 상기한 반도체 칩의 패드에 각각 용접될 수 있는 메탈이 더 구비된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기한 내부홀더의 중공부 내에 있는 상기한 반도체 칩과 내부리드를 보호도록 그 중공부의 상면측 개구를 폐쇄하도록 씌워지는 덮개가 더 구비된 것을 특징으로 하는 반도체 패키지.
KR1019950043153A 1995-11-23 1995-11-23 반도체 패키지 KR100201387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043153A KR100201387B1 (ko) 1995-11-23 1995-11-23 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043153A KR100201387B1 (ko) 1995-11-23 1995-11-23 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970030712A KR970030712A (ko) 1997-06-26
KR100201387B1 true KR100201387B1 (ko) 1999-06-15

Family

ID=19435345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043153A KR100201387B1 (ko) 1995-11-23 1995-11-23 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100201387B1 (ko)

Also Published As

Publication number Publication date
KR970030712A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR860000410B1 (ko) 반도체장치 및 그 조립방법
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
KR960019676A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
KR100201387B1 (ko) 반도체 패키지
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP3134445B2 (ja) 樹脂封止型半導体装置
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR200162279Y1 (ko) 에리어 어레이 패키지
KR100244502B1 (ko) 칩 사이즈 패키지
KR100206886B1 (ko) 컬럼형 패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
KR20000014539U (ko) 반도체 패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
JPS5949695B2 (ja) ガラス封止半導体装置の製法
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR200286323Y1 (ko) 반도체패키지
KR950015731A (ko) 반도체 장치용 패키지 및 그 제조방법
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법
KR100431315B1 (ko) 반도체패키지및그제조방법
KR950005966B1 (ko) 수지밀봉형 반도체장치
KR100244503B1 (ko) 칩 사이즈 패키지 제조용 팬스 테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee