KR200162279Y1 - 에리어 어레이 패키지 - Google Patents
에리어 어레이 패키지 Download PDFInfo
- Publication number
- KR200162279Y1 KR200162279Y1 KR2019960020434U KR19960020434U KR200162279Y1 KR 200162279 Y1 KR200162279 Y1 KR 200162279Y1 KR 2019960020434 U KR2019960020434 U KR 2019960020434U KR 19960020434 U KR19960020434 U KR 19960020434U KR 200162279 Y1 KR200162279 Y1 KR 200162279Y1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- area array
- semiconductor chip
- outlead
- array package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 고안은 에리어 패키지에 관한 것으로, 종래의 반도체 패키지는 아웃리드가 외부로 돌출형성되어 있어서 외부의 충격으로부터 휨이 발생하는 문제점이 있었다. 본 고안 에리어 어레이 패키지는 종래와 같이 아웃리드를 외부로 돌출형성시키지 않음으로서 외부의 충격으로부터 아웃리드가 휨이 발생하는 것을 방지하는 효과가 있고, 종래와 같이 솔더를 용융하여 패키지를 실장하지 않고, 스크류를 이용하여 착,탈함으로서 리페어시 착탈이 용이할 뿐 아니라 패키지에 열을 가하지 않게 되어 신뢰성이 저하되는 것을 방지하는 효과가 있다. 그리고, 종래 반도체 패키지에서 필수적으로 수행하던 트리밍공정과 포밍공정을 배제함으로써 공수절감에 따른 생산성이 향상되는 효과가 있다.
Description
제1도는 종래 반도체 패키지의 리드프레임을 보인 평면도.
제2도는 종래 반도체 패키지의 구조를 보인 종단면도.
제3도는 종래 반도체 패키지의 실장구조를 보인 종단면도.
제4도는 본 고안 에리어 어레이 패키지의 제1실시예를 보인 것으로,
(a)는 종단면도,
(b)는 횡단면도.
제5도는 제4도의 제1실시예에 따른 제조방법을 설명하기 위한 것으로,
(a)는 리드본딩공정,
(b)는 다이본딩공정,
(c)는 와이어본디공정,
(d)는 몰딩공정.
제6도는 본 고안 에리어 어레이 패키지의 제2실시예를 보인 종단면도.
제7도는 본 고안 에리어 어레이 패키지가 피시비기판에 실장된 상태를 보인 사시도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 반도체 칩 11 : 리드
12 : 관통공 13 : 고정대
14 : 금속와이어 15 : 몰딩부
16 : 테이프 20 : 패들
본 고안은 에리어 어레이 패키지(AREA ARRAY PACKAGE) 것으로, 특히 패키지를 피시비기판에 착,탈이 용이하도록 한 에리어 어레이 패키지에 관한 것이다.
제1도는 종래 반도체 패키지의 리드프레임을 보인 평면도로서, 도시된 바와 같이, 종래의 리드프레임(1)은 양측 사이드레일(2)(2')의 내측에 반도체 칩을 부착하기 위한 패들(3)이 타이바(4)에 의하여 지지되어 있고, 그 패들(3)의 주변에는 다수개의 인너리드(1a)가 설치되어 있으며, 그 다수개의 인너리드(1a)들은 댐바(1b)에 의하여 각각 지지되어 있고, 상기 인너리드(1a)에 각각 아웃리드(1c)가 연장형성되어 있다.
상기와 같은 리드프레임(1)을 이용하여 제조된 반도체 패키지가 제2도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제2도는 종래 반도체 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 패들(3)의 상면에 반도체 칩(5)이 부착되어 있고, 그 반도체 칩(5)은 주변에 설치된 리드프레임(1)의 인너리드(1a)와 금속와이어(6)로 전기적인 연결이 되어 있으며, 상기 반도체 칩(5), 금속와이어(6), 인너리드(1a)를 포함하는 일정면적을 에폭시로 몰딩한 몰딩부(7)가 형성되어 있으며, 상기 인너리드(1a)에 연장하여 몰딩부(7)의 외측으로 아웃리드(1c)가 소정의 형태로 절곡형성된 구조로 되어 있다.
상기와 같은 종래 반도체 패키지는 반도체 칩(5)을 상기 패들(3)의 상면에 부착하는 다이본딩공정을 수행하고, 상기 반도체 칩(5)과 상기 인너리드(1a)를 금속와이어(6)로 전기기적인 연결을 하는 와이어본딩공정을 수행하며, 상기 반도체 칩(5), 인너리드(1a), 금속와이어(6)를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩공정을 수행하고, 상기 리드프레임(1)의 댐바(1b)를 제거하는 트리밍공정을 수행하며, 상기 아웃리드(1c)를 소정의 형태로 절곡하는 포밍공정을 수행하는 순서로 제조된다.
제3도는 상기와 같이 제조된 반도체 패키지를 실장한 실장구조를 보인 종단면도로서, 도시된 바와 같이, 패키지의 아웃리드(1c)를 피시비기판(8)의 상면에 솔더(9)를 개재하여 부착한 구조로 되어 있다.
그러나, 상기와 같은 종래의 반도체 패키지는 아웃리드(1c)가 외부로 돌출형성되어 있어서, 주변의 충격으로부터 쉽게 휨이 발생하는 문제점이 있었고, 실장시 솔더(9)를 용융하여 아웃리드(1c)를 피시비기판(8)의 상면에 부착함으로서 리페어(REPAIR)가 곤란한 문제점이 있었으며, 상기 솔더(9)를 용융시 패키지에 가해지는 열때문에 후공정에 패키지가 오동작을 일으키게 되어 신뢰성이 저하되는 문제점이 있었다.
그리고, 패키지의 제조시 상기 리드프레임(1)의 댐파(1b)를 제거하는 트리밍공정과, 상기 아웃리드(1c)를 소정의 형태로 절곡하는 포밍공정을 필수적으로 수행함으로서 공수절감에 따른 생산성을 향상시키는데 한계가 있는 문제점이 있었다.
본 고안의 주목적은 상기와 같은 여러문제점을 갖지 않는 에리어 어레이 패키지를 제공함에 있다.
본 고안의 다른 목적은 주위의 충격으로부터 아웃리드의 휨이 발생하는 것을 방지하도록 하는데 적합한 에리어 어레이 패키지를 제공함에 있다.
본 고안의 또 다른 목적은 탈,부착이 용이하여 리페어를 용이하게 할 수 있는 에리어 어레이 패키지를 제공함에 있다.
본 고안의 또다른 목적은 패키지의 실장시 열을 가하지 않고 실장함으로서 패키지의 신뢰성이 저하되는 것을 방지하도록 하는데 적합한 에리어 어레이 패키지를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 반도체 칩과, 그 반도체 칩의 주변에 나열설치되는 다수개의 리드와, 상기 반도체 칩과 다수개의 리드를 전기적으로 각각 연결하는 금속와이어와, 상기 리드의 하면을 외부로 노출시킴과 아울러 상기 반도체 칩, 리드, 고정대, 금속와이어의 일정부분을 몰딩하는 몰딩부와, 그 몰딩부의 4 모서리 부분에 각각 설치되며 관통공이 각각 형성되어 있는 고정대들을 구비하여서 구성된 것을 특징으로 하는 에리어 어레이 패키지가 제공된다.
이하, 상기와 같은 본 고안 에리어 어레이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제4도는 본 고안 에리어 어레이 패키지의 제1실시예를 보인 것으로, (a)는 종단면도이고, (b)는 횡단면도이다. 제5도는 제4도의 제1실시예에 따른 제조방법을 설명하기 위한 것으로, (a)는 리드본딩공정이고, (b)는 다이본딩공정이며, (c)는 와이어본딩공정이고, (d)는 몰딩공정이다.
도시된 바와 같이, 제1실시예에 따른 에리어 어레이 패키지는 반도체 칩(10)과, 그 반도체 칩(10)의 주변에 4각형으로 나열설치되는 다수개의 리드(11)와, 상기 반도체 칩(10)의 모서리에 근접하게 설치되며 관통공(12)이 각각 형성된 4개의 고정대(13)와, 상기 반도체 칩(10)과 다수개의 리드(11)를 전기적으로 각각 연결하는 금속와이어(14)와, 상기 리드(11)의 하면을 외부로 노출시킴과 아울러 상기 반도체 칩(10), 리드(11), 고저대(13), 금속와이어(14)의 일정부분을 액상수지로 몰딩한 몰딩부(15)를 구비하여서 구성된다.
상기 관통공(12)의 내측에는 나사부를 형성하여도 무방하고, 상기 금속와이어(14)는 금(Au)으로 하는 것이 바람직하다.
상기와 같이 구성되는 제1실시에 따른 본 고안 에리어 어레이 패키지의 제조방법을 제5도를 참조하여 설명하면 다음과 같다.
먼저, 테이프(16)의 상면에 상기 다수개의 리드(11)와 고정대(13)를 부착하는 리드본딩공정을 수행한다. 그런 다음, 상기 다수개의 리드(11)가 설치되어 있는 테이프(16)의 상면 중앙에 반도체 칩(10)을 부착하는 다이본딩공정을 수행한다.
그리고, 상기 반도체 칩(10)과 다수개의 리드(11)를 금속와이어(14)로 연결하는 와이어본딩공정을 수행하고, 상기 리드(11)의 하면을 외부로 노출시키고 고정대(13)의 관통공(12)이 막히지 않도록, 상기 반도체 칩(10), 리드(11), 고정대(13), 금속와이어(14)의 일정부분을 몰딩하는 몰딩공정을 수행하는 순서로 제조된다.
제6도는 본 고안 에리어 어레이 패키지의 제2실시예를 보인 종단면도로서, 기본적인 구성은 제1실시예와 동일하다. 다만, 상기 반도체 칩(10)의 하부에 그 반도체칩(10)을 부착하기 위한 패들(20)이 설치된다.
제7도는 본 고안 에리어 어레이 패키지가 피시비기판의 상면에 실장된 상태를 보인 사시도로서, 도시된 바와 같이, 상기 에리어 어레이 패키지의 고정대(13)에 형성된 관통공(12)에 스크류(30)를 삽입하고, 그 스크류(30)를 이용하여 피시비기판(31)의 상면에 패키지를 고정하였다.
이상에서 상세히 설명한 바와 같이, 본 고안 에리어 어레이 패키지는 종래와 같이 아웃리드를 외부로 돌출형성시키지 않음으로서 외부의 충격으로부터 아웃리드가 휨이 발생하는 것을 방지하는 효과가 있고, 종래와 같이 솔더를 용융하여 패키지를 실장하기 않고, 스크류를 이용하여 착,탈함으로서 리페어시 착탈이 용이할뿐아니라 패키지에 열을 가하지 않게되어 신뢰성이 저하되는 것을 방지하는 효과가 있다. 그리고, 종래 반도체 패키지에서 필수적으로 수행하던 트리밍공정과 포밍공정을 배제함으로서 공수절감에 따른 생산성이 향상되는 효과가 있다.
Claims (1)
- 반도체 칩과, 그 반도체 칩의 주변에 나열설치되는 다수개의 리드와, 상기 반도체 칩과 다수개의 리드를 전기적으로 각각 연결하는 금속와이어와, 상기 리드의 하면을 외부로 노출시킴과 아울러 상기 반도체 칩, 리드, 고정대, 금속와이어의 일정부분을 몰딩한 몰딩부와, 그 몰딩부의 4모서리 부분에 각각 설치되며 관통공이 각각 형성되어 있는 고정대들을 구비하여서 구성된 것을 특징으로 하는 에리어 어레이 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960020434U KR200162279Y1 (ko) | 1996-07-10 | 1996-07-10 | 에리어 어레이 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960020434U KR200162279Y1 (ko) | 1996-07-10 | 1996-07-10 | 에리어 어레이 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980009728U KR980009728U (ko) | 1998-04-30 |
KR200162279Y1 true KR200162279Y1 (ko) | 1999-12-15 |
Family
ID=19461175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960020434U KR200162279Y1 (ko) | 1996-07-10 | 1996-07-10 | 에리어 어레이 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200162279Y1 (ko) |
-
1996
- 1996-07-10 KR KR2019960020434U patent/KR200162279Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980009728U (ko) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5564392B2 (ja) | 半導体装置 | |
US5793613A (en) | Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
KR200162279Y1 (ko) | 에리어 어레이 패키지 | |
KR100218320B1 (ko) | 버틈 리드 패키지의 제조방법 | |
JP4764608B2 (ja) | 半導体装置 | |
KR100191859B1 (ko) | 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법 | |
KR940006580B1 (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
KR100206941B1 (ko) | 버틈 리드 패키지 및 그 제조방법 | |
KR100214494B1 (ko) | 고집적형 반도체 패키지 | |
KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
KR100201387B1 (ko) | 반도체 패키지 | |
KR100244502B1 (ko) | 칩 사이즈 패키지 | |
KR950007768Y1 (ko) | 박형 플렉시블 패키지 | |
KR200148634Y1 (ko) | 반도체 패키지 | |
KR0147157B1 (ko) | 티형 고집적 반도체 패키지 | |
KR0179922B1 (ko) | 직립형 패키지 | |
KR20000014539U (ko) | 반도체 패키지 | |
KR19980021722A (ko) | 고방열 반도체 패키지 | |
KR19980066329A (ko) | 반도체 패키지의 리드구조 | |
KR19980020499A (ko) | 플랫형 리드 프레임을 이용한 반도체 칩 패키지 | |
JPH10242366A (ja) | 半導体装置 | |
KR20000026215A (ko) | 반도체 버틈 리드 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision |
Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
B701 | Decision to grant | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |