KR100252737B1 - 수지봉합형 반도체 장치 및 그 제조방법 - Google Patents

수지봉합형 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100252737B1
KR100252737B1 KR1019960052193A KR19960052193A KR100252737B1 KR 100252737 B1 KR100252737 B1 KR 100252737B1 KR 1019960052193 A KR1019960052193 A KR 1019960052193A KR 19960052193 A KR19960052193 A KR 19960052193A KR 100252737 B1 KR100252737 B1 KR 100252737B1
Authority
KR
South Korea
Prior art keywords
lead
resin
wing
island
terminal
Prior art date
Application number
KR1019960052193A
Other languages
English (en)
Other versions
KR970024071A (ko
Inventor
켄이치 구리하라
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970024071A publication Critical patent/KR970024071A/ko
Application granted granted Critical
Publication of KR100252737B1 publication Critical patent/KR100252737B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

수지 봉합형 반도체 장치에서 반도체 장치가 탑재되는 아일랜드와, 이 아일랜드의 근처로부터 바깥으로 연장하는 복수의 단자 리드와, 상기 아일랜드의 마주 하는 한 쌍의 짧은 측면으로부터 연장하는 한 쌍의 윙 리드를 포함하는 리드 프레임이 사용된다. 그러나 상기 윙 리드들은 리드 프레임의 타이-바들과는 결합하지 않으며 상기 단자 리드들보다 더 낮은 평면에 위치한다. 이 장치에서는, 상기 단자 리드들의 피치가 협소할지라도, 상기 단자 리드들에 지장을 주지 않으면서 윙 리드를 제공할 수 있다.

Description

수지 봉합형 반도체 장치 및 그 제조방법
본 발명은 윙 리드를 갖는 수지 봉합형 반도체 장치 및 그 제조 방법에 관한 것이다.
제1도을 참조하면 참조부호 1로 표시된 종래 리드 프레임의 일례를 도시되어 있으며, 이 리드 프레임은 반도체 칩(도시되지 않음)을 탑재하는 직각 아일랜드(또는 다이 패드)(2)와, 상기 직각 아일랜드(2)의 마주하는 한 쌍의 긴 측면으로부터 리드 프레임(1)의 프레임(8)쪽으로 외측으로 연장하여 상기 아일랜드(2)가 프레임에 의해 지지받을 수 있게 하는 한 쌍의 핀(hanger pin)(3)과, 수지 또는 플라스틱 봉합형 반도체 장치의 외부로 연장하도록 형성된(단자 리드의) 다수의 외부 리드(4)와, 상기 수지 봉합형 반도체 장치의 내측 내에 위치하도록 형성하고 상기 아일랜드(2)의 근처에서부터 대응하는 외부 리드(4)쪽으로 외측으로 연장하는 (단자 리드의) 다수의 내부 리드(5)와, 상기 외부 리드를 움직이지 않게 하고 수지 봉합을 실시할 때 수지의 유출을 방지하는 한 쌍의 타이 바(tie-bars)(6)를 포함한다.
위에서 언급한 바와 같은 수지 봉합형 반도체 장치 제조 방법에서, 위에서 언급한 바와 같이 리드 프레임(1)의 아일랜드(2)상에 반도체 칩(도시되지 않음)이 다이-결합(die-bonded)되며 그런 다음 반도체 칩 위에 있는 각각의 전극과 이에 대응하는 내부 리드(5) 사이가 상호접속되도록 와이어 결합(wire bonding)이 실행되고, 그 후 제1도에 도시된 바와 같이, 몰드 라인(7)을 따라 정해진 크기로 몰드화 또는 패키지화됨으로써 조립체가 얻어진다. 이 수지 봉합 처리에서 각각의 인접하는 리드 쌍 사이로 유출되는 수지 몰드 본체는 타이-바(6)에 의해 막히게 되고, 그래서 타이-바(6)의 내부에 있는 각각의 인접하는 리드 쌍 사이에 수지가 버어 또는 플래시(burr on flash) 형태로 남아 있는다. 또한 각각의 인접하는 리드 쌍과 타이-바 사이의 플래시를 금형으로 절단 제거한다. 그 후 외부 리드(4)를 소정의 금속으로 도금한 다음, 외부 리드 각각의 선단과 걸이 핀을 절단해서 수지 봉합형 반도체 장치를 리드 프레임의 외부 프레임(8)으로부터 분리한다. 부가해서 외부리드(4)를 원하는 형태로 성형한다. 그래서 수지 봉합형 반도체 장치가 완성된다.
위에서 언급한 바와 같이 제조된 수지 봉합형 반도체 장치가 회로 기판에 납땜되어 장착될 때, 납땜 시에 열적 충격(thermal shock)으로 인하여 수지 몰드 본체(plastic molded body)에 침입한 수분이 수지 몰드 본체에서 나오기도 전에 기화하여, 기화된 수분이 수지 몰드 본체 내에 퍼지게 되고 그에 따라 수지 몰드 본체 내에 크랙이 생기는 문제가 있다.
이 문제를 해결하기 위해, 예를 들어 일본 특허 공개 번호 JP-A-63-133656호에는 제2도에 도시된 바와같이 윙 리드를 갖는 리드 프레임이 제안되어 있다. 이 일본 특허 공개 번호 JP-A-63-133656호의 기재된 바는 본 출원의 전체에 걸쳐 참고 문헌으로서 병합되어 있다. 제2도에서 제1도에 도시된 소자와 동일한 소자는 동일한 부호를 붙여 설명을 생략한다.
제1도 및 제2도에서 알 수 있는 바와 같이, 제2도에 참조부호 9로 표시된 리드 프레임은 종래의 걸이 핀(3)과는 별도로 직각 아일랜드(2)의 마주하는 한 쌍의 측면으로부터 외측으로 연장하고 타이-바(6)와 결합하는 한 쌍의 연장부(10)를 포함하며 각각의 연장부(10)는 한 쌍의 내부 리드(5) 사이에서 연장한다. 상기 연장부(10)는 아일랜드(2)를 지지하지만 단자 리드들 사이에서 연장하기 때문에, 이 연장부(10)를 걸이 핀(3)으로부터 연장하는 연장부(10)와 구별하기 위해 "윙 리드"라 칭한다.
상기 리드 프레임(9)를 사용해서 수지 봉합형 반도체 장치를 제조할 때, 상기 윙 리드(10)의 선단이 수지 몰드 본체의 외측으로 노출되기 때문에 윙 리드(10)는 수지 몰드 본체로 침입한 수분을 수지 몰드 본체 바깥으로 몰아내는 기능을 하며, 그래서 회로 기판에 수지 봉합형 반도체 장치를 장착할 때 가해지는 열로 인해 생기는 크랙의 생성을 방지할 수 있다. 그러므로 상기 윙 리드는 아일랜드의 단부와 수지 몰드 본체의 단부(즉, 몰드 라인 7) 사이의 거리가 가장 짧은 곳에 제공된다. 예를 들어, 제2도에 도시된 리드 프레임에서 윙 리드는 수지 몰드 본체의 세로 방향의 중앙에 제공된다. 또한, 상기 윙 리드는 아일랜드를 지지하는 리드로서의 역할도 하기 때문에 안정적인 수지 몰딩이 실현될 수 있다.
그렇지만 수지 몰드 본체의 외측에 위치하는 윙 리드(10)의 일부(몰드 라인의 외측)는 윙 리드로서 필요 없기 때문에 전달되어야 한다. 그러므로 각각의 인접하는 리드 쌍과 타이-바 사이의 플래시가 금형에 의해 절단되는 종래의 타이-바 절단 공정에서, 상기 윙 리드(10)는 각각의 인접하는 리드쌍과 타이-바 사이의 플래시와 함께 절단된다. 그렇지만 각각의 인접하는 리드 쌍과 타이-바 사이의 플래시와 함께 윙 리드(10)를 절단하기 위해서는, 윙 리드(10)에 각각의 인접하는 리드쌍과 타이-바 사이의 플래시가 부가되기 때문에, 각각의 인접하는 리드쌍과 타이-바 사이의 플래시 뿐만 아니라 윙 리드(10)를 동시에 절단할 수 있도록 금형의 펀치와 다이(die)를 변형해야 한다.
제3도를 참조하면 윙 리드를 갖는 리드 프레임을 사용해서 제조된 수지 봉합형 반도체 장치의 개략도가 도시되어 있다. 제3도에서 제2도에 도시된 소자와 동일한 소자는 동일한 도면 부호를 붙인다. 또한 제3도에서 도면 부호 11는 반도체 집적회로 칩을 나타내며 도면부호 12는 본딩 와이어를 나타내며 도면 부호 13는 봉합된 수지 몰드 본체를 나타낸다.
제3도에 도시된 바와 같이, 아일랜드(2)의 평면은, 내부 리드(5)가 위치하고 외부 리드(4)가 수지 몰드 본체(13)로부터 도출되는 평면보다 낮게 위치한다. 그렇지만 아일랜드(2)의 단부로부터 바깥으로 연장하는 윙 리드(10)는 단자 리드(4, 5)의 평면과 동일한 평면에 있는 수지 몰드 본체(13)에서 도출되기 때문에, 상기 윙 리드(10)는 단자 리드(4, 5)의 평면과 동일한 평면에 놓여 있는 타이-바(6)와 결합되도록 구부러져 있다.
위에서 언급한 바와 같이, 리드 프레임에 윙 리드가 제공되는 경우에는, 윙 리드를 갖지 않는 리드 프레임을 위해 설치된 종래 금형의 펀치와 다이를, 각각의 인접하는 리드 쌍과 타이-바 사이의 플래시뿐만 아니라 윙 리드도 동시에 제거할 수 있는 형태로 변형할 필요가 있다. 그러므로 모든 반도체 장치에 대해 동일한 위치에 윙 리드를 형성할 필요가 있다.
또한 윙 리드가 한 쌍의 인접하는 단자 리드 사이에 형성되어 있기 때문에, 반도체 장치의 크기를 작게 하기 위해 단자 리드의 피치(즉, 인접하는 단자 리드 사이의 간격)를 좁게 한다면, 타이-바 금형의 윙 리드부에서 펀치와 다이를 변형할 필요가 있다. 이것은 펀치와 다이의 기계화를 어렵게 한다. 또한 금형기 일부의 수명도 짧아진다.
위에서 언급한 환경 때문에, 단자 리드의 피치가 좁아진다면 몇몇 경우에 윙리드를 제공하는 것이 불가능하게 된다. 이 경우 봉합하는 공정 중에 아일랜드가 종종 노출되며, 회로 기판에 반도체 장치를 장착할 때는 크랙이 생기는 문제를 피할 수 없게 된다. 또한 윙 리드의 위치가 고정되어 있기 때문에 리드 설계의 자유도는 제한 받게 된다.
따라서 본 발명의 목적은 윙 리드를 갖는 수지 봉합형 반도체 장치 및 위에서 언급한 종래 방법의 결점을 극복할 수 있는 수지 봉합형 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 단자 리드의 피치가 좁아질지라도 간섭 없이 윙 리드를 갖는 개선된 수지 봉합형 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명의 상기 목적 및 다른 목적은, 본 발명에 따라, 아일랜드 위에 탑재된 반도체 칩과, 내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와, 상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와, 상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체에서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하며, 상기 적어도 하나의 윙 리드는 상기 단자 리드들의 평면과는 다른 평면에 위치하여 상기 적어도 하나의 윙 리드가 상기 단자 리드들과 간섭하지 않으며, 상기 적어도 하나의 윙 리드는 굴곡부를 갖는 것을 특징으로 수지 봉합형 반도체 장치에 의해 달성된다.
제1도는 종래의 리드 프레임의 일례에 관한 패턴 다이아그램.
제2도는 윙 리드를 갖는 종래의 리드 프레임의 다른 일례에 관한 패턴 다이아그램.
제3도는 종래의 리드 프레임을 사용하여 제조된 종래의 수지 봉합형 반도체 장치에 대한 종단면도.
제4도는 본 발명에 따른 수지 봉합형 반도체 장치의 제1실시예에 대한 종단면도.
제5도는 제4도에 도시된 수지 봉합형 반도체 장치를 사용하는 윙 리드를 갖는 본 발명에 따른 리드 프레임의 제1실시예에 대한 패턴 다이아그램.
제6도는 제4도에 도시된 수지 봉합형 반도체 장치를 사용하는 윙 리드를 갖는 본 발명에 따른 리드 프레임의 제2실시예에 대한 패턴 다이아그램.
제7도는 본 발명에 따른 수지 봉합형 반도체 장치의 제2실시예에 대한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
6 : 타이-바 15 : 리드 프레임
16 : 직각 아일랜드 28 : 걸이 핀
일 실시예에서 적어도 하나의 윙 리드는 굴곡부를 갖는다. 또한 상기 적어도 하나의 윙 리드는 단자 리드의 평면보다 더 낮은 평면에 위치한다.
본 발명에 다른 일면에 따라, 아일랜드 위에 탑재된 반도체 칩과, 내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와, 상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와, 상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체로서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하며, 상기 적어도 하나의 윙 리드는 상기 단자 리드들의 평면과는 다른 평면에 위치하여 상기 적어도 하나의 윙 리드가 상기 단자 리드들과 간섭하지 않으며, 상기 수지 몰드 본체는 상기 외부 리드 돌출하는 측면에 단차부(stepped portion)를 가지며, 상기 적어도 하나의 윙 리드의 프리 외부 선단부(free outer end portion)의 하부 표면이 상기 수지 몰드 본체의 상기 단차부에서 노출되는 것을 특징으로 하는 수지 봉합형 반도체 장치가 제공된다.
본 발명의 또 다른 일면에 따라, 아일랜드 위에 탑재된 반도체 칩과, 내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와, 상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와, 상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체로서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치의 제조 방법에 있어서, 프리 외부 선단을 갖는 상기 적어도 하나의 윙 리드를 갖는 리드 프레임을 사용하되, 상기 프리 외부 선단은 상기 리드 프레임의 타이-바와 결합하지 않으며, 상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시켜, 상기 적어도 하나의 윙 리드와 상기 단자 리드들은 간섭하지 않으며, 상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시킨 후, 상기 반도체 칩을 상기 아일랜드 위에 다이-본딩시키고, 상기 각각의 단자 리드의 상기 내부 리드는 상기 접속 와이어를 통해 상기 반도체 칩의 상기 대응하는 전극에 전기적으로 접속되며, 상기 적어도 하나의 윙 리드의 평면보다 더 높지 않은 위치에서 단차부를 갖는 수지 봉합용 하부 금형을 사용하고, 상기 적어도 하나의 윙 리드를 상기 수지 봉합 하층 금형의 상기 단차부에 설치함으로써 수지 봉합을 실시하는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법에 제공된다.
양호하게, 아일랜드 위에 탑재된 반도체 칩과, 내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와, 상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와, 상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체로서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치의 제조 방법에 있어서, 프리 외부 선단을 갖는 상기 적어도 하나의 윙 리드를 갖는 리드 프레임을 사용하되, 상기 프리 외부 선단은 상기 리드 프레임의 타이-바와 결합하지 않으며, 상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시켜, 상기 적어도 하나의 윙 리드와 상기 단자 리드들은 간섭하지 않으며, 상기 적어도 하나의 윙 리드는 상기 아일랜드의 외부 선단과 수지 봉합용 금형의 측면 사이의 거리보다 더 긴 거리를 가지며, 수지 봉합이 실시될 때 상기 적어도 하나의 윙 리드는 프리 외부 선단이 상기 수지 봉합용 금형의 상기 측면으로 밀려 나가도록 탄성 변형되는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법이 제공된다.
본 발명의 상기 목적 다른 목적 및 이점은 첨부된 도면을 참조하여 본 발명의 양호한 실시예의 설명으로부터 분명하게 된다.
제4도를 참조하면 본 발명에 따른 수지 봉합형 반도체 장치의 제1실시예에 대한 개략도가 도시되어 있다. 제4도에서 수지 봉합형 반도체 장치는 도면부호 14로 표시되어 있으며, 수지 봉합형 반도체 장치(14)에서 사용되는 리드 프레임의 제1실시예는 제5도의 패턴 다이아그램으로 도시되어 있고 리드 프레임은 도면 부호 15로 표시되어 있다.
제4도에 도시된 수지 봉합형 반도체 장치를 설명하기 전에 제5도에 도시된 리드 프레임(15)을 설명한다.
제5도에 도시된 바와 같이, 리드 프레임(15)은 반도체 칩(제4도에서 도면 부호 20)을 탑재하는 직각 아일랜드(16)와, 이 아일랜드(16)를 프레임(15A)으로 지지하기 위해 아일랜드(16)의 마주하는 한 쌍의 긴 측면으로부터 프레임(15A) 쪽으로 외측으로 연장하는 한 쌍의 걸이 핀(28)과, 수지 봉합형 반도체 장치의 수지 몰드 본체(제4도에서 도면 부호 25)로부터 외측으로 연장하도록 형성된(단자 리드의) 다수의 외부 리드와, 수지 몰드 본체의 내부에 위치하도록 형성되며 대응하는 외부 리드(18)의 아일랜드(16)의 근처로부터 외측으로 연장하는 다수의 내부 리드(19)와, 외부 리드(18)를 붙들어매며 수지 봉합이 실시될 때 수지의 유출을 방지하는 한 쌍의 타이-바(21)와, 직각 아일랜드(16)의 마주하는 한 쌍의 짧은 측면으로부터 외측으로 연장하며 한 쌍의 내부 리드(19) 사이에서 각각 연장하는 한 쌍의 윙 리드(17)를 포함한다. 상기 윙 리드(17)는 수지 몰드 본체(제4도에서 참조부호 25)의 외부로부터 수지 몰드 본체로 침투하는 수분을 몰아내는 기능을 하며 그러므로 회로 기판 위에 수지 봉합형 반도체 장치를 장착할 때 가해지는 열로 인하여 생기는 크랙을 방지할 수 있다.
도시된 실시예에서 리드 프레임(15)은, 직각 아일랜드(16)의 각각의 짧은 측면에서부터 연장하는 상기 윙 리드(17)가 타이-바(21)와 결합하지 않고 제5도에 도시된 바와 같이 몰드 라인(25A)의 내부에서 끝나는 프리 외부 선단을 가지며, 상기 걸이 핀(28)이 단차부(stepped portion)를 가지며 이 단차부는 상기 아일랜드(16)의 평면이, 내부 리드가 위치하고 외부 리드(18)가 수지 몰드 본체(25)로부터 도출되는 평면보다 낮은 위치에 있도록 억압가공시킴으로써 형성될 수 있다는 것을 특징으로 한다. 한편, 윙 리드(17)는 상기 억압 가공에 영향받지 않으며 윙 리드(17)는 아일랜드(16)의 평면과 동일한 평면에 있다.
위에서 언급한 바와 같은 리드 프레임(15)을 사용해서 제조된 제4도에 도시된 반도체 장치의 실시예는 반도체 칩(20)이 땜납과 같은 장착 재료(23)로 아일랜드(16)위에 장착되며, 반도체 칩(20)위의 전극(20A)은 본딩 와이어(24)를 통해 와이어 본딩 공정에 의해 내부 리드(19)에 결합된다. 그래서 조립된 아일랜드(16)와 반도체 칩(20)은 제4도에 도시된 바와 같이 수지 몰드 본체(25)로 봉합된다.
수지 봉합 시, 아일랜드 평면의 위치와 동일한 위치에 있는 단차부(26A)를 갖는 수지 봉합용 금형(26)은 제4도에 일점쇄선으로 도시된 바와같이 종래이 수지 봉합용 금형(도시되지 않음)과의 조합으로 사용되어 윙 리드(17)가 단차부(24A)상에서 지지받으며 그런 다음 상하 금형으로 한정된 공간으로 수지가 주입되고 아일랜드 평면과 동일한 평면에 있는 윙 리드(17)의 프리 외부 선단의 더 낮은 표면(17A)이 제4도에서 알 수 있는 바와 같이 형성된 수지 몰드 본체(25)로부터 노출된다.
부가적으로 위에서 언급한 바와 같이 리드 프레임(15)의 윙 리드(17)는 타이-바(21)와 결합되어 있지 않기 때문에 윙 리드(17)를 더 이상 절단할 필요가 없다. 따라서, 윙 리드 절단 다이를 갖지 않는 종래의 타이-바 절단 다이를 사용할 수 있다. 그러므로, 리드 피치가 좁아질지라도 절단 다이 펀치와 다이를 기계화하는 어려움이 없어지며 절단 다이의 일부의 수명이 짧아지지도 않는다.
또한, 상기 윙 리드(17)는 내부 리드(19)와 외부 리드(18)의 평면과 동일한 평면에 있지 않기 때문에 윙 리드(17)는 내부 리드(19) 및 외부 리드(18)와 간섭하지 않는다. 그러므로, 내부 리드(19)와 외부 리드(18)의 피치(즉, 단자 리드의 간격)가 좁아질지라도 반도체 장치가 회로 기판 상에 장착될 때 크랙의 생성을 확실하게 방지할 수 있다. 특히 도시된 실시예에서 수지 봉합용 금형(26)의 단차부(26A)의 레벨과 관련하여 걸이 핀(28)의 단차부의 억압가공을 최적화함으로써 윙 리드(26A)는 형성된 수지 몰드 본체(25)로부터 확실하게 노출될 수 있으며 이에 의해 크랙 생성을 확실하게 방지할 수 있다.
위에서 알 수 있는 바와 같이 윙 리드(17)의 개수와 위치를 제한할 필요가 없기 때문에 리드 프레임의 설계 자유도가 향상된다. 예를 들어 제6도에 도시된 바와 같이, 수분을 몰아내는 효과를 향상시키기 위해 4개의 리드 프레임(27)이 제공될 수 있다. 제6도에서 제5도에 도시된 소자와 유사한 소자는 동일한 도면 부호를 붙였으며 그 설명은 생략한다. 제6도으로부터 리드 피치가 좁아질지라도 윙 리드를 제공할 수 있다는 것을 이해할 수 있다.
제7도를 보면, 본 발명에 따른 수지 봉합형 반도체 장치의 제2실시예의 개략도가 도시되어 있다. 제7도에서 제4도에 도시된 소자와 유사한 소자는 동일한 도면 부호를 붙이며 그 설명은 생략한다.
제4도와 제7도의 비교에서 알 수 있는 바와 같이, 수지 봉합형 반도체 장치의 제2실시예는 도면 부호 29로 표시되어 있으며, 아일랜드(16)로부터 외측으로 연장하는 각각의 윙 리드(30)는 아일랜드의 선단과 아일랜드의 레벨에서의 수지 봉합용 금형의 측면 사이의 거리보다 약간 더 긴 길이를 가지며, 또한 상향 굴곡부(30A)를 가지지만, 상기 윙 리드(30)의 프리 외부 선단부는 아일랜드(16)의 선단부와 동일한 평면상에 있다.
제2실시에에서의 수지 봉합형 반도체 장치의 이점은 제1실시예에서의 수지 봉합형 반도체 장치의 이점과 동일하다. 또한 윙 리드(30)는 굴곡부(30A)를 가지기 때문에 윙 리드(30)를 길이 방향으로 누를 때 복원력이 발휘된다. 환언하면, 스프링 작용이 생긴다. 그러므로 종래의 수지 봉합용 금형(31)의 측면(31A)으로 윙 리드(30)의 프리 외부 선단부가 탄성적으로 들어가는 상태에서 수지 봉합이 실시되면 수지 봉합 공정 과정에서 윙 리드(30)는 금형(31)의 측면(31A)을 계속해서 밀기 때문에 윙 리드(30)의 프리 외부 선단은 수지 몰드 본체(25)로부터 확실하게 노출된다. 그 결과 크랙 생성을 방지할 수 있다.
지금까지 특정의 실시예를 참조하여 본 발명을 도시하고 설명하였다. 그렇지만, 본 발명은 설명된 구조의 상세한 설명에 제한 받지 아니하며 변형 및 수정이 첨부된 클레임의 범주내에서 이루어질 수 있다는 것을 이해해야 한다.
위에서 언급한 실시예에서, 윙 리드와 단자 리드를 각각 상이한 평면에 설치하기 위해 걸이 핀을 억압가공한다. 그렇지만, 윙 리드는 걸이 핀의 위치에서 억압가공될 수 있다. 부가하여, 제5도 및 제6도에 도시된 내부 리드, 외부 리드 및 걸이핀의 위치는 자유롭게 변형될 수 있다.
상기 제2실시예에서, 상기 윙 리드는 상향 굴곡부(30A) 대신에, 아래쪽으로 구부러질 수도 있다. 또한 두 개 이상의 굴곡부가 윙 리드에 제공될 수 있다. 윙 리드의 선단을 수지 봉합용 금형의 측면으로 강제로 밀어넣음으로써 상기 윙 리드는 아일랜드의 측면과 수지 봉합용 금형의 측면 사이의 거리보다 약 더 긴 거리를 가지며 또한 윙 리드는 탄성적으로 구벌질 수 있으므로 윙 리드의 선단은 수지 봉합용 금형의 측면으로 밀려나간다.
위에서 언급한 바와 같이 본 발명에 따른 반도체 장치에서 윙 리드와 단자리드는 동일한 위치에 있지 않기 때문에 윙 리드는 단지 리드에 방해되지 않는다. 그러므로, 단자 리드의 피치가 좁아질지라도 윙 리드를 항상 제공하는 것이 가능하기 때문에 반도체 장치가 회로 기판에 장착될 때 열적 충격으로 야기되는 크랙을 확실하게 방지할 수 있다.
또한 리드 프레임에서 윙 리드는 타이-바와 결합하지 않기 때문에 윙 리드를 더 이상 절단하지 않아도 된다. 따라서, 윙 리드 절단 다이를 갖지 않는 종래의 타이-바 절단 다이를 사용할 수 있다. 또한 리드 피치가 좁아질지라도 절단 다이의 펀치와 다이를 기계화하는 어려움이 없어지며 절단 다이의 부품의 수명도 짧아지지 않는다.
또한 윙 리드의 수와 위치가 제한 받지 않으므로 리드 프레임의 설계 자유도가 향상된다.

Claims (7)

  1. 아일랜드 위에 탑재된 반도체 칩과,
    내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와,
    상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와,
    상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체에서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치에 있어서,
    상기 적어도 하나의 윙 리드는 상기 단자 리드들의 평면과는 다른 평면에 위치하여 상기 적어도 하나의 윙 리드가 상기 단자 리드들과 간섭하지 않으며,
    상기 적어도 하나의 윙 리드는 굴곡부를 갖는 것을 특징으로 수지 봉합형 반도체 장치.
  2. 제1항에 있어서, 상기 윙 리드는, 상기 아일랜드에서 연장하는 기단부로부터 윗쪽으로 한 번 굴곡된 후, 선단부가 다시 굴곡되어, 상기 아일랜드와 동일 평면에 위치하는 굴곡부를 갖는 것을 특징으로 하는 수지 봉합형 반도체 장치.
  3. 아일랜드 위에 탑재된 반도체 칩과,
    내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와,
    상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와,
    상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체에서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치에 있어서,
    상기 적어도 하나의 윙 리드는 상기 단자 리드들의 평면과는 다른 평면에 위치하여 상기 적어도 하나의 윙 리드가 상기 단자 리드들과 간섭하지 않으며,
    상기 수지 몰드 본체는 상기 외부 리드가 돌출하는 측면에 단차부(stepped portion)를 가지며, 상기 적어도 하나의 윙 리드의 프리 외부 선단부(free outer end portion)의 하부 표면이 상기 수지 몰드 본체의 상기 단차부에서 노출되는 것을 특징으로 하는 수지 봉합형 반도체 장치.
  4. 반도체 소자를 탑재하는 아일랜드와, 내부 리드 및 외부 리드로 이루어진 복수의 단자 리드와, 상기 아일랜드로부터 연장하면서 수지 몰드 본체내의 수분을 장치 외부로 몰아내기 위한 윙 리드를 갖는 수지 봉합형 반도체 장치의 제조 방법에 있어서,
    상기 윙 리드는 상기 아일랜드로부터 연장하는 기단부로부터 윗쪽으로 한 번 굴곡된 후 선단부가 다시 굴곡되어 상기 아일랜드와 동일 평면 상에 위치하는 굴곡부를 설치한 후, 수지 봉합 금형을 이용해서 수지 봉합을 행하는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법.
  5. 반도체 소자를 탑재하는 아일랜드와, 내부 리드 및 외부 리드로 이루어진 복수의 단자 리드와, 상기 아일랜드로부터 연장하면서 수지 몰드 본체내의 수분을 장치 외부로 몰아내기 위한 윙 리드를 갖는 수지 봉합형 반도체 장치의 제조 방법에 있어서,
    수지 몰드 본체 내부에 굴곡부를 갖는 윙 리드를 수지 봉합용 금형의 측면으로 억누른 상태에서 수지를 주입하고, 상기 윙 리드의 선단부가 상기 아일랜드와 동일한 평면 상에서 상기 수지 몰드 본체로부터 노출되도록 수지 봉합을 행하는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법.
  6. 아일랜드 위에 탑재된 반도체 칩과,
    내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와,
    상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와,
    상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체에서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치의 제조 방법에 있어서,
    프리 외부 선단을 갖는 상기 적어도 하나의 윙 리드를 갖는 리드 프레임을 사용하되, 상기 프리 외부 선단을 상기 리드 프레임의 타이-바와 결합하지 않으며,
    상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시켜, 상기 적어도 하나의 윙 리드와 상기 단자 리드들은 간섭하지 않으며,
    상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시킨 후, 상기 반도체 칩을 상기 아일랜드 위에 다이-본딩시키고, 상기 각각의 단자 리드의 상기 내부 리드는 상기 접속 와이어를 통해 상기 반도체 칩의 상기 대응하는 전극에 전기적으로 접속되며,
    상기 적어도 하나의 윙 리드의 평면보다 더 높지 않은 위치에서 단차부를 갖는 수지 봉합용 하부 금형을 사용해서, 상기 적어도 하나의 윙 리드를 상기 수지 봉합 하층 금형의 상기 단차부에 설치함으로써 수지 봉합을 실시하는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법.
  7. 아일랜드 위에 탑재된 반도체 칩과,
    내부 리드와 외부 리드를 각각 갖는 복수의 단자 리드로서, 상기 각각의 단자 리드의 상기 내부 리드는 상기 아일랜드의 근처로부터 외측으로 연장하고 접속 와이어를 통해 상기 반도체 칩의 대응하는 전극에 전기적으로 접속되는 상기 복수의 단자 리드와,
    상기 단자 리드들의 한 쌍의 인접하는 단자 리드 사이에서 상기 아일랜드로부터 외측으로 연장하는 적어도 하나의 윙 리드와,
    상기 반도체 칩, 상기 아일랜드, 상기 각각의 단자 리드의 내부 리드를 내장하여 봉합하는 수지 몰드 본체에서, 각각의 단자 리드의 상기 외부 리드가 상기 수지 몰드 본체로부터 돌출되고 상기 적어도 하나의 윙 리드의 선단이 상기 수지 몰드 본체로부터 노출되어 상기 수지 몰드 본체내에 있는 수분을 몰아내도록 되어 있는, 상기 수지 몰드 본체를 포함하는 수지 봉합형 반도체 장치의 제조 방법에 있어서,
    프리 외부 선단을 갖는 상기 적어도 하나의 윙 리드를 갖는 리드 프레임을 사용하되, 상기 프리 외부 선단을 상기 리드 프레임의 타이-바와 결합하지 않으며,
    상기 적어도 하나의 윙 리드를 상기 단자 리드의 평면과는 다른 위치의 평면에 위치하도록 상기 리드 프레임을 변형시켜, 상기 적어도 하나의 윙 리드와 상기 단자 리드들은 간섭하지 않으며,
    상기 적어도 하나의 윙 리드는 상기 아일랜드의 외부 선단과 수지 봉합용 금형의 측면 사이의 거리보다 더 긴 거리를 가지며, 수지 봉합이 실시될 때 상기 적어도 하나의 윙 리드는 프리 외부 선단이 상기 수지 봉합용 금형의 상기 측면으로 밀려 나가도록 탄성 변형되는 것을 특징으로 하는 수지 봉합형 반도체 장치의 제조 방법.
KR1019960052193A 1995-10-31 1996-10-31 수지봉합형 반도체 장치 및 그 제조방법 KR100252737B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-283542 1995-10-31
JP7283542A JP2806328B2 (ja) 1995-10-31 1995-10-31 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR970024071A KR970024071A (ko) 1997-05-30
KR100252737B1 true KR100252737B1 (ko) 2000-04-15

Family

ID=17666884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052193A KR100252737B1 (ko) 1995-10-31 1996-10-31 수지봉합형 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5703396A (ko)
JP (1) JP2806328B2 (ko)
KR (1) KR100252737B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190389A1 (en) * 1995-11-15 2002-12-19 Koenck Steven E. Reduction of electromagnetic interference in integrated circuit device packages
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6075283A (en) 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US5986332A (en) * 1998-08-12 1999-11-16 National Semiconductor Corporation Integrated circuit leadframe incorporating overhanging leads
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
JP2003046034A (ja) 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
US20040119862A1 (en) * 2002-12-16 2004-06-24 Jackson Hsieh Image sensor capable of radiating heat rapidly
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
CN106158810B (zh) 2015-04-03 2020-04-10 恩智浦美国有限公司 用于ic封装的具有偏转的连接杆的引线框架

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218263A (ja) * 1992-01-31 1993-08-27 Sony Corp リードフレーム及びこれを用いた樹脂封止型半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994448A (ja) * 1982-11-19 1984-05-31 Nec Corp ガラスシ−ル型半導体装置
JPS6199360A (ja) * 1984-10-19 1986-05-17 Fujitsu Ltd 半導体装置
JPS63133656A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp 半導体装置
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
CA1278618C (en) * 1987-07-20 1991-01-02 George Erdos Plastic encapsulated integrated circuit package with electrostatic shield
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
JPH05291473A (ja) * 1992-04-14 1993-11-05 Oki Electric Ind Co Ltd 樹脂封止型半導体装置およびそれに用いるリードフレーム
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JP2779573B2 (ja) * 1992-11-05 1998-07-23 住友特殊金属株式会社 高放熱性集積回路パッケージ
JPH08125097A (ja) * 1994-10-27 1996-05-17 Nec Corp リードフレーム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218263A (ja) * 1992-01-31 1993-08-27 Sony Corp リードフレーム及びこれを用いた樹脂封止型半導体装置

Also Published As

Publication number Publication date
US5703396A (en) 1997-12-30
JP2806328B2 (ja) 1998-09-30
JPH09129808A (ja) 1997-05-16
KR970024071A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
JP4388586B2 (ja) 半導体装置
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
JP2009071154A (ja) 半導体装置
JP4243270B2 (ja) 半導体装置の製造方法
KR20010021362A (ko) 전자부품 및 그 제조방법
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP3747991B2 (ja) 半導体装置の製造方法
JP4764608B2 (ja) 半導体装置
KR960003854B1 (ko) 반도체 장치 제조방법
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
JPH0653399A (ja) 樹脂封止型半導体装置
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
KR950015731A (ko) 반도체 장치용 패키지 및 그 제조방법
JPS61194861A (ja) 樹脂封止型半導体装置
KR100229224B1 (ko) 리드 프레임 및 이 리드 프레임의 테이핑 장치
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
KR100460072B1 (ko) 반도체패키지
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2946775B2 (ja) 樹脂封止金型
KR100244502B1 (ko) 칩 사이즈 패키지
JPH0821660B2 (ja) リードフレームの製造方法
KR20000014539U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee