DE68927285T2 - Halbleiteranordnung mit Leiterrahmen - Google Patents

Halbleiteranordnung mit Leiterrahmen

Info

Publication number
DE68927285T2
DE68927285T2 DE68927285T DE68927285T DE68927285T2 DE 68927285 T2 DE68927285 T2 DE 68927285T2 DE 68927285 T DE68927285 T DE 68927285T DE 68927285 T DE68927285 T DE 68927285T DE 68927285 T2 DE68927285 T2 DE 68927285T2
Authority
DE
Germany
Prior art keywords
frame
frame body
chip
semiconductor chip
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927285T
Other languages
English (en)
Other versions
DE68927285D1 (de
Inventor
Hiroshi Intellectual Pr Harada
Susumu Intellectual Pro Harada
Kazuichi Intellectual Komenaka
Mitsugu Intellectual Miyamoto
Masashi Intellectual Muromachi
Kazuo Intellectual Pr Numajiri
Toshiharu Intellectual Sakurai
Haruki Intellectual Shimakawa
Kenji Intellectual P Takahashi
Yasuhiro Intellectual P Yamaji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Publication of DE68927285D1 publication Critical patent/DE68927285D1/de
Application granted granted Critical
Publication of DE68927285T2 publication Critical patent/DE68927285T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterbauelementeanordnung bzw. Halbleiteranordnung mit einer Leiterrahmenkonstruktion.
  • In jüngster Zeit hat sich die Forderung nach hoher Integration von Halbleiteranordnungen erhöht. Andererseits besteht auch eine Forderung nach einer Verringerung der äußeren Abmessungen der Halbleiteranordnung nach dem Verschließen bzw. Vergießen. Da die Größe der Halbleiterchips zunimmt, um die Forderung nach hoher Integration zu erfüllen, ist die Verringerung der äußeren Abmessungen sehr schwierig. Bisher hat es viele Bemühungen gegeben, um die äußeren Abmessungen zu verringern.
  • Fig. 1A bis 1E zeigen einen herkömmlichen Leiterrahmen und eine Halbleiteranordnung, die unter Verwendung des Leiterrahmens erzeugt werden, wie in der offengelegten japanischen Patentschrift (Tokkai Sho) Nr. 52-127756 dargestellt. Bei gegenwärtigen Stand der Technik werden zwei metallische Rahmenkörper 10 und 20 verwendet. Der erste metallische Rahmenkörper 10 weist einen Chipkontaktabschnitt 13 und Verbindungsstege 12 auf, die den Chipkontaktabschnitt 13 mit einem Verbindungsstreifen 11 verbinden. Fig. 1C ist eine Schnittansicht der Schnittlinie A-A' in Fig. 1B. Der zweite metallische Rahmenkörper 20 hat vorspringende Abschnitte 23 und eine Vielzahl von Leitungen bzw. Anschlußleitungen 25, die sich von einem Anschlußleitungsverbindungsabschnitt 24 zu einem mittleren Abschnitt erstrecken. Ein Stützstreifenabschnitt 22 stützt die Anschlußleitungen 25 (Fig. 1B, Fig. 1C). Ein Halbleiterchip 15 ist auf dem Chipkontaktabschnitt 13 angeordnet (Fig. 1D).
  • Der Chipkontaktabschnitt 13 wird durch Trennen entlang der Linie B-B' vom Verbindungsstreifen 11 abgetrennt. Der Chipkontaktabschnitt 13 mit dem Halbleiterchip 15 wird mit dem vorspringenden Abschnitt 23 verschweißt und an dem zweiten Rahmenkörper 20 befestigt (Fig. 1E).
  • Kontaktierungsflecken (nicht dargestellt) auf dem Halbleiterchip 15 werden durch Kontaktieren von Drähten (nicht dargestellt) mit den inneren Anschlußleitungsabschnitten der Anschlußleitungen 25 elektrisch verbunden.
  • Da die inneren Anschlußleitungsabschnitte der Anschlußleitungen 25 den Halbleiterchip 15 überlappen, ist es möglich, die äußeren Abmessungen der Halbleiteranordnung im Vergleich zu Anordnungen, bei denen der Chipkontaktabschnitt und die Anschlußleitungen aus einem einzigen Rahmenkörper erzeugt werden, zu verringern.
  • Nach dem Stand der Technik wird jedoch der Chipkontaktabschnitt 13 vom Verbindungsstreifen getrennt, nachdem der Halbleiterchip darauf angeordnet ist. Es besteht also ein Problem, nämlich daß während des Trennvorgangs Staub am Halbleiterchip haftenbleibt. Ferner besteht ein Problem bei der Handhabung der Rahmenkörper wegen der vorspringenden Abschnitte 23, da der vorspringende Abschnitt 23 wie ein Haken wirkt, wenn die Rahmenkörper während des Herstellungsprozesses übereinander gestapelt werden.
  • Bekannt ist auch das Anordnen eines Halbleiterchips auf einer Chipkontaktfläche, die sich von einem unteren Rahmen mittels eines Verbindungsstegs nach unten erstreckt und von einem oberen Rahmen beabstandet ist, der Kontaktleitungen bereitstellt, die mit dem Chip durch Kontaktierungsdrähte zu verbinden sind, wie in EP-A-108502 beschrieben. Dieses Dokument beschreibt eine Halbleiteranordnung gemäß dem Oberbegriff von Anspruch 1.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung mit einer verbesserten Anschlußleitungsanordnung unter Verwendung eines verbesserten Rahmenkörpers bereitzustellen.
  • Um diese Aufgabe zu lösen, stellt die Erfindung eine Halbleiteranordnung nach Anspruch 1 bereit.
  • Die Erfindung wird nachstehend mit Bezug auf die nichteinschränkend zu verstehenden Ausführungsformen und mit Bezug auf die beigefügten Zeichnungen beschrieben. Dabei zeigen:
  • Fig. 1A bis 1E einen herkömmlichen Rahmenkörper.
  • Fig. 2A eine Draufsicht einer Halbleiteranordnung, die in zwei Rahmenanordnungen angeordnet ist und Fig. 2B und 2C Schnittansichten der Schnittlinien A-A' bzw. B-B' in Fig. 2A;
  • Fig. 3 eine Schnittansicht, die eine Alternative zu der Rahmenanordnung darstellt, die in Fig. 2A-2C dargestellt ist;
  • Fig. 4 eine Schnittansicht die eine weitere Alternative zu der in Fig. 2A-2C dargestellten Rahmenanordnung darstellt;
  • Fig. 5A eine Draufsicht, die Isolierstrukturen der in Fig. 3 dargestellten Anordnung darstellt, und Fig. 5B eine Schnittansicht entlang der Schnittlinie A-A' in Fig. 5A;
  • Fig. 6A eine Draufsicht, die alternative Isolierstrukturen der in Fig. 3 dargestellten Anordnung darstellt, und Fig. 6B eine Schnittansicht entlang der Linien B-B' in Fig. 6A;
  • Fig. 7A bis 7J Darstellungen, die ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Doppelrahmenanordnung darstellen, wie in Fig. 2A-2C dargestellt;
  • Fig. 8A bis 8D Zeichnungen zur Erläuterung eines Verbindungsabschnitts zwischen einem ersten Rahmenkörper und einem zweiten Rahmenkörper;
  • Fig. 9 eine Draufsicht, die eine bevorzugte Anordnung der in einem Halbleiterchip ausgebildeten Kontaktierungsflecken und die inneren Anschlußleitungen darstellt;
  • Fig. 10A und 10B Darstellungen, die ein Problem der Kontaktierung zwischen den inneren Anschlußleitungen und den Kontaktierungsdrähten darstellen;
  • Fig. 11 eine Darstellung, die auch der Darstellung eines Problem der Kontaktierung zwischen den inneren Anschlußleitungen und den Kontaktierungsdrähten dient;
  • Fig. 12A und 12B Zeichnungen zur Erläuterung einer bevorzugten Form der inneren Anschlußleitungen;
  • Fig. 13 eine erste Ausführungsform eines Rahmenkörpers, der in einer Halbleiteranordnung gemäß der vorliegenden Erfindung verwendet wird;
  • Fig. 14 eine zweite Ausführungsform eines Rahmenkörpers, der in einer Halbleiteranordnung gemäß der vorliegenden Erfindung verwendet wird;
  • Fig. 16A und 16B Zeichnungen zur Erläuterung des Falles, wo die Verbindungsstege relativ lang sind;
  • Fig. 17 und 18 Schnittansichten zur Erläuterung des Grundes, warum die Abmessungen des ersten und des zweiten Rahmenkörpers in der Ausführungsform gemäß Fig. 13 verschieden sind.
  • Mit Bezug auf die Zeichnungen wird die vorliegende Erfindung nachstehend beschrieben. Die Anordnungen gemäß Fig. 2 bis 12 entsprechen jedoch nicht der vorliegenden Erfindung.
  • Fig. 2A ist eine Draufsicht einer Halbleiteranordnung, wobei ein Kunststoffgehäuse 71 zur besseren Erläuterung entfernt ist. Fig. 2B und 2C sind Schnittansichten entlang der Linien A-A' bzw. B-B' in Fig. 2A. In der Halbleiteranordnung ist ein Halbleiterchip 50 auf einem Chipkontaktabschnitt 33 angeordnet und mit einem leitfähigen Kleber (nicht dargestellt) darauf befestigt. Der Chipkontaktabschnitt 33 wird ausgebildet indem ein Verbindungssteg 32 niedergedrückt und verformt wird. Ein Verbindungsabschnitt 32b des Verbindungsstegs 32 stellt einen vorbestimmten Versatz h zwischen der Oberflächen des Chipkontaktabschnitts 33 und der eines Chipkontaktabschnitt-Auflageabschnitts 32a her. Der Versatz h ist so festgelegt, daß er größer oder gleich der Dicke des Halbleiterchips 50 ist.
  • Eine Vielzahl von inneren Anschlußleitungen 42a erstrecken sich nach innen, um den Halbleiterchip 50 zu überlappen. Bei der Herstellung der Halbleiteranordnung werden zwei getrennte Rahmenkörper verwendet, und zwar jeweils einer für die inneren Anschlußleitungen 42a und für die Chipkontaktfläche 33. Die untere Seite der inneren Anschlußleitungen 42a fällt also mit der oberen Seite des Chipkontaktflächenauflageabschnitts 32a zusammen. Die Einzelheiten des Aufbaus werden später bei der Beschreibung des Verfahrens zur Herstellung der Halbleiteranordnung beschrieben.
  • Der Kopfabschnitt der entsprechenden inneren Anschlußleitung 42a und der entsprechende Kontaktierungsfleck 54, der am Rand des Halbleiterchips 50 ausgebildet ist, werden über einen Kontaktierungsdraht 51 elektrisch verbunden. Die Halbleiteranordnung wird mit einem Kunststoffharz vergossen, damit sich ein Kunststoffgehäuse 71 bildet.
  • Bei der Halbleiteranordnung wird das Verhältnis zwischen der Breite N des Kunststoffgehäuses 71 und der Breite C des Halbleiterchips 50 folgendermaßen beschrieben:
  • C < N - &alpha; ...(1)
  • wobei &alpha; ein Rand ist. Da die inneren Anschlußleitungen 42a den Halbleiterchip 50 überlappen, kann die Breite C relativ groß ausgeführt sein im Vergleich zu einer bekannten herkömmlichen Halbleiteranordnung, bei der die inneren Anschlußleitungen und die Chipkontaktfläche aus einem einzigen Rahmenkörper ausgebildet sind.
  • Ferner kann die Strecke R vom Rand des Kunststoffgehäuses 71 bis zu der Kontaktierungsposition X der inneren Anschlußleitung 42a folgendermaßen ausgedrückt werden:
  • R < N - &beta; ...(2)
  • wobei &beta; ein Rand ist.
  • Wie aus der Gleichung (2) hervorgeht, wird die Strecke R nicht von der Halbleiterchipbreite C beeinflußt. Daher kann die Länge des Kontaktierungsdrahtes länger ausgeführt werden. Dadurch wird der Weg für Feuchtigkeit von außen zum Drahtkontaktierungsabschnitt länger, und das Eindringen von Feuchtigkeit kann verhindert werden. Die Zuverlässigkeit gegenüber Feuchtigkeitsschäden wird also erhöht.
  • Fig. 3 ist eine Schnittansicht einer weiteren Anordnung. Bei dieser Anordnung ist ein Isolierstreifen 57 zwischen den inneren Anschlußleitungen 42a und dem Halbleiterchip 50 ausgebildet. Der Isolierstreifen 57 besteht beispielsweise aus Polyimid und ist auf die inneren Anschlußleitungen 42a aufgeklebt. Bei dieser Anordnung kann der Kontaktierungsvorgang zwischen den inneren Anschlußleitungen 42a und den Kontaktierungsflächen 54 sicher durchgeführt werden, da der Isolierstreifen 57 die Belastung aufnimmt, die durch das Kontaktieren entsteht, wenn der Kontaktierungsdraht 51 mit den inneren Anschlußleitungen 42a kontaktiert wird. Die Passivierungsschicht (nicht dargestellt) auf dem Halbleiterchip kann also vor Problemen wie Rißbildung geschützt werden.
  • Fig. 4 ist eine Schnittansicht, die zeigt, daß ein Isolierpufferüberzug 58 auf dem Halbleiterchip 50 ausgebildet ist. Der Überzug 58 besteht aus Isoliermaterial, z.B. Polyimid oder Polyurethan. Der Überzug wird beispielsweise durch Schleuderbeschichtung auf dem Halbleiterchip, auf dem eine Passivierungsschicht vorhanden ist, und durch eine Ätzung ausgebildet, um die Kontaktierungsflecken 54 freizulegen, die auf dem Halbleiterchip 50 ausgebildet sind. Bei dieser Anordnung absorbiert der Überzug 58 die Belastung des Halbleiterchips, wenn die inneren Anschlußleitungen 42a während der Drahtkontaktierung den Halbleiterchip 50 berühren. Dadurch kann die Passivierungsschicht auf dem Halbleiterchip vor Rißbildung geschützt werden.
  • Fig. 5A bis 6B sind Zeichnungen, die Beispiele von Strukturen des Isolierstreifens 57 darstellen. In Fig. 5A und 5B ist der Isolierstreifen 57 lediglich selektiv auf dem Randabschnitt ausgebildet, und dient als eine Kontaktierungsfläche der inneren Anschlußleitungen 42a.
  • Andererseits ist in Fig. 6A und 6B das Isolierband 57 relativ breit und ist so ausgebildet, daß es alle inneren Anschlußleitungen 42a trägt. Die Belastung des Halbleiterchips 50 während des Kontaktierungsvorgangs kann also verringert werden, und die Drahtkontaktierung kann sicher durchgeführt werden.
  • Als nächstes wird der Herstellungsvorgang, der bei der Herstellung einer Halbleiteranordnung mit einem verbesserten Rahmenkörper angewendet wird, mit Bezug auf Fig. 7A bis 7J beschrieben.
  • Zuerst wird ein erster Rahmenkörper 30 hergestellt, der erste Rahmenkörper 30 weist einen Verbindungsstreifen 31, einen Trägerstreifen 36, der sich senkrecht vom Verbindungsstreifen 31 erstreckt, und einen Chipkontaktabschnitt 33 auf, der mit dem Verbindungsstreifen 31 über einen Verbindungssteg 32 verbunden ist. Der Chipkontaktabschnitt 33 wird zumindest durch ein Halbleiterchipgewicht nach unten gedrückt. Der Verbindungsstreifen 31 und der Trägerstreifen 36 bilden eine geschlossene Schleife, die den Chipkontaktabschnitt 33 umgibt. Ferner ist der Verbindungsstreifen 31 an ausgewählten Stellen mit Zinn 34 beschichtet. Vorzugsweise ist auf jeder Seite des Rahmenkörpers, der den Chipkontaktabschnitt 33 umgibt, ein verzinnter Abschnitt 34 ausgebildet. Der Durchmesser des verzinnten Abschnitts beträgt etwa 3 bis 5 mm. Der erste Rahmenkörper 30 weist ferner eine Vielzahl von Einstellöchern 35 (Fig. 7A) auf.
  • Als nächstes werden Halbleiterchips 50 auf den entsprechenden Chipkontaktabschnitten 33 angeordnet (Fig. 7B).
  • Dann wird der zweite Rahmenkörper 40 hergestellt. Der zweite Rahmenkörper 40 weist einen Verbindungsstreifen 41 und eine Vielzahl von Anschlußleitungen 42 auf. Die Anschlußleitungen 42 werden von einem Stützstreifen 43 gestützt und erstrecken sich von einem Anschlußleitungsverbindungsabschnitt 46 nach innen. Der zweite Rahmenkörper 40 hat auch verzinnte Abschnitte, die den verzinnten Abschnitten 34 des ersten Rahmenkörpers 30 entsprechen, und Einstellöcher 45, die den Einstellöchern 35 des ersten Rahmenkörpers 30 entsprechen (Fig. 7C).
  • Als nächstes wird der zweite Rahmenkörper 40 auf dem ersten Rahmenkörper 30 angeordnet, wobei die Einstellöcher 35 und 45 miteinander ausgerichtet sind. Dann wird an den Stellen, wo das Zinn galvanisch aufgebracht worden ist, ein Widerstandsschweißen durchgeführt (Fig. 7D).
  • In dem Fall, wo ein Verschweißen angewendet wird, um den ersten und den zweiten Rahmenkörper zu verbinden, werden die Rahmenkörper leicht verformt. Andererseits kann eine solche Verformung verhindert werden, wenn die oben beschriebene Schweißtechnik verwendet wird. Im allgemeinen werden für den Rahmenkörper Kupfermaterialien und keine 42er Legierung (Fe-Ni(42 %)) verwendet, um eine leichte Verarbeitung sicherzustellen. Solche Kupfermaterialien haben jedoch eine gute elektrische Leitfähigkeit und einen niedrigen thermischen Widerstand. Daher ist die beim Schweißen entstehende Wärme gering, und die Wärme wird leicht abgeführt. Wenn ein großer Strom zum Schweißen verwendet wird, um genügend Wärme zu erhalten, entsteht ein Problem, nämlich daß die Schweißelektrode am Rahmenkörper festklebt.
  • Wenn andererseits Zinn verwendet wird, ist es nicht erforderlich, die Schweißtemperatur so stark anzuheben, da das Zinn einen relativ niedrigen Schmelzpunkt hat, vorzugsweise wird die Summe der Dicke des Zinns des ersten und des zweiten Rahmenkörpers so gewählt, daß sie etwa 3 bis 5 µm beträgt. Neben Zinn kann auch ein Material mit einem niedrigen Schmelzpunkt (z.B. 300ºC), einer niedrigen elektrischen Leitfähigkeit, einer niedrigen thermischen Leitfähigkeit verwendet werden, das leicht eine Legierung mit einem Rahmenkörper bildet, z.B. eine Legierung auf Zinn-Grundlage wie etwa Lötmittel (Pb-Sn), Au-Sn.
  • In diesem Fall kann ein Bahnmaterial mit der oben beschriebenen Charakteristik zwischen dem ersten und dem zweiten Rahmenkörper angeordnet werden, anstelle der Beschichtung.
  • Ferner ist es möglich, lediglich einen der Rahmenkörper zu beschichten und außerdem die ganze Fläche des Rahmenkörper zu beschichten.
  • Als nächstes wird der Drahtkontaktierungsvorgang durchgeführt, indem die Kontaktierungsflecken auf dem Halbleiterchip 50 und die inneren Anschlußleitungen 42a mittels Kontaktierungsdrähten 51 verbunden werden (Fig. 7E).
  • Fig. 7F und 7G zeigen den Vorgang des Drahtkontaktierens. Ein leitfähiges Haftmittel 52 zum Befestigen des Halbleiterchips 50 auf der Chipkontaktfläche 33 wird bereitgestellt. Die Chipkontaktfläche 33 wird auf einem Heizerblock 61 (Fig. 7F) angeordnet. Da die inneren Anschlußleitungen 42a vom zweiten Rahmenkörper ausgehen, nämlich vom oberen Rahmenkörper 40, ist ein geringfügiger Spalt zwischen der Oberfläche des Heizerblocks 61 und den inneren Anschlußleitungen 42a vorhanden. Um den Drahtkontaktierungsvorgang sicher durchzuführen, werden daher die inneren Anschlußleitungen 42a auf der Oberfläche des Heizerblocks 61 mittels eines kraftausübenden Teils 62 befestigt. Nachdem Drahtkontaktieren wird das kraftausübende Teil 62 entfernt. Die inneren Anschlußleitungen 42a kehren aufgrund ihrer Elastizität in ihre ursprüngliche Lage zurück. Dadurch entsteht ein Spalt zwischen der Oberfläche des Halbleiterchips 50 und den inneren Anschlußleitungen 42a.
  • Dann wird der Form- bzw. Gießvorgang durchgeführt, beispielsweise unter Verwendung eines Spritzpreßverfahrens, um ein Kunststoffgehäuse 71 herzustellen (Fig. 7H).
  • Als nächstes werden eine Beschichtung der äußeren Anschlußleitungen 42b mit Lötmittel, ein Entfernen des Stützstreifens 43 und ein Trennen der Anschlußleitungen vom Anschlußleitungsverbindungsabschnitt durchgeführt (Fig. 7I).
  • Dann werden die äußeren Anschlußleitungen 42b gebogen, um ein Enderzeugnis herzustellen (Fig. 7J).
  • Fig. 8A bis 8D sind Zeichnungen, die ein Beispiel der Form des verzinnten Verbindungsabschnitts des ersten Rahmenkörpers 30 und des zweiten Rahmenkörpers 40 darstellen. Um die Beschreibung zu vereinfachen, sind ein Verbindungsabschnitt, der in dem Trägerstreifen 36 des ersten Rahmenkörpers 30 ausgebildet ist, und der Anschlußleitungsverbindungsabschnitt 46 des zweiten Rahmenkörpers 40 als Beispiel dargestellt. Wie in Fig. 8B dargestellt, hat der Trägerstreifen 36 des ersten Rahmenkörpers 30 eine Öffnung 38 zum Ausbilden eines Querstreifenabschnitts 37. Der Anschlußleitungsverbindungsabschnitt 46 des zweiten Rahmenkörpers 40 hat eine Öffnung 48 zum Ausbilden eines Längsstreifenabschnitts 47. Wenn also der erste und der zweite Rahmenkörper verbunden werden, überkreuzen die Streifenabschnitte einander und berühren sich auf einer relativ kleinen Fläche. Dadurch kann die Wärme während des Schweißens auf einer kleinen Fläche konzentriert werden, und das Schweißen kann effektiv durchgeführt werden.
  • Man beachte, daß der erste Rahmenkörper, auf sich der Halbleiterchip befindet, mit dem zweiten Rahmenkörper kombiniert wird. Das heißt, es findet kein Trennvorgang des Verbindungsstegs vor dem Vergießen statt. Das durch das Trennen bedingte Staubproblem, das nach dem Stand der Technik auftritt, kann also verhindert werden.
  • Fig. 9 ist eine Draufsicht, die das Verhältnis zwischen den Kontaktierungsflecken 54, die auf dem Halbleiterchip 50 ausgebildet sind, und den inneren Anschlußleitungen 42a darstellt. Wie in der Zeichnung dargestellt, erstreckt sich jede innere Anschlußleitung 42a nach innen durch den Raum zwischen den benachbarten Kontaktierungsflecken 54. Jeder Kopfabschnitt der entsprechenden inneren Anschlußleitung 42a ist zum Kontaktfleck hin gebogen, um mit diesem elektrisch verbunden zu werden.
  • Fig. 10A, 10B und 11 sind vergrößerte Zeichnungen, um zu beschreiben, warum die inneren Anschlußleitungen 42a vorzugsweise gebogen sind. In dem Fall, wo die innere Anschlußleitung 42a gerade ist, überqueren die innere Anschlußleitung 42a und der Kontaktierungsgrad 51 einander, wie in Fig. 10A dargestellt. In dem Fall, wo der Kontaktierungsdraht nicht entsprechend lang ist, besteht also ein Risiko, nämlich einer Berührung zwischen der inneren Anschlußleitung 42a und dem Kontaktierungsdraht 51 während des Drahtkontaktierungsvorgangs zwischen den Kontaktflecken 54 und dem Kopfabschnitt 42c der inneren Anschlußleitungen 42a, wie in Fig. 11 dargestellt. Da, wie bereits beschrieben, die inneren Anschlußleitungen nach dem Drahtkontaktierungsvorgang in ihre ursprüngliche Lage zurückkehren, wird der Kontaktierungsdraht von der inneren Anschlußleitung 42a gezogen und reißt mitunter aufgrund der Zugkraft. Daher wird die Anschlußleitung 42a an einem vorbestimmten Abschnitt 42d vorzugsweise gebogen, um die Berührung zu vermeiden.
  • Fig. 12A und 12B sind Zeichnungen zur Beschreibung der bevorzugten Form der inneren Anschlußleitungen. In Fig. 12A ist die innere Anschlußleitung angewinkelt. Andererseits ist die innere Anschlußleitung in Fig. 128 gebogen. Wenn die inneren Anschlußleitungen den Halbleiterchip während des Drahtkontaktierungsvorgangs berühren, erfolgt eine Belastung des Halbleiterchips. Wenn die inneren Anschlußleitungen gebogen sind, wird die Belastung verteilt, und das Risiko von Rissen in der Passivierungsschicht des Halbleiterchips kann vermindert werden. Die Kanten der inneren Anschlußleitungen sind also vorzugsweise abgerundet auszuführen.
  • Fig. 13 ist eine Draufsicht einer Ausführungsform gemäß der vorliegenden Erfindung. Bei dieser Ausführungsform hat der zweite Rahmenkörper oder -abschnitt 40A, der eine Vielzahl von Anschlußleitungen 42 aufweist, eine Kerbe bzw. Aussparung 49, um die Länge des Verbindungsstegs 32 zu vergrößern. Ferner sind die Innenabmessungen des ersten Rahmenkörper oder -abschnitts 30 und des zweiten Rahmenkörpers 40A unterschiedlich. Der erste Rahmenkörper 30 hat nämlich eine um d breitere Innenabmessung als der zweite Rahmenkörper 40A.
  • In Fig. 14 hat der Verbindungsstreifen 31 des ersten Rahmenkörpers 30A eine Kerbe 39, um die Länge des Verbindungsstegs 32 zu vergrößern. Der zweite Rahmenkörper 40A weist auch eine Kerbe 49 auf, die der Kerbe des ersten Rahmenkörpers 30 entspricht. Der Verbindungssteg ist also auch länger.
  • Fig. 15A bis 16B sind Zeichnungen zur Erklärung, warum es zweckmäßig ist, daß der Verbindungssteg länger ausgeführt ist. Wenn der Verbindungssteg 32 kurz ist, d.h. n1, wie in Fig. 15A und 15B dargestellt, läßt sich der Verbindungssteg 32 nur schwer durch Drücken auf die Innenanschlußleitung 32 mittels des kraftausübenden Teils 42 während des Drahtkontaktierungsvorgangs verformen. In dem Fall, wo die Höhe bzw. Strecke d1 von der unteren Oberfläche der Chipkontaktfläche 33 bis zur unteren Oberfläche des Verbindungsstreifens 31 höher ist als die Höhe h1 der Wand des Heizerblocks 61, werden nämlich die Rahmenkörper nicht gut am Heizblock 61 und am kraftausübenden Teil 62 befestigt. Dadurch kann das Drahtkontaktieren mit einem Spalt zwischen dem Heizerblock 61 und dem kraftausübenden Teil 62 durchgeführt werden.
  • In Fig. 16B ist eine Kerbe 49 am Verbindungsstreifen 41 ausgebildet, um die Länge des Verbindungsstegs 32 auf n2 zu erhöhen. Ferner hat das kraftausübende Teil 62A einen Spielraum 62b, wie in Fig. 15A dargestellt. Wenn die Rahmenkörper 30 und 40 einer Belastung ausgesetzt sind, wird die Verformung des Verbindungsstegs leicht erreicht, da der Verbindungssteg 32 länger ausgeführt ist und die Strecke zwischen dem Rand 62c des kraftausübenden Teils 62A und dem verformten Punkt 32c auf l2 verlängert worden ist. Die Rahmenkörper werden also durch das kraftausübende Teil 62A eng am Heizerblock 61 festgehalten, und das Drahtkontaktieren wird in einem stabilisierten Zustand durchgeführt. Der Spielraum 62b ermöglicht eine leichte Verformung des Verbindungsstegs 32.
  • Fig. 17 und 18 sind Darstellungen zur Erläuterung des Grundes, warum die Innenabmessungen des ersten und des zweiten Rahmenkörpers bei den Ausführungsformen gemäß Fig. 13 und 14 unterschiedlich sind. Fig. 17 und 18 sind Schnittansichten entsprechend der Linie E-E' in Fig. 13.
  • Wenn die Innenkanten der Spritzwerkzeuge 81 und 82 mit der Kante des ersten Rahmenkörpers 30 und 40 übereinstimmen, fließt das Gießharz (nicht dargestellt), das in die Formhöhlung 80 eingespritzt wird, mitunter durch den Schlitz zwischen den beiden Rahmenkörpern hindurch, um einen Grat zwischen den angrenzenden inneren Anschlußleitungen auszubilden. Zusätzliche Schritte, z.B. das Entfernen des Grates, der an den Anschlußleitungen haftet, sind also erforderlich. Ferner verursacht das Harz mitunter ernsthafte Probleme während des Trenn- und Biegevorgangs oder mindert die Zuverlässigkeit der Drahtverbindung.
  • Um das Problem zu beheben, wird der erste Rahmenkörper 30 um d (entsprechend der Kerbe 49 in Fig. 13) verbreitert, z.B. um 0,2 mm, in bezug auf den zweiten Rahmenkörper 40 in der Ausführungsform gemäß Fig. 13. Bei dieser Anordnung kann ein vorspringender Abschnitt 83a hergestellt werden, der den zweiten Rahmenkörper 40 mit dem oberen Spritzwerkzeug 81 halten soll. Der vorspringende Abschnitt 83a verhindert das Fließen des Gießharzes, und die Zuverlässigkeit und der Wirkungsgrad des Formvorgangs können erhöht werden.
  • Die vorliegende Erfindung ist mit Bezug auf eine spezifische Ausführungsform beschrieben worden. Weitere Ausführungsformen die auf den Prinzipien der vorliegenden Erfindung beruhen, sind für den Fachmann jedoch offensichtlich. Solche Ausführungsformen sind als im Schutzumfang der Ansprüche enthalten zu verstehen.

Claims (2)

1. Halbleiterbauelementeanordnung mit einer Leiterrahmenkonstruktien und einem Halbleiterchip (50) mit vorbestimmter Dicke, wobei die Leiterrahmenkonstruktion aufweist:
einen ersten Rahmenabschnitt (30, 30A), der eine geschlossene Schleife bildet, wobei der erste Rahmenabschnitt einen Chipkontaktabschnitt (33) trägt, der den Halbleiterchip trägt;
eine Verbindungsstegeinrichtung (32) zum Verbinden dieses Chipkontaktabschnitts mit dem ersten Rahmenabschnitt, wobei die Verbindungsstegeinrichtung (32) den Chipkontaktabschnitt (33) unter den ersten Rahmenabschnitt versetzt hält, und zwar mit einem Versatz, der größer oder gleich der Dicke des Halbleiterchips (50) ist, und
einen zweiten Rahmenabschnitt (40. 40A), der über dem ersten Rahmenabschnitt eine geschlossene Schleife bildet und in gemeinsamer Ausrichtung mit diesem vertikal gestapelt ist, so daß der erste und der zweite Rahmenabschnitt (30, 30A; 40, 40A) den Chipkontaktabschnitt (33) in einem zentralen Abschnitt der Leiterrahmenkonstruktion umgeben, wobei sich eine Vielzahl von Leiterabschnitten von dem zweiten Rahmenabschnitt in den zentralen Abschnitt erstrecken, um den Halbleiterchip zu überlappen, dadurch gekennzeichnet, daß der zweite Rahmenabschnitt eine schmalere Innenabmessung hat als der erste Rahmenabschnitt und ein Paar Kerben (49) hat, die auf einander gegenüberliegenden Seiten seines Innenumfangs ausgebildet sind, wobei jede Kerbe (49) über einer entsprechenden der Verbindungsstegeinrichtungen (32) positioniert ist und sich mit dem Innenumfang des ersten Rahmenabschnitts deckt oder diesen überlappt.
2. Halbleiterbauelementeanordnung nach Anspruch 1, wobei der erste Rahmenabschnitt (30, 30A) ein Paar Kerben (39) aufweist, die jeweils eine entsprechende Verbindungsstegeinrichtung (32) umgeben und an diese angrenzen.
DE68927285T 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen Expired - Fee Related DE68927285T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196453A JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE68927285D1 DE68927285D1 (de) 1996-11-07
DE68927285T2 true DE68927285T2 (de) 1997-03-06

Family

ID=16358064

Family Applications (2)

Application Number Title Priority Date Filing Date
DE68929251T Expired - Fee Related DE68929251T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen
DE68927285T Expired - Fee Related DE68927285T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE68929251T Expired - Fee Related DE68929251T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen

Country Status (7)

Country Link
US (1) US5198883A (de)
EP (2) EP0610971B1 (de)
JP (1) JP2522524B2 (de)
KR (1) KR920008254B1 (de)
DE (2) DE68929251T2 (de)
MY (1) MY105095A (de)
SG (2) SG47613A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH0650749B2 (ja) * 1989-06-28 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
EP0550013B1 (de) * 1991-12-27 2000-07-26 Fujitsu Limited Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
DE4345301C2 (de) * 1992-06-05 2003-11-20 Mitsubishi Electric Corp Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
SG44840A1 (en) * 1992-09-09 1997-12-19 Texas Instruments Inc Reduced capacitance lead frame for lead on chip package
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5770479A (en) 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
DE19704385C2 (de) * 1996-02-09 1998-04-09 Mci Computer Gmbh Verfahren zum Verbinden von Halbleiterchips mit einem Anschlußrahmen
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
JP3487173B2 (ja) 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6087195A (en) * 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
GB2350720A (en) * 1999-06-04 2000-12-06 Cts Comp Technology System Cor Coupling terminals of a lead frame
KR100621990B1 (ko) * 1999-07-09 2006-09-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US6576988B2 (en) * 1999-08-30 2003-06-10 Micron Technology, Inc. Semiconductor package
KR100355794B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
JP2002076233A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
KR101092616B1 (ko) * 2008-04-29 2011-12-13 일진머티리얼즈 주식회사 전자 부품용 금속 프레임
CN114334750B (zh) * 2022-03-09 2022-06-07 宁波德洲精密电子有限公司 引线框架的封装结构及其封装工艺

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127756A (en) * 1976-04-19 1977-10-26 Nec Corp Semiconductor unit
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS568862A (en) * 1979-07-04 1981-01-29 Nec Corp Manufacture of lead frame for semiconductor device
JPS5624959A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Semiconductor lead frame
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
JPS5737841A (en) * 1980-08-18 1982-03-02 Toshiba Corp Semiconductor device
EP0077276A3 (de) * 1981-10-13 1986-03-26 FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION Verfahren zur Herstellung eines hybriden Schaltkreismoduls
JPS58154241A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置及びその製法
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
JPS6037253U (ja) * 1983-08-23 1985-03-14 日本電気株式会社 半導体装置
US4563811A (en) * 1983-10-28 1986-01-14 At&T Technologies, Inc. Method of making a dual-in-line package
JPS60120543A (ja) * 1983-12-05 1985-06-28 Hitachi Ltd 半導体装置およびそれに用いるリ−ドフレ−ム
JPS60189958A (ja) * 1984-03-09 1985-09-27 Nec Kansai Ltd 半導体装置
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
JPS61160957A (ja) * 1985-01-09 1986-07-21 Miyota Seimitsu Kk リ−ドフレ−ム
JPS6240752A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPS6285453A (ja) * 1985-10-09 1987-04-18 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム材
JPS6288349A (ja) * 1985-10-15 1987-04-22 Toshiba Corp 半導体装置用金属フレ−ムの抵抗溶接方法
JPS62142338A (ja) * 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPS62142388A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS6315454A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置用リ−ドフレ−ム
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
JPS6344750A (ja) * 1986-08-12 1988-02-25 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPS6395639A (ja) * 1986-10-09 1988-04-26 Mitsubishi Electric Corp テ−プキヤリア
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH0834281B2 (ja) * 1987-09-10 1996-03-29 松下電子工業株式会社 半導体装置
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
JPH0724275B2 (ja) * 1987-11-06 1995-03-15 三菱電機株式会社 半導体装置
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
JP2569939B2 (ja) * 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置

Also Published As

Publication number Publication date
MY105095A (en) 1994-08-30
DE68927285D1 (de) 1996-11-07
EP0354696A3 (de) 1991-03-06
DE68929251T2 (de) 2001-05-23
KR900004006A (ko) 1990-03-27
DE68929251D1 (de) 2000-11-02
JP2522524B2 (ja) 1996-08-07
EP0354696A2 (de) 1990-02-14
KR920008254B1 (ko) 1992-09-25
EP0610971B1 (de) 2000-09-27
SG47613A1 (en) 1998-04-17
US5198883A (en) 1993-03-30
JPH0245969A (ja) 1990-02-15
EP0610971A1 (de) 1994-08-17
EP0354696B1 (de) 1996-10-02
SG50702A1 (en) 1998-07-20

Similar Documents

Publication Publication Date Title
DE68927285T2 (de) Halbleiteranordnung mit Leiterrahmen
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE19801252C1 (de) Halbleiterkomponente
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE3913221A1 (de) Halbleiteranordnung
DE3814469C2 (de)
DE2910959C2 (de) Leistungs-Halbleiterbauelement mit einer Ausgleichsplatte
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE10335622B4 (de) Harzversiegelte Halbleiterbaugruppe
DE69216658T2 (de) Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE3244323A1 (de) Drahtverbindungsvorrichtung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69927765T2 (de) Ic-karte und ihre struktur
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE4230330C2 (de) Bandträgerpackung und Verfahren zur Lötbondierung desselben durch Hochfrequenzerhitzung
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee