JP3426804B2 - 半導体装置用リードフレームおよび半導体装置 - Google Patents
半導体装置用リードフレームおよび半導体装置Info
- Publication number
- JP3426804B2 JP3426804B2 JP24177695A JP24177695A JP3426804B2 JP 3426804 B2 JP3426804 B2 JP 3426804B2 JP 24177695 A JP24177695 A JP 24177695A JP 24177695 A JP24177695 A JP 24177695A JP 3426804 B2 JP3426804 B2 JP 3426804B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- joint
- lead frame
- semiconductor device
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はリードが半導体チッ
プ上に引き回されるリードオンチップ（ＬＯＣ）構造を
有する半導体装置用のリードフレームおよびそれを用い
た半導体装置に関する。
プ上に引き回されるリードオンチップ（ＬＯＣ）構造を
有する半導体装置用のリードフレームおよびそれを用い
た半導体装置に関する。
【０００２】
【従来の技術】従来より提案されているＬＯＣ構造半導
体装置用リードフレームは、例えば特開平５−３４３４
４５号公報に示すように、ダイパッド用フレームとリー
ド用フレームのそれぞれの枠部に形成された接合部を例
えば抵抗溶接によって接合するという方法をとってい
る。この２枚のフレームを接合した例を図１０を参照し
て説明する。図１０（ａ）において、１はリード用フレ
ーム、２はリード、３は半導体チップ、４は例えばはん
だ等の接着材、５ａ及び５ｂは一対の電極、１０はダイ
パッド用フレームである。抵抗溶接は、周知の通り、一
対の電極５ａ，５ｂで溶接部を加圧し、電流を流してそ
のジュール発熱でフレーム１及び１０を溶かして接合す
る方法である。簡便な装置で２枚のフレームを接合で
き、かつ量産性が優れているというメリットを有してい
る。
体装置用リードフレームは、例えば特開平５−３４３４
４５号公報に示すように、ダイパッド用フレームとリー
ド用フレームのそれぞれの枠部に形成された接合部を例
えば抵抗溶接によって接合するという方法をとってい
る。この２枚のフレームを接合した例を図１０を参照し
て説明する。図１０（ａ）において、１はリード用フレ
ーム、２はリード、３は半導体チップ、４は例えばはん
だ等の接着材、５ａ及び５ｂは一対の電極、１０はダイ
パッド用フレームである。抵抗溶接は、周知の通り、一
対の電極５ａ，５ｂで溶接部を加圧し、電流を流してそ
のジュール発熱でフレーム１及び１０を溶かして接合す
る方法である。簡便な装置で２枚のフレームを接合で
き、かつ量産性が優れているというメリットを有してい
る。
【０００３】また、抵抗溶接以外の方法を用いたフレー
ム接合方法としては特開平５−１９０７２０号がある。
この方法は、抵抗溶接の代わりにレーザ等のエネルギビ
ーム溶接でフレームを溶接したものである。この方法で
は、大きな加圧が不要であるため、加圧に伴う変形を防
止できるというメリットがある。
ム接合方法としては特開平５−１９０７２０号がある。
この方法は、抵抗溶接の代わりにレーザ等のエネルギビ
ーム溶接でフレームを溶接したものである。この方法で
は、大きな加圧が不要であるため、加圧に伴う変形を防
止できるというメリットがある。
【０００４】
【発明が解決しようとする課題】抵抗溶接では、加圧状
態で電流によってフレーム１又は１０を溶かして接合す
るため、種々の問題が発生する。図１０（ｂ）に溶接中
のフレームの状態を示す。図１０（ｂ）において、６は
溶融部から飛び出たちり、１ｂ、１０ｂは接合部であ
る。
態で電流によってフレーム１又は１０を溶かして接合す
るため、種々の問題が発生する。図１０（ｂ）に溶接中
のフレームの状態を示す。図１０（ｂ）において、６は
溶融部から飛び出たちり、１ｂ、１０ｂは接合部であ
る。
【０００５】まず、第一の問題として、接合プロセスを
経ることによってフレーム１又は１０にひずみが発生し
てしまうことがある。すなわち、リード用フレーム１と
ダイボンド用フレーム１０が接合時に平行方向に数μｍ
ずれると、それだけでフレームは１００μｍレベルで凸
状若しくは凹状にひずむようになる。特にフレーム全体
を接合した後は接合点が多いため、ひずみが足し合わさ
れて全体のひずみは大きな量となってしまう。このよう
なひずみが発生すると、リードの位置ずれやダイパッド
の加熱不良によって、フレーム接合の次の工程であるワ
イヤボンディング工程の歩留まり低下が避けられなくな
ってしまう。
経ることによってフレーム１又は１０にひずみが発生し
てしまうことがある。すなわち、リード用フレーム１と
ダイボンド用フレーム１０が接合時に平行方向に数μｍ
ずれると、それだけでフレームは１００μｍレベルで凸
状若しくは凹状にひずむようになる。特にフレーム全体
を接合した後は接合点が多いため、ひずみが足し合わさ
れて全体のひずみは大きな量となってしまう。このよう
なひずみが発生すると、リードの位置ずれやダイパッド
の加熱不良によって、フレーム接合の次の工程であるワ
イヤボンディング工程の歩留まり低下が避けられなくな
ってしまう。
【０００６】第二の問題として、溶接中の突発的な発熱
の変化によって接合部から溶融物が飛散することがあ
る。この溶融物は、ちり６と呼ばれる。このちり６は、
フレームの間を高速で移動し、溶融した状態で飛び出
す。これが高温状態で半導体チップ３上に付着すると、
有機膜を溶かして回路をショートさせ、歩留まり低下の
原因となる。また、確率としては低いものの、このちり
６が半導体チップ３上の電極に付着すると、前記のワイ
ヤボンディング工程で不良を発生させる。
の変化によって接合部から溶融物が飛散することがあ
る。この溶融物は、ちり６と呼ばれる。このちり６は、
フレームの間を高速で移動し、溶融した状態で飛び出
す。これが高温状態で半導体チップ３上に付着すると、
有機膜を溶かして回路をショートさせ、歩留まり低下の
原因となる。また、確率としては低いものの、このちり
６が半導体チップ３上の電極に付着すると、前記のワイ
ヤボンディング工程で不良を発生させる。
【０００７】さらに第三の問題を、図１１の溶接中の電
流の流れ図を参照して説明する。図１１において、１０
ｂは接合部であって、１０ｂ１は第一の接合部、１０ｂ
２は第二の接合部、７は分流した電流の流れ、である。
第一の接合部１０ｂ１を接合する場合は、リード用フレ
ーム１とダイボンド用フレーム１０が接続されていない
ため、５００Ａ程度である電流は、図１０で示した電極
５ａ、５ｂ間を流れ、フレームへの分流は１Ａ以下であ
る。しかし、第二の接合部１０ｂ２を接合する場合は、
第一の接合部１０ｂ１によって二枚のフレーム間が電気
的に接続されているため、フレームへ電気が流れ易くな
り、図１１の矢印７で示すように、溶接中に、流れる電
流の一部分が、ダイパッド釣り部１０ｆ１，１０ｆ１’
を介してダイパッドに分流し、さらにダイパッド釣り部
１０ｆ２，１０ｆ２’を介して第一の接合部１０ｂ１を
通り、リード用フレーム１にも流れていってしまう。こ
の電流は１０Ａ程度であり、電流値が大きくなると半導
体チップが破損してしまうという問題が生じる。
流の流れ図を参照して説明する。図１１において、１０
ｂは接合部であって、１０ｂ１は第一の接合部、１０ｂ
２は第二の接合部、７は分流した電流の流れ、である。
第一の接合部１０ｂ１を接合する場合は、リード用フレ
ーム１とダイボンド用フレーム１０が接続されていない
ため、５００Ａ程度である電流は、図１０で示した電極
５ａ、５ｂ間を流れ、フレームへの分流は１Ａ以下であ
る。しかし、第二の接合部１０ｂ２を接合する場合は、
第一の接合部１０ｂ１によって二枚のフレーム間が電気
的に接続されているため、フレームへ電気が流れ易くな
り、図１１の矢印７で示すように、溶接中に、流れる電
流の一部分が、ダイパッド釣り部１０ｆ１，１０ｆ１’
を介してダイパッドに分流し、さらにダイパッド釣り部
１０ｆ２，１０ｆ２’を介して第一の接合部１０ｂ１を
通り、リード用フレーム１にも流れていってしまう。こ
の電流は１０Ａ程度であり、電流値が大きくなると半導
体チップが破損してしまうという問題が生じる。
【０００８】一方、レーザ溶接では、エネルギ源に電流
を用いていないため、分流によるチップの破損という問
題は解決できるが、その他の問題を解決することはでき
ず、さらに悪いことには、ちりの発生率に関してはこの
溶接法の方が高い、という問題がある。
を用いていないため、分流によるチップの破損という問
題は解決できるが、その他の問題を解決することはでき
ず、さらに悪いことには、ちりの発生率に関してはこの
溶接法の方が高い、という問題がある。
【０００９】本発明はこのような従来の技術の問題点に
着目してなされたものであり、リード用フレームとダイ
パッド用フレームとの二枚のフレームを抵抗溶接する際
に、フレームのひずみ発生、ちりの半導体チップ上への
飛散、ダイバッドへの分流などによる組立不良、などを
無くし、製造の歩留まりを高くすることができる、半導
体装置用リードフレームおよびそれを用いた半導体装置
を得ることを目的とする。
着目してなされたものであり、リード用フレームとダイ
パッド用フレームとの二枚のフレームを抵抗溶接する際
に、フレームのひずみ発生、ちりの半導体チップ上への
飛散、ダイバッドへの分流などによる組立不良、などを
無くし、製造の歩留まりを高くすることができる、半導
体装置用リードフレームおよびそれを用いた半導体装置
を得ることを目的とする。
【００１０】
【課題を解決するための手段】本発明による半導体装置
用リードフレームは、リード用フレームとダイパッド用
フレームとの２枚のフレームを抵抗溶接により接合して
成るリードフレームにおいて、前記２枚のフレームが抵
抗溶接により接合部の外周部を露出するようにして該接
合部の一部を溶融・接合されてなる接合領域により一体
化され、前記２枚のフレームの少なくとも１枚のフレー
ムには、空間部分が前記接合部を取り囲むように形成さ
れ、少なくとも１つの支持部材が前記接合部の外周に前
記空間部分を介して前記接合部を取り囲むように構成さ
れる接合枠部と該接合部との相対する辺同士を連結する
ように形成され、かつ、前記支持部材が該支持部材の連
結される前記接合部の辺の幅より狭い幅に形成されて、
前記接合部が前記支持部材に支持されて前記接合枠部内
に島状に配設されていることを特徴としている。
用リードフレームは、リード用フレームとダイパッド用
フレームとの２枚のフレームを抵抗溶接により接合して
成るリードフレームにおいて、前記２枚のフレームが抵
抗溶接により接合部の外周部を露出するようにして該接
合部の一部を溶融・接合されてなる接合領域により一体
化され、前記２枚のフレームの少なくとも１枚のフレー
ムには、空間部分が前記接合部を取り囲むように形成さ
れ、少なくとも１つの支持部材が前記接合部の外周に前
記空間部分を介して前記接合部を取り囲むように構成さ
れる接合枠部と該接合部との相対する辺同士を連結する
ように形成され、かつ、前記支持部材が該支持部材の連
結される前記接合部の辺の幅より狭い幅に形成されて、
前記接合部が前記支持部材に支持されて前記接合枠部内
に島状に配設されていることを特徴としている。
【００１１】また、この半導体装置用リードフレームで
は、リード用フレーム又はダイパッド用フレームの少な
くともいずれか一方の前記接合部の支持部材を、Ｓ字状
又はＺ字状に形成するのがよい。
は、リード用フレーム又はダイパッド用フレームの少な
くともいずれか一方の前記接合部の支持部材を、Ｓ字状
又はＺ字状に形成するのがよい。
【００１２】またこの半導体装置用リードフレームで
は、リード用フレーム又はダイパッド用フレームの少な
くともいずれか一方に形成された前記接合枠部の半導体
チップと接合部を介して反対側の部分に、この部分から
前記接合部まで突出して前記接合部を支持する支持部を
設けるのがよい。
は、リード用フレーム又はダイパッド用フレームの少な
くともいずれか一方に形成された前記接合枠部の半導体
チップと接合部を介して反対側の部分に、この部分から
前記接合部まで突出して前記接合部を支持する支持部を
設けるのがよい。
【００１３】また本発明による半導体装置用リードフレ
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、前記リード用フレームのリードを支
える枠体であって上記リードを挟んで隣合う接合部間の
枠体の剛性を、上記接合部間に対応するダイパッド用フ
レームの枠体の剛性よりも高くすると共に、前記ダイパ
ッド用フレームの接合部間の全部又は一部を伸縮可能と
することを特徴としている。
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、前記リード用フレームのリードを支
える枠体であって上記リードを挟んで隣合う接合部間の
枠体の剛性を、上記接合部間に対応するダイパッド用フ
レームの枠体の剛性よりも高くすると共に、前記ダイパ
ッド用フレームの接合部間の全部又は一部を伸縮可能と
することを特徴としている。
【００１４】また本発明による半導体装置用リードフレ
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、前記リード用フレームのリードを支
えるリード支持枠体と、接合部を支える接合部支持枠体
とを、別々に設けたことを特徴としている。
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、前記リード用フレームのリードを支
えるリード支持枠体と、接合部を支える接合部支持枠体
とを、別々に設けたことを特徴としている。
【００１５】また本発明による半導体装置用リードフレ
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、接合界面とダイパッド上の半導体チ
ップ表面との間に、それらを結んだおおよその平面を遮
るように、障壁用部材を設けた、ことを特徴としてい
る。
ームでは、リード用フレームとダイパッド用フレームと
の２枚のフレームを抵抗溶接により接合して成るリード
フレームにおいて、接合界面とダイパッド上の半導体チ
ップ表面との間に、それらを結んだおおよその平面を遮
るように、障壁用部材を設けた、ことを特徴としてい
る。
【００１６】さらに本発明による半導体装置用リードフ
レームでは、リード用フレームとダイパッド用フレーム
との２枚のフレームを抵抗溶接により接合して成るリー
ドフレームにおいて、接合部をダイパッドを介して互い
に対向する一対のダイパッド釣り部の実質的に中間に配
置させると共に、前記一対のダイパッド釣り部のそれぞ
れのダイパッド釣り部と前記接合部との間の各インピー
ダンスを、互いに実質的に等しくした、ことを特徴とし
ている。また本発明による半導体装置では、上記半導体
装置用リードフレームのいずれかと、ダイパッド用フレ
ームに接着された半導体チップとを備えたことを特徴と
している。
レームでは、リード用フレームとダイパッド用フレーム
との２枚のフレームを抵抗溶接により接合して成るリー
ドフレームにおいて、接合部をダイパッドを介して互い
に対向する一対のダイパッド釣り部の実質的に中間に配
置させると共に、前記一対のダイパッド釣り部のそれぞ
れのダイパッド釣り部と前記接合部との間の各インピー
ダンスを、互いに実質的に等しくした、ことを特徴とし
ている。また本発明による半導体装置では、上記半導体
装置用リードフレームのいずれかと、ダイパッド用フレ
ームに接着された半導体チップとを備えたことを特徴と
している。
【００１７】
【発明の実施の形態】本発明によれば、接合部を島状の
パッドとしたため、接合部の溶融に伴うひずみを島内に
限定することができるうえ、ちりが発生した場合におい
ても、それがチップ表面へ飛散することを防止できるよ
うになる。
パッドとしたため、接合部の溶融に伴うひずみを島内に
限定することができるうえ、ちりが発生した場合におい
ても、それがチップ表面へ飛散することを防止できるよ
うになる。
【００１８】また本発明では、前記島状の接合部を支持
する支持部材をＳ字状又はＺ字状に形成することによ
り、支持部材は発生ひずみを十分に吸収できるように細
く且つ長くしながら、接合部と接合枠部との距離は比較
的小さくすることができる。よって、接合に伴い発生す
るちりの半導体チップへの飛散を防止しながら、接合に
伴い発生するひずみを十分に支持部材で吸収することが
できるようになる。
する支持部材をＳ字状又はＺ字状に形成することによ
り、支持部材は発生ひずみを十分に吸収できるように細
く且つ長くしながら、接合部と接合枠部との距離は比較
的小さくすることができる。よって、接合に伴い発生す
るちりの半導体チップへの飛散を防止しながら、接合に
伴い発生するひずみを十分に支持部材で吸収することが
できるようになる。
【００１９】また本発明では、接合枠部の半導体チップ
と反対側の部分に、この部分から前記接合部まで突出す
る支持部を設け、接合枠部内の半導体チップと反対側の
空間をなくすようにしている。これにより、接合時に半
導体チップの反対側の方向に飛び出したちりは、そのま
まリードフレームの枠部の外へ飛散するので、前記ちり
が枠部の側壁により跳ね返されて半導体チップに付着す
ることがなくなる。
と反対側の部分に、この部分から前記接合部まで突出す
る支持部を設け、接合枠部内の半導体チップと反対側の
空間をなくすようにしている。これにより、接合時に半
導体チップの反対側の方向に飛び出したちりは、そのま
まリードフレームの枠部の外へ飛散するので、前記ちり
が枠部の側壁により跳ね返されて半導体チップに付着す
ることがなくなる。
【００２０】また、本発明によれば、リード用フレーム
のリードを挟んで隣合う接合部間の枠体の剛性を、接合
部間に対応するダイパッド用フレームの枠体の剛性より
高くし、且つダイパッド用フレームの接合部間は伸縮可
能な部分を含むようにしたので、組立時の問題となるリ
ード部分のひずみを抑制することが可能になる。
のリードを挟んで隣合う接合部間の枠体の剛性を、接合
部間に対応するダイパッド用フレームの枠体の剛性より
高くし、且つダイパッド用フレームの接合部間は伸縮可
能な部分を含むようにしたので、組立時の問題となるリ
ード部分のひずみを抑制することが可能になる。
【００２１】また、本発明によるリードフレームは、リ
ード用フレームのリードを支えるリード支持枠体と、接
合部を支持する接合部支持枠体とを、それぞれ別に設け
て、リードと接合部とをそれぞれ別の枠体で支持するよ
うにしたので、組立時に問題となるリード部分のひずみ
を抑制することが可能になる。
ード用フレームのリードを支えるリード支持枠体と、接
合部を支持する接合部支持枠体とを、それぞれ別に設け
て、リードと接合部とをそれぞれ別の枠体で支持するよ
うにしたので、組立時に問題となるリード部分のひずみ
を抑制することが可能になる。
【００２２】また、本発明によれば、接合界面とダイパ
ッド上のチップ表面との間に、それらを結んだおおよそ
の平面を遮るように、障壁用部材を備えたので、ちりが
発生した場合においても、ちりがチップ表面に飛散する
ことをほぼ完全に防止できるようになる。
ッド上のチップ表面との間に、それらを結んだおおよそ
の平面を遮るように、障壁用部材を備えたので、ちりが
発生した場合においても、ちりがチップ表面に飛散する
ことをほぼ完全に防止できるようになる。
【００２３】また、本発明によれば、接合部とその接合
部に近いダイパッドの互いに対向する一対の各ダイパッ
ド釣り部との間の各インピーダンスを、互いにほぼ等し
くしたので、接合時の電流のダイパッドへの分流を防止
することができる。
部に近いダイパッドの互いに対向する一対の各ダイパッ
ド釣り部との間の各インピーダンスを、互いにほぼ等し
くしたので、接合時の電流のダイパッドへの分流を防止
することができる。
【００２４】
実施例１．図１及び図２に本発明による半導体装置用リ
ードフレームの一実施例を示す。図１及び図２におい
て、１はＦｅ−Ｎｉ合金からなるリード用フレーム、１
ａは枠部、１ｂは接合部、２はリード、１０は同じくＦ
ｅ−Ｎｉ合金からなるダイパッド用フレーム、１０ａは
枠部、１０ｂは接合部である。図２には、リード用フレ
ーム１およびダイパッド用フレーム１０にそれぞれ島状
の接合部１ｂ、１０ｂを形成した例が、拡大して示され
ている。この図２において、１ｃは島状の接合部１ｂを
取り囲む接合枠部、１ｄは接合部１ｂと接合枠部１ｃを
接続する支持部、１０ｃは島状の接合部１０ｂを取り囲
む接合枠部、１０ｄは接合部１０ｂと接合枠部１０ｃを
接続する支持部である。
ードフレームの一実施例を示す。図１及び図２におい
て、１はＦｅ−Ｎｉ合金からなるリード用フレーム、１
ａは枠部、１ｂは接合部、２はリード、１０は同じくＦ
ｅ−Ｎｉ合金からなるダイパッド用フレーム、１０ａは
枠部、１０ｂは接合部である。図２には、リード用フレ
ーム１およびダイパッド用フレーム１０にそれぞれ島状
の接合部１ｂ、１０ｂを形成した例が、拡大して示され
ている。この図２において、１ｃは島状の接合部１ｂを
取り囲む接合枠部、１ｄは接合部１ｂと接合枠部１ｃを
接続する支持部、１０ｃは島状の接合部１０ｂを取り囲
む接合枠部、１０ｄは接合部１０ｂと接合枠部１０ｃを
接続する支持部である。
【００２５】このような構造のリードフレームにおいて
抵抗溶接を行った場合の動作状況を図３に示す。図にお
いて、３は半導体チップ、４はダイパッド用フレーム１
０と半導体チップ３を接着するための例えばはんだ等の
接着材、５ａ，５ｂは一対の電極、６は発生したちり、
である。電極５ａ及び５ｂを介してリード用フレーム１
及びダイパッド用フレーム１０の各接合部１ｂ及び１０
ｂを加圧し通電すると、従来と同様に、接合部１ｂ及び
１０ｂは発熱し、接合界面から溶融を始める。このと
き、熱に伴うひずみは従来と同様に発生するが、本実施
例では、溶接部を島状とし、４本の細い支持部１ｄ又は
１０ｄで接続しているため、ひずみは前記の細い支持部
１ｄ又は１０ｄで支えられた島内に限定され、フレーム
１又は１０全体の精度は確保される。さらに、溶接部１
ｂ，１０ｂを接合枠部１ｃ，１０ｃに取り囲まれた島状
としているため、たとえちり６が発生しても、ちり６は
前記接合枠部１ｃ，１０ｃの側壁にぶつかり、飛散方向
を変えるか、もしくはこの側壁に付着することになり、
ちり６が直接チップ上に飛散することをほとんど無くす
ことができる。よって、前記ちり６が半導体チップ３上
に付着して半導体装置を不良とする確率を大幅に減少さ
せられるようになる。
抵抗溶接を行った場合の動作状況を図３に示す。図にお
いて、３は半導体チップ、４はダイパッド用フレーム１
０と半導体チップ３を接着するための例えばはんだ等の
接着材、５ａ，５ｂは一対の電極、６は発生したちり、
である。電極５ａ及び５ｂを介してリード用フレーム１
及びダイパッド用フレーム１０の各接合部１ｂ及び１０
ｂを加圧し通電すると、従来と同様に、接合部１ｂ及び
１０ｂは発熱し、接合界面から溶融を始める。このと
き、熱に伴うひずみは従来と同様に発生するが、本実施
例では、溶接部を島状とし、４本の細い支持部１ｄ又は
１０ｄで接続しているため、ひずみは前記の細い支持部
１ｄ又は１０ｄで支えられた島内に限定され、フレーム
１又は１０全体の精度は確保される。さらに、溶接部１
ｂ，１０ｂを接合枠部１ｃ，１０ｃに取り囲まれた島状
としているため、たとえちり６が発生しても、ちり６は
前記接合枠部１ｃ，１０ｃの側壁にぶつかり、飛散方向
を変えるか、もしくはこの側壁に付着することになり、
ちり６が直接チップ上に飛散することをほとんど無くす
ことができる。よって、前記ちり６が半導体チップ３上
に付着して半導体装置を不良とする確率を大幅に減少さ
せられるようになる。
【００２６】また、飛散したちり６を接合枠部１ｃ，１
０ｃの側壁に効率よく当たらせて飛散方向を変えさせる
か又はこれらの側壁に付着させるためには、島状の接合
部１ｂ，１０ｂと接合枠部１ｃ，１０ｃの空間部分の長
さを適正化することが好ましい。すなわち、空間部分が
長くなると接合界面に沿って飛び出すちり６が側面に当
たらずにそのまま半導体チップ３上まで到達することに
なる。本発明者の実験では、この空間の長さは、例え
ば、０．１２５ｍｍないし０．１５ｍｍのリードフレー
ム厚さに対しては、１ｍｍ程度以下が好ましく、２ｍｍ
以上になると効果がなくなった。
０ｃの側壁に効率よく当たらせて飛散方向を変えさせる
か又はこれらの側壁に付着させるためには、島状の接合
部１ｂ，１０ｂと接合枠部１ｃ，１０ｃの空間部分の長
さを適正化することが好ましい。すなわち、空間部分が
長くなると接合界面に沿って飛び出すちり６が側面に当
たらずにそのまま半導体チップ３上まで到達することに
なる。本発明者の実験では、この空間の長さは、例え
ば、０．１２５ｍｍないし０．１５ｍｍのリードフレー
ム厚さに対しては、１ｍｍ程度以下が好ましく、２ｍｍ
以上になると効果がなくなった。
【００２７】実施例２．次に本発明の実施例２を図４を
参照して説明する。実施例２では、図４に示すように、
支持部材１ｄをＳ字形状とすることによって、接合部１
ｂと接合枠部１ｃの間の空間部分の長さが小さい場合に
おいても接合に伴う発生ひずみを吸収することが容易と
なっている。すなわち、前述のようなひずみを吸収する
機能を期待される支持部材としては、容易にたわみが発
生するような細くかつ長いものであることが望ましい。
しかし、前述のように、飛散したちり６を接合枠部１
ｃ，１０ｃの側壁に効率よく当たらせて飛散方向を変さ
せるか又はこれらの側壁に付着させるためには、島状の
接合部１ｂ，１０ｂと接合枠部１ｃ，１０ｃの空間部分
の長さを適正化する必要があり、この支持部材を単に長
くすると、ちり６を跳ね返らせたり付着させたりする効
果がなくなってしまう。そこで、この実施例２では、前
記支持部材を、図４に示すようなＳ字形状とすることに
よって、接合部１ｂと接合枠部１ｃとの間の空間部分を
狭くしてちり６の跳ね返り又は付着を確実にしながら、
実質上支持部材を長くして前記ひずみを十分に吸収でき
るようにする、ことができた。
参照して説明する。実施例２では、図４に示すように、
支持部材１ｄをＳ字形状とすることによって、接合部１
ｂと接合枠部１ｃの間の空間部分の長さが小さい場合に
おいても接合に伴う発生ひずみを吸収することが容易と
なっている。すなわち、前述のようなひずみを吸収する
機能を期待される支持部材としては、容易にたわみが発
生するような細くかつ長いものであることが望ましい。
しかし、前述のように、飛散したちり６を接合枠部１
ｃ，１０ｃの側壁に効率よく当たらせて飛散方向を変さ
せるか又はこれらの側壁に付着させるためには、島状の
接合部１ｂ，１０ｂと接合枠部１ｃ，１０ｃの空間部分
の長さを適正化する必要があり、この支持部材を単に長
くすると、ちり６を跳ね返らせたり付着させたりする効
果がなくなってしまう。そこで、この実施例２では、前
記支持部材を、図４に示すようなＳ字形状とすることに
よって、接合部１ｂと接合枠部１ｃとの間の空間部分を
狭くしてちり６の跳ね返り又は付着を確実にしながら、
実質上支持部材を長くして前記ひずみを十分に吸収でき
るようにする、ことができた。
【００２８】なお、ここでは、支持部材をＳ字形状に形
成しているが、支持部材の形状としてはＺ字形状でもよ
く、要は前記空間の距離を短く保ちながらひずみを吸収
できるようにすることができれば良い。すなわち、支持
部材１ｄを、フレーム短辺方向に対して一部分もしくは
全体が角度を有する形状とすればよい。また、この実施
例２では、リード用フレーム１の接合部１ｂの支持部材
１ｄをＳ字状又はＺ字状にした例を示しているが、ダイ
パッド用フレーム１０の接合部１０ｂの支持部材１０ｄ
をＳ字状又はＺ字状に形成してもよい。
成しているが、支持部材の形状としてはＺ字形状でもよ
く、要は前記空間の距離を短く保ちながらひずみを吸収
できるようにすることができれば良い。すなわち、支持
部材１ｄを、フレーム短辺方向に対して一部分もしくは
全体が角度を有する形状とすればよい。また、この実施
例２では、リード用フレーム１の接合部１ｂの支持部材
１ｄをＳ字状又はＺ字状にした例を示しているが、ダイ
パッド用フレーム１０の接合部１０ｂの支持部材１０ｄ
をＳ字状又はＺ字状に形成してもよい。
【００２９】実施例３．次に本発明の実施例３を図５を
参照して説明する。前述の実施例１又は実施例２の構造
では、確率的には少ないが、半導体チップ３と反対側の
接合枠部１ｃの側壁にちり６が当たったとき、その跳ね
返りの態様によっては、その跳ね返ったちり６が半導体
チップ３上の電極に付着してしまうことがあった。この
実施例３では、このような事態を防止するために、図５
に示すように、半導体チップ３と接合部１ｂを介して反
対側の方向に接合部１ｂを支持する支持部１ｄを設けて
いる。これにより、接合部１ｂの半導体チップ３と反対
側には、接合部１ｂと接合枠部１ｃの間に空間を設けな
い構造としている。この構造によれば、半導体チップ３
と反対側の方向に飛び出したちり６は、そのままリード
用フレーム１の枠部１ａの外へ飛散し、半導体チップ３
に付着することはなくなる。なお、この図５では、前記
支持部１ｄを設けることにより、リード用フレーム１の
接合部１ｂと接合枠部１ｃとの間の半導体チップと反対
側の方向に空間を設けない構造としているが、ダイパッ
ド用フレーム１０についても、同様に支持部を設けるこ
とにより、ダイパッド用フレーム１０の接合部１０ｂと
接合部枠１０ｃとの間の半導体チップと反対側の方向に
空間を設けない構造としてもよい。
参照して説明する。前述の実施例１又は実施例２の構造
では、確率的には少ないが、半導体チップ３と反対側の
接合枠部１ｃの側壁にちり６が当たったとき、その跳ね
返りの態様によっては、その跳ね返ったちり６が半導体
チップ３上の電極に付着してしまうことがあった。この
実施例３では、このような事態を防止するために、図５
に示すように、半導体チップ３と接合部１ｂを介して反
対側の方向に接合部１ｂを支持する支持部１ｄを設けて
いる。これにより、接合部１ｂの半導体チップ３と反対
側には、接合部１ｂと接合枠部１ｃの間に空間を設けな
い構造としている。この構造によれば、半導体チップ３
と反対側の方向に飛び出したちり６は、そのままリード
用フレーム１の枠部１ａの外へ飛散し、半導体チップ３
に付着することはなくなる。なお、この図５では、前記
支持部１ｄを設けることにより、リード用フレーム１の
接合部１ｂと接合枠部１ｃとの間の半導体チップと反対
側の方向に空間を設けない構造としているが、ダイパッ
ド用フレーム１０についても、同様に支持部を設けるこ
とにより、ダイパッド用フレーム１０の接合部１０ｂと
接合部枠１０ｃとの間の半導体チップと反対側の方向に
空間を設けない構造としてもよい。
【００３０】実施例４．次に本発明の実施例４を図６を
参照して説明する。リードフレームの接合部は２０点以
上となるが、リードフレームは０．１２５ｍｍないし
０．１５ｍｍと薄いため、各接合時にわずかではあるも
ののひずみが発生し、それらの個々のひずみは、全体を
接合した後では、全体として大きなひずみとなることが
ある。この接合時のひずみでワイヤボンディング歩留ま
りに最も関係するのは、リード用フレームのリードのそ
りやばたつきである。
参照して説明する。リードフレームの接合部は２０点以
上となるが、リードフレームは０．１２５ｍｍないし
０．１５ｍｍと薄いため、各接合時にわずかではあるも
ののひずみが発生し、それらの個々のひずみは、全体を
接合した後では、全体として大きなひずみとなることが
ある。この接合時のひずみでワイヤボンディング歩留ま
りに最も関係するのは、リード用フレームのリードのそ
りやばたつきである。
【００３１】実施例４は、この組立時に問題となるリー
ドのひずみを選択的に抑制することができるようにした
ものである。この実施例４では、図６に示すように、リ
ード用フレーム１のリード２を挟んで隣あう接合部１
ｂ、１ｂ’間の枠体１１の剛性を、対応するダイパッド
用フレーム１０の接合部１０ｂ、１０ｂ’間の枠体１０
１の剛性よりも高くすると共に、ダイパッド用フレーム
１０の接合部１０ｂ，１０ｂ’間の枠体１０１の一部
に、（例えばＳ字状の）伸縮可能部分１０ｅ、１０ｅ’
を設けている。これによって、前記接合部で発生するひ
ずみは、ダイパッド用フレーム１０側のより剛性の低い
伸縮可能部分１０ｅ，１０ｅ’で吸収される。そのた
め、リード用フレーム１は平面精度及び位置精度が確保
されるようになり、ワイヤボンディング歩留まりが大幅
に改善されるようになる。
ドのひずみを選択的に抑制することができるようにした
ものである。この実施例４では、図６に示すように、リ
ード用フレーム１のリード２を挟んで隣あう接合部１
ｂ、１ｂ’間の枠体１１の剛性を、対応するダイパッド
用フレーム１０の接合部１０ｂ、１０ｂ’間の枠体１０
１の剛性よりも高くすると共に、ダイパッド用フレーム
１０の接合部１０ｂ，１０ｂ’間の枠体１０１の一部
に、（例えばＳ字状の）伸縮可能部分１０ｅ、１０ｅ’
を設けている。これによって、前記接合部で発生するひ
ずみは、ダイパッド用フレーム１０側のより剛性の低い
伸縮可能部分１０ｅ，１０ｅ’で吸収される。そのた
め、リード用フレーム１は平面精度及び位置精度が確保
されるようになり、ワイヤボンディング歩留まりが大幅
に改善されるようになる。
【００３２】なお、リード用フレーム１の前記枠体１１
の剛性を低くしてそれに伸縮可能部分を設けた場合に
は、凸状や凹状のそりは発生しないが、リード２がフレ
ーム１面に対して傾くという不具合が生じてしまう。そ
のため、リード用フレーム１のリード２を挟んで隣合う
接合部１ｂ，１ｂ’間の枠体１１の剛性は、この接合部
間に対応するダイパッド用フレーム１０の枠体１０１の
剛性よりも高くし、且つダイパッド用フレーム１０の、
接合部１０ｂ，１０ｂ’間の全部又は一部を、伸縮可能
な構造とすること、が必要である。
の剛性を低くしてそれに伸縮可能部分を設けた場合に
は、凸状や凹状のそりは発生しないが、リード２がフレ
ーム１面に対して傾くという不具合が生じてしまう。そ
のため、リード用フレーム１のリード２を挟んで隣合う
接合部１ｂ，１ｂ’間の枠体１１の剛性は、この接合部
間に対応するダイパッド用フレーム１０の枠体１０１の
剛性よりも高くし、且つダイパッド用フレーム１０の、
接合部１０ｂ，１０ｂ’間の全部又は一部を、伸縮可能
な構造とすること、が必要である。
【００３３】実施例５．次に、実施例４と同様の問題を
解決するための別の構成を、実施例５として図７を参照
して説明する。この実施例５では、リード用フレーム１
のリード２を支えるリード支持枠体１２を設け、さらに
このリード支持枠体１２とは別に、接合部１ｂを支持す
る接合部支持枠体１１ａを設けている。この構造では、
接合部１ｂとリード２とは、それぞれ別の枠体１２と１
１ａとで支持されることになる。そのため、組立時に問
題となるリード２部分のひずみを抑制することが可能と
なる。またこの実施例５において、接合部支持枠体１１
ａに、実施例４に示すような伸縮可能部分１０ｅ，１０
ｅ’を設けると、より効果的である。
解決するための別の構成を、実施例５として図７を参照
して説明する。この実施例５では、リード用フレーム１
のリード２を支えるリード支持枠体１２を設け、さらに
このリード支持枠体１２とは別に、接合部１ｂを支持す
る接合部支持枠体１１ａを設けている。この構造では、
接合部１ｂとリード２とは、それぞれ別の枠体１２と１
１ａとで支持されることになる。そのため、組立時に問
題となるリード２部分のひずみを抑制することが可能と
なる。またこの実施例５において、接合部支持枠体１１
ａに、実施例４に示すような伸縮可能部分１０ｅ，１０
ｅ’を設けると、より効果的である。
【００３４】実施例６．次に本発明の実施例６を図８を
参照して説明する。溶接時に発生するちり６を効率的に
捕獲し又は跳ね返させるには、接合部１ｂ，１０ｂの周
辺の少なくとも接合界面と半導体チップ３表面を結んだ
おおよその平面を遮るように、障壁用部材を設けること
が有効である。図８に示す実施例６では、ちり６の飛散
方向にある接合枠部１ｃに例えば曲げ加工を施すことに
よって、リード用フレーム１とダイパッド用フレーム１
０との間に間隙を形成し、さらにちり６が通過できない
ように出口に障壁を設けるようにしている。これによ
り、ちり６が半導体チップ３表面に飛散することが有効
に防止されるようになる。このように曲げ加工によって
障壁を形成した場合は、リードフレーム１の板厚や接合
部から接合枠部までの距離に関係なくちり６が直接半導
体チップ３の表面に飛散することを防止できるという効
果がある。なお、曲げ加工を接合部の周辺に施すと、ち
り６の飛散防止には有効であるが、接合部にひずみが発
生し易く、このひずみは接合強さのばらつきとなるの
で、接合枠部１ｃに障壁を形成することが好ましい。
参照して説明する。溶接時に発生するちり６を効率的に
捕獲し又は跳ね返させるには、接合部１ｂ，１０ｂの周
辺の少なくとも接合界面と半導体チップ３表面を結んだ
おおよその平面を遮るように、障壁用部材を設けること
が有効である。図８に示す実施例６では、ちり６の飛散
方向にある接合枠部１ｃに例えば曲げ加工を施すことに
よって、リード用フレーム１とダイパッド用フレーム１
０との間に間隙を形成し、さらにちり６が通過できない
ように出口に障壁を設けるようにしている。これによ
り、ちり６が半導体チップ３表面に飛散することが有効
に防止されるようになる。このように曲げ加工によって
障壁を形成した場合は、リードフレーム１の板厚や接合
部から接合枠部までの距離に関係なくちり６が直接半導
体チップ３の表面に飛散することを防止できるという効
果がある。なお、曲げ加工を接合部の周辺に施すと、ち
り６の飛散防止には有効であるが、接合部にひずみが発
生し易く、このひずみは接合強さのばらつきとなるの
で、接合枠部１ｃに障壁を形成することが好ましい。
【００３５】実施例７．次に本発明の実施例７を図９を
参照して説明する。この実施例７は、通電時の分流によ
るチップの破損を防止するための構造に関するものであ
る。図９において、１０ｆ１，１０ｆ１’，１０ｆ２，
１０ｆ２’はダイパッド釣り部である。本実施例では、
接合部１０ｂは、互いに対向するダイパッド釣り部１０
ｆ１と１０ｆ２のほぼ中間に位置し、接合部１０ｂ’
は、互いに対向するダイパッド釣り部１０ｆ１’と１０
ｆ２’のほぼ中間に位置している。
参照して説明する。この実施例７は、通電時の分流によ
るチップの破損を防止するための構造に関するものであ
る。図９において、１０ｆ１，１０ｆ１’，１０ｆ２，
１０ｆ２’はダイパッド釣り部である。本実施例では、
接合部１０ｂは、互いに対向するダイパッド釣り部１０
ｆ１と１０ｆ２のほぼ中間に位置し、接合部１０ｂ’
は、互いに対向するダイパッド釣り部１０ｆ１’と１０
ｆ２’のほぼ中間に位置している。
【００３６】そして本実施例では、接合部１０ｂとその
接合部１０ｂに近いダイパッド釣り部１０ｆ１との間の
インピーダンスと、接合部１０ｂとその接合部１０ｂに
近いダイパッド釣り部１０ｆ２との間のインピーダンス
（ダイパッド釣り部１０ｆ１と１０ｆ２とは、ダイパッ
ドを介して互いに対向する関係にある）を、互いにほぼ
等しくするようにしている。またこれと共に、本実施例
では、接合部１０ｂ’とその接合部１０ｂ’に近いダイ
パッド釣り部１０ｆ１’との間のインピーダンスと、接
合部１０ｂ’とその接合部１０ｂ’に近いダイパッド釣
り部１０ｆ２’との間のインピーダンス（ダイパッド釣
り部１０ｆ１’と１０ｆ２’とは、ダイパッドを介して
互いに対向する関係にある）を、互いにほぼ等しくする
ようにしている。
接合部１０ｂに近いダイパッド釣り部１０ｆ１との間の
インピーダンスと、接合部１０ｂとその接合部１０ｂに
近いダイパッド釣り部１０ｆ２との間のインピーダンス
（ダイパッド釣り部１０ｆ１と１０ｆ２とは、ダイパッ
ドを介して互いに対向する関係にある）を、互いにほぼ
等しくするようにしている。またこれと共に、本実施例
では、接合部１０ｂ’とその接合部１０ｂ’に近いダイ
パッド釣り部１０ｆ１’との間のインピーダンスと、接
合部１０ｂ’とその接合部１０ｂ’に近いダイパッド釣
り部１０ｆ２’との間のインピーダンス（ダイパッド釣
り部１０ｆ１’と１０ｆ２’とは、ダイパッドを介して
互いに対向する関係にある）を、互いにほぼ等しくする
ようにしている。
【００３７】次に本実施例の動作を説明する。図９にお
いて、右側から接合を開始して右側の接合部１０ｂ’の
接合が終了した後に、左側の接合部１０ｂを接合する際
には、電流がフレーム枠体を回り込んで右側の接合部１
０ｂ’にも流れる。この電流値は左側の電流値（約５０
０Ａ）に対してはわずかであるが、電子デバイスにとっ
ては半導体チップを破壊するほどの電流値となる。本実
施例の構造では、前述のように、接合部１０ｂとこれに
近いダイパッドを介して対辺に位置する一対のダイパッ
ド釣り部１０ｆ１及び１０ｆ２との間のインピーダンス
をそれぞれほぼ等しくしているので、各ダイパッド釣り
部１０ｆ１，１０ｆ２の電位がほぼ等しくなる。よっ
て、電流は左側の接合部１０ｂから右側の接合部１０
ｂ’に分流はするものの、ダイパッド内部には流入しな
いため、チップの破損を防ぐことができるようになる。
いて、右側から接合を開始して右側の接合部１０ｂ’の
接合が終了した後に、左側の接合部１０ｂを接合する際
には、電流がフレーム枠体を回り込んで右側の接合部１
０ｂ’にも流れる。この電流値は左側の電流値（約５０
０Ａ）に対してはわずかであるが、電子デバイスにとっ
ては半導体チップを破壊するほどの電流値となる。本実
施例の構造では、前述のように、接合部１０ｂとこれに
近いダイパッドを介して対辺に位置する一対のダイパッ
ド釣り部１０ｆ１及び１０ｆ２との間のインピーダンス
をそれぞれほぼ等しくしているので、各ダイパッド釣り
部１０ｆ１，１０ｆ２の電位がほぼ等しくなる。よっ
て、電流は左側の接合部１０ｂから右側の接合部１０
ｂ’に分流はするものの、ダイパッド内部には流入しな
いため、チップの破損を防ぐことができるようになる。
【００３８】以上の実施例で示した半導体装置のリード
フレームは、Ｆｅ−Ｎｉ合金から成る場合に関して述べ
たが、Ｆｅ−Ｎｉ合金の替わりにＣｕ合金やＦｅ−Ｎｉ
合金とＣｕ合金の組み合わせから成るリードフレームを
用いても同様の効果が得られる。特に、Ｃｕ合金のよう
に電気伝導率が高い金属を接合した場合においては、さ
らにちりが出やすく、ちりが出てもチップ不良とならな
い本発明の構造がより重要となる。
フレームは、Ｆｅ−Ｎｉ合金から成る場合に関して述べ
たが、Ｆｅ−Ｎｉ合金の替わりにＣｕ合金やＦｅ−Ｎｉ
合金とＣｕ合金の組み合わせから成るリードフレームを
用いても同様の効果が得られる。特に、Ｃｕ合金のよう
に電気伝導率が高い金属を接合した場合においては、さ
らにちりが出やすく、ちりが出てもチップ不良とならな
い本発明の構造がより重要となる。
【００３９】なお、実施例４から７においては接合部は
接合枠部に囲まれた島状のパッドとしているが、接合枠
部がない場合においてもひずみの問題に対しては効果を
有する。
接合枠部に囲まれた島状のパッドとしているが、接合枠
部がない場合においてもひずみの問題に対しては効果を
有する。
【００４０】
【発明の効果】以上示したように、本発明に係わる半導
体装置用リードフレームによれば、リードフレームを構
成するリード用フレーム及びダイパッド用フレームの中
の少なくともいずれか一方の接合部は、空間部分が該記
接合部を取り囲むように形成され、少なくとも１つの支
持部材が接合部の外周に空間部分を介して接合部を取り
囲むように構成される接合枠部と接合部との相対する辺
同士を連結するように形成され、かつ、支持部材が支持
部材の連結される接合部の辺の幅より狭い幅に形成され
て、支持部材に支持されて接合枠部内に島状に配設され
ているので、接合部の溶融に伴うひずみを島内に限定す
ることができる。よってワイヤボンディング不良やチッ
プ破損を防止することができ、半導体装置の生産の歩留
まりを高くすることができる。
体装置用リードフレームによれば、リードフレームを構
成するリード用フレーム及びダイパッド用フレームの中
の少なくともいずれか一方の接合部は、空間部分が該記
接合部を取り囲むように形成され、少なくとも１つの支
持部材が接合部の外周に空間部分を介して接合部を取り
囲むように構成される接合枠部と接合部との相対する辺
同士を連結するように形成され、かつ、支持部材が支持
部材の連結される接合部の辺の幅より狭い幅に形成され
て、支持部材に支持されて接合枠部内に島状に配設され
ているので、接合部の溶融に伴うひずみを島内に限定す
ることができる。よってワイヤボンディング不良やチッ
プ破損を防止することができ、半導体装置の生産の歩留
まりを高くすることができる。
【００４１】また本発明では、前記島状の接合部を支持
する支持部材をＳ字状又はＺ字状に形成することによ
り、支持部材は発生ひずみを十分に吸収できるように細
く且つ長くしながら、接合部と接合枠部との距離は比較
的小さくすることができる。よって、接合に伴い発生す
るちりの半導体チップへの飛散を防止しながら、接合に
伴い発生するひずみを十分に支持部材で吸収することが
できるようになる。
する支持部材をＳ字状又はＺ字状に形成することによ
り、支持部材は発生ひずみを十分に吸収できるように細
く且つ長くしながら、接合部と接合枠部との距離は比較
的小さくすることができる。よって、接合に伴い発生す
るちりの半導体チップへの飛散を防止しながら、接合に
伴い発生するひずみを十分に支持部材で吸収することが
できるようになる。
【００４２】また本発明では、前記接合枠部の半導体チ
ップと反対側の部分に、この部分から突出して接合部を
支持する支持部を設け、前記接合枠部の半導体チップと
反対側の部分と接合部との間に空間を設けないようにし
ているので、接合時に接合部から半導体チップの反対側
の方向に飛び出したちりが接合枠部の側壁に当たって跳
ね返り半導体チップに付着してしまうという不都合を防
止できる。
ップと反対側の部分に、この部分から突出して接合部を
支持する支持部を設け、前記接合枠部の半導体チップと
反対側の部分と接合部との間に空間を設けないようにし
ているので、接合時に接合部から半導体チップの反対側
の方向に飛び出したちりが接合枠部の側壁に当たって跳
ね返り半導体チップに付着してしまうという不都合を防
止できる。
【００４３】また、本発明によれば、リード用フレーム
のリードを支える枠体において、上記リードを挟んで隣
合う接合部間の上記枠体の剛性を、上記接合部間に対応
するダイパッド用フレームの枠体の剛性より高くすると
共に、ダイパッド用フレームの接合部間に伸縮可能な部
分を含むようにしたので、発生ひずみの中でも問題とな
るリードの変形等を防止することができ、生産の歩留ま
りの高い半導体装置を実現することができる。
のリードを支える枠体において、上記リードを挟んで隣
合う接合部間の上記枠体の剛性を、上記接合部間に対応
するダイパッド用フレームの枠体の剛性より高くすると
共に、ダイパッド用フレームの接合部間に伸縮可能な部
分を含むようにしたので、発生ひずみの中でも問題とな
るリードの変形等を防止することができ、生産の歩留ま
りの高い半導体装置を実現することができる。
【００４４】また、本発明によれば、リード用フレーム
のリードを支えるリード支持枠体と上記リード支持枠体
と接合部を支える接合部支持枠体とを別々に設けたの
で、発生ひずみの中でも問題となるリードの変形等を防
止することができ、生産の歩留まりの高い半導体装置を
実現することができる。
のリードを支えるリード支持枠体と上記リード支持枠体
と接合部を支える接合部支持枠体とを別々に設けたの
で、発生ひずみの中でも問題となるリードの変形等を防
止することができ、生産の歩留まりの高い半導体装置を
実現することができる。
【００４５】また、本発明によれば、接合界面とダイパ
ッド上のチップ表面との間に、両者を結んだおおよその
平面を遮るように、障壁用部材を備えたので、ちりが発
生した場合においても効果的にチップ表面に飛散するこ
とを防止でき、生産の歩留まりの高い半導体装置を実現
することができる。
ッド上のチップ表面との間に、両者を結んだおおよその
平面を遮るように、障壁用部材を備えたので、ちりが発
生した場合においても効果的にチップ表面に飛散するこ
とを防止でき、生産の歩留まりの高い半導体装置を実現
することができる。
【００４６】また、本発明によれば、接合部とその接合
部に近いダイパッドの対辺に位置する一対の各ダイパッ
ド釣り部との間の各インピーダンスを、互いに実質的に
等しくしたので、接合時の電流の分流を防止することが
でき、チップの破損をなくし、生産の歩留まりの高い半
導体装置を実現することができるようになる。また、本
発明によれば、上記半導体装置用リードフレームのいず
れかと、ダイパッド用フレームに接着された半導体チッ
プとを備えているので、リード用フレームとダイパッド
用フレームとの接合時の半導体チップへの影響が抑えら
れ、歩留まりの高い半導体装置を実現できるようにな
る。
部に近いダイパッドの対辺に位置する一対の各ダイパッ
ド釣り部との間の各インピーダンスを、互いに実質的に
等しくしたので、接合時の電流の分流を防止することが
でき、チップの破損をなくし、生産の歩留まりの高い半
導体装置を実現することができるようになる。また、本
発明によれば、上記半導体装置用リードフレームのいず
れかと、ダイパッド用フレームに接着された半導体チッ
プとを備えているので、リード用フレームとダイパッド
用フレームとの接合時の半導体チップへの影響が抑えら
れ、歩留まりの高い半導体装置を実現できるようにな
る。
【図１】 本発明の実施例１による半導体装置用リード
フレームを説明するための外観図である。
フレームを説明するための外観図である。
【図２】 図１のリード用フレームとダイパッド用フレ
ームの接合部の拡大斜視図である。
ームの接合部の拡大斜視図である。
【図３】 図１の実施例１において、接合時の作用を示
す概略断面図である。
す概略断面図である。
【図４】 本発明の実施例２による半導体装置用リード
フレームの部分外観図である。
フレームの部分外観図である。
【図５】 本発明の実施例３による半導体装置用リード
フレームの部分外観図である。
フレームの部分外観図である。
【図６】 本発明の実施例４による半導体装置用リード
フレームを説明するためのリード用フレーム及びダイパ
ッド用フレームの部分外観図である。
フレームを説明するためのリード用フレーム及びダイパ
ッド用フレームの部分外観図である。
【図７】 本発明の実施例５による半導体装置用リード
フレームの部分外観図である。
フレームの部分外観図である。
【図８】 本発明の実施例６による半導体装置用リード
フレームの部分断面図である。
フレームの部分断面図である。
【図９】 本発明の実施例７による半導体装置用リード
フレームを説明するためのダイパッド用フレームの部分
外観図である。
フレームを説明するためのダイパッド用フレームの部分
外観図である。
【図１０】 従来のリードフレームを用いた場合の接合
時の動作を示す概略断面図である。
時の動作を示す概略断面図である。
【図１１】 従来のリードフレームを用いた場合の接合
時の電流の分流状況を示す説明図である。
時の電流の分流状況を示す説明図である。
１ リード用フレーム． １ａ 枠部． ２ リード．
１ｂ，１ｂ’，１０ｂ，１０ｂ’ 接合部． １ｃ，１
０ｃ 接合枠部．１ｄ，１０ｄ 支持部． １０ｅ，１
０ｅ’伸縮可能部分．１０ ダイパッド用フレーム．
１１，１０１ 枠体．１１ａ 接合部支持枠体． １２
リード支持枠体．
１ｂ，１ｂ’，１０ｂ，１０ｂ’ 接合部． １ｃ，１
０ｃ 接合枠部．１ｄ，１０ｄ 支持部． １０ｅ，１
０ｅ’伸縮可能部分．１０ ダイパッド用フレーム．
１１，１０１ 枠体．１１ａ 接合部支持枠体． １２
リード支持枠体．
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−133457（ＪＰ，Ａ)
特開 平２−45969（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (8)
- 【請求項１】 リード用フレームとダイパッド用フレー
ムとの２枚のフレームを抵抗溶接により接合して成るリ
ードフレームにおいて、 前記２枚のフレームが抵抗溶接により接合部の外周部を
露出するようにして該接合部の一部を溶融・接合されて
なる接合領域により一体化され、 前記２枚のフレームの少なくとも１枚のフレームには、
空間部分が前記接合部を取り囲むように形成され、少な
くとも１つの支持部材が前記接合部の外周に前記空間部
分を介して前記接合部を取り囲むように構成される接合
枠部と該接合部との相対する辺同士を連結するように形
成され、かつ、前記支持部材が該支持部材の連結される
前記接合部の辺の幅より狭い幅に形成されて、前記接合
部が前記支持部材に支持されて前記接合枠部内に島状に
配設されていることを特徴とする半導体装置用リードフ
レーム。 - 【請求項２】 請求項１の半導体装置用リードフレーム
において、リード用フレーム又はダイパッド用フレーム
の少なくともいずれか一方の前記接合部の支持部材を、
Ｓ字状又はＺ字状に形成した、ことを特徴とする半導体
装置用リードフレーム。 - 【請求項３】 請求項１の半導体装置用リードフレーム
において、リード用フレーム又はダイパッド用フレーム
の少なくともいずれか一方に形成された前記接合枠部の
半導体チップと接合部を介して反対側の部分に、この部
分から前記接合部まで突出して前記接合部を支持する支
持部を設けた、ことを特徴とする半導体装置用リードフ
レーム。 - 【請求項４】 請求項１、２又は３の半導体装置用リー
ドフレームにおいて、 前記リード用フレームのリードを支える枠体であって上
記リードを挟んで隣合う接合部間の枠体の剛性を、上記
接合部間に対応するダイパッド用フレームの枠体の剛性
よりも高くすると共に、 前記ダイパッド用フレームの接合部間に伸縮可能な部分
を含むようにした、ことを特徴とする半導体装置用リー
ドフレーム。 - 【請求項５】 請求項１、２又は３の半導体装置用リー
ドフレームにおいて、 前記リード用フレームのリードを支えるリード支持枠体
と、接合部を支える接合部支持枠体とを、別々に設けた
ことを特徴とする半導体装置用リードフレーム。 - 【請求項６】 請求項１から５までのいずれかの半導体
装置用リードフレームにおいて、 接合界面とダイパッド上の半導体チップ表面との間に、
それらの両者を結んだおおよその平面を遮るように、障
壁用部材を設けた、ことを特徴とする半導体装置用リー
ドフレーム。 - 【請求項７】 請求項１から６までのいずれかの半導体
装置用リードフレームにおいて、 接合部をダイパッドを介して互いに対向する一対のダイ
パッド釣り部の間の実質的に中間に配置させると共に、 前記一対のダイパッド釣り部のそれぞれのダイパッド釣
り部と前記接合部との間の各インピーダンスを、互いに
実質的に等しくした、ことを特徴とする半導体装置用リ
ードフレーム。 - 【請求項８】 請求項１から７までのいずれかの半導体
装置用リードフレームと、ダイパッド用フレームに接着
された半導体チップとを備えたことを特徴とする半導体
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24177695A JP3426804B2 (ja) | 1995-09-20 | 1995-09-20 | 半導体装置用リードフレームおよび半導体装置 |
| TW084113506A TW291594B (en) | 1995-09-20 | 1995-12-18 | Lead frame for semiconductor device |
| US08/626,956 US5637917A (en) | 1995-09-20 | 1996-04-03 | Lead frame assembly for a semiconductor device |
| CN96107561A CN1073282C (zh) | 1995-09-20 | 1996-05-24 | 用于半导体器件的引线框组件 |
| KR1019960019931A KR100208767B1 (ko) | 1995-09-20 | 1996-06-05 | 반도체장치용 리이드프레임 어셈블리 |
| DE19623134A DE19623134B4 (de) | 1995-09-20 | 1996-06-10 | Leiterrahmenbaugruppe für ein Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24177695A JP3426804B2 (ja) | 1995-09-20 | 1995-09-20 | 半導体装置用リードフレームおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982875A JPH0982875A (ja) | 1997-03-28 |
| JP3426804B2 true JP3426804B2 (ja) | 2003-07-14 |
Family
ID=17079362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24177695A Expired - Fee Related JP3426804B2 (ja) | 1995-09-20 | 1995-09-20 | 半導体装置用リードフレームおよび半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5637917A (ja) |
| JP (1) | JP3426804B2 (ja) |
| KR (1) | KR100208767B1 (ja) |
| CN (1) | CN1073282C (ja) |
| DE (1) | DE19623134B4 (ja) |
| TW (1) | TW291594B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG46955A1 (en) * | 1995-10-28 | 1998-03-20 | Inst Of Microelectronics | Ic packaging lead frame for reducing chip stress and deformation |
| US5830781A (en) * | 1997-04-22 | 1998-11-03 | General Instrument Corp. | Semiconductor device soldering process |
| TW454314B (en) * | 2000-05-30 | 2001-09-11 | Gen Semiconductor Of Taiwan Lt | Semiconductor device packaging assembly and method for manufacturing the same |
| JP5090387B2 (ja) * | 2009-01-29 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | リードフレーム |
| CN105798437B (zh) * | 2014-12-30 | 2018-10-12 | 联创汽车电子有限公司 | Tig自动焊接装置 |
| CN111074205B (zh) * | 2020-01-22 | 2022-04-08 | 京东方科技集团股份有限公司 | 掩膜板组件及其制作方法 |
| WO2023115320A1 (en) * | 2021-12-21 | 2023-06-29 | Texas Instruments Incorporated | Nonlinear structure for connecting multiple die attach pads |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212573A (en) * | 1975-07-21 | 1977-01-31 | Hitachi Ltd | Reed frame |
| JPS5766656A (en) * | 1980-10-09 | 1982-04-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device |
| JPS5848953A (ja) * | 1982-09-03 | 1983-03-23 | Hitachi Ltd | リ−ドフレ−ム |
| US4803540A (en) * | 1986-11-24 | 1989-02-07 | American Telephone And Telegraph Co., At&T Bell Labs | Semiconductor integrated circuit packages |
| JPS6447063A (en) * | 1987-08-18 | 1989-02-21 | Rohm Co Ltd | Structure of lead frame |
| JP2522524B2 (ja) * | 1988-08-06 | 1996-08-07 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2931936B2 (ja) * | 1992-01-17 | 1999-08-09 | 株式会社日立製作所 | 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置 |
| JPH05206354A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 半導体圧力センサおよびその製造方法 |
| JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
| JPH06275768A (ja) * | 1993-03-17 | 1994-09-30 | Intel Corp | リードフレーム |
| JPH07133655A (ja) * | 1993-06-15 | 1995-05-23 | Matsushita Electric Works Ltd | 軒樋の取り付け構造 |
-
1995
- 1995-09-20 JP JP24177695A patent/JP3426804B2/ja not_active Expired - Fee Related
- 1995-12-18 TW TW084113506A patent/TW291594B/zh not_active IP Right Cessation
-
1996
- 1996-04-03 US US08/626,956 patent/US5637917A/en not_active Expired - Lifetime
- 1996-05-24 CN CN96107561A patent/CN1073282C/zh not_active Expired - Fee Related
- 1996-06-05 KR KR1019960019931A patent/KR100208767B1/ko not_active IP Right Cessation
- 1996-06-10 DE DE19623134A patent/DE19623134B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19623134A1 (de) | 1997-03-27 |
| TW291594B (en) | 1996-11-21 |
| US5637917A (en) | 1997-06-10 |
| KR100208767B1 (ko) | 1999-07-15 |
| JPH0982875A (ja) | 1997-03-28 |
| DE19623134B4 (de) | 2004-02-26 |
| CN1146074A (zh) | 1997-03-26 |
| KR970018475A (ko) | 1997-04-30 |
| CN1073282C (zh) | 2001-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2931936B2 (ja) | 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置 | |
| JP2522524B2 (ja) | 半導体装置の製造方法 | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20040101707A1 (en) | Composite structural material, and method of producing the same | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3426804B2 (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JP2006074017A (ja) | リードフレーム及びその製造方法 | |
| JPH1050758A (ja) | 超音波接合方法及び接合構造 | |
| JPH06283807A (ja) | スタックレーザ | |
| JPS58169942A (ja) | 半導体装置 | |
| JPH0758281A (ja) | 半導体装置の形成方法 | |
| JP2006196765A (ja) | 半導体装置 | |
| JP2000277557A (ja) | 半導体装置 | |
| JP2004281887A (ja) | リードフレーム及びそれを用いた電子部品 | |
| JP2798040B2 (ja) | 半導体装置の製造方法 | |
| JPH0794845A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JP2522640B2 (ja) | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JPS63181455A (ja) | Ｉｃパツケ−ジの封止方法 | |
| JP2001007271A (ja) | 半導体装置及びその製造方法 | |
| JPH05326781A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH0982858A (ja) | 半導体装置及びその金属支持板 | |
| JP4724963B2 (ja) | 温度ヒューズ | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JP2975985B2 (ja) | 導電プレート及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030422 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |