DE2813968A1 - Halbleiteranordnung mit kontaktwarzen-anschluessen - Google Patents

Halbleiteranordnung mit kontaktwarzen-anschluessen

Info

Publication number
DE2813968A1
DE2813968A1 DE19782813968 DE2813968A DE2813968A1 DE 2813968 A1 DE2813968 A1 DE 2813968A1 DE 19782813968 DE19782813968 DE 19782813968 DE 2813968 A DE2813968 A DE 2813968A DE 2813968 A1 DE2813968 A1 DE 2813968A1
Authority
DE
Germany
Prior art keywords
layer
projection
arrangement according
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782813968
Other languages
English (en)
Other versions
DE2813968C2 (de
Inventor
Susumu Sato
Hiroshi Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2813968A1 publication Critical patent/DE2813968A1/de
Application granted granted Critical
Publication of DE2813968C2 publication Critical patent/DE2813968C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft allgemein Halbleiteranordnungen und insbesondere Halbleiteranordnungen mit Kontaktwarζen-Anschlußelektroden, an die metallische Verbindungsleitungen angeschlossen werden.
Um eine elektrische Verbindung zwischen Verbindungsleitungen und metallischen Anschlußelektroden von Halbleiteranordnungen herzustellen, wurden verschiedene neue Verfahren anstelle des konventionellen Verbindens mit Drähten vorgeschlagen. Ein verhältnismäßig neues Verfahren, das für die Anwendung bei großintegrierten Schaltungen vorgeschlagen worden ist, ist die Mehrfachverbindung (gang bonding), bei der Verbindungsleitungen
809841/0893
aus einem Streifen von Metallfolie auf einem Kunststoffband hergestellt werden, wobei ihre Endabschnitte dünn ausgebildet sind, so daß sie direkt und gleichzeitig mit metallischen Vorsprüngen (Kontaktwarzen) an den Anschlußelektroden der integrierten Schaltungen verbunden werden können. Ein Verfahren zur Mehrfachverbindung dieser Art ist z.B. beschrieben in US-PS 3 763 404, US-PS 4 051 508 und »Solid State Technology», Oktober 1975, Seiten 46 bis 52.
Die genannten Kontaktwarzen bestehen gewöhnlich aus Gold und sind an der Kante einer Leiterschicht angeordnet, die sich auf der isolierenden Schicht des Halbleitersubstrats erstreckt und mit einem Gebiet derselben verbunden ist. Die Kontaktwarze weist an jeder Seite Längenabmessungen von 100 pm auf und ist, von der oberen Oberfläche des Halbleiterelementes ab gerechnet, ungefähr 10 bis 20 um hoch. Die Leitungen, die mit den Kontaktwarzen verbunden werden sollen, bestehen aus mit Zinn oder Gold beschichteten Kupferfolien, die eine Dicke von ungefähr 20 bis 40 um und eine Breite von ungefähr 100 um haben, die im wesentlichen gleich den Abmessungen der Kontaktwarzen ist.
Das Verfahren zum Verbinden mit mit Zinn beschichteten Kupferleitungen wird im starken Umfang benutzt, da schon bei einer niedrigen Temperatur und unter niedrigem Bindungsdruck das Gold-Zinn-Eutektikum erreicht werden kann. Bei Leitern dieses Typs besteht jedoch das kritische Problem darin, daß Einkri-
809841/0893
stall-Fäden oder -Whisker einen elektrischen Kurzschluß zwischen den Leitern herstellen können. Aus diesem Grunde werden bei Anordnungen, an die hohe Anforderungen bezüglich der Zuverlässigkeit gestellt werden, vorzugsweise mit Gold beschichtete Kupferleitungen verwendet, da diese keine Whiskerbildung zeigen. Es ist jedoch, wenn eine mit Gold beschichtete Kupferleitung mit einer Kontaktwarze aus Gold verbunden werden soll, ein größerer Bindungsdruck erforderlich, um eine ausreichende mechanische Stärke an der Verbindung zwischen der Leitung und der Kontaktwarze herzustellen, als dies vergleichsweise bei mit Zinn beschichteten Kupferleitungen der Fall ist. Daraus ergibt sich, daß sowohl die Leitung als auch die Kontaktwarze eine plastische Verformung aufgrund der Wärme und des Druckes erleiden, die beim Binden angelegt werden, und der Zwischenraum zwischen der Leitung und der oberen Oberfläche des Halbleiterelements wird kleiner als die Höhe der Kontaktwarze. Darüber hinaus ist die Größe des Bindungswerkzeugs im allgemein größer als die Größe eines Quadrates, das durch mehrere Kontaktwarzen begrenzt wird, um leichter die relative Stellung zwischen Kontaktwarzen und Werkzeug genau einstellen zu können. Dies bedeutet, daß die Leitung unter Druckanwendung auch in Bereichen angebracht wird, die sich in einiger Entfernung von der Kontaktwarze befinden, und daß die Leitung zur oberen Oberfläche des Halbleiterelements gebogen wird.
Im allgemeinen wird eine Vielzahl von Halbleiterelementen auf einem einzelnen Halbleiterplättchen hergestellt. Nachdem
80 9 841/0893
ihre elektrischen Eigenschaften durch Anlegen einer Prüfsonde an die Kontaktwarzen geprüft worden sind, werden sie in die einzelnen Halbleiterelemente durch Anreißen mit einem zugespitzten Diamant oder einem Laserstrahl oder durch Schneiden mit einem dünnen Diamantrad getrennt. Die obere Oberfläche des Halbleiterelementes ist mit einer isolierenden Schicht bedeckt, z.B. einer Siliciumoxyd-Schicht, an den Seitenflächen des Elementes liegt jedoch das Halbleitersubstrat frei. Da die oberflächenisolierende Schicht normalerweise aus einem spröden Material besteht, sind die Umfangsabschnitte der Seitenflächen und der oberen Oberfläche teilweise abgeblättert; häufig liegt dort auch das Halbleitersubstrat frei.
Andererseits ist die Verbindungsoberfläche der Kupferfolie, die den Hauptteil der Verbindungen bildet,.d.h. die Oberfläche, die an einer isolierenden Schicht angebracht werden soll, aufgerauht. Aufgrund der Dichteverhältnisse bei der Elektrolyse wird dann diese Ungleichmäßigkeit der Bindungsoberfläche weiter vergrößert, wenn eine Goldschicht elektrolytisch auf die Bindungsoberfläche aufgebracht wird.
Wenn die genannte Leitung und die Halbleiteranordnung durch Mehrfachverbindung verbunden werden, tritt leicht der wesentliche Nachteil eines elektrischen Kürzschlusses (der im folgenden als "Kantenkurzschluß" bezeichnet werden soll) zwischen der unteren Oberfläche der Leitungen und dem freiliegenden Silicium
809841/0893
am Umfangsabschnitt des Halbleitersubstrates auf, da die Leitungen in Richtung zur oberen Oberfläche des Substrats gebogen sind, wie dies oben beschrieben wurde. Sogar dann, wenn die Isolation durch einen kleinen Zwischenraum zwischen den Leitun- gen und der Oberfläche des Halbleiterelementes aufrechterhalten wird, hat eine solche Halbleiteranordnung bezüglich ihrer Zuverlässigkeit einen wesentlichen Nachteil, der darin besteht, daß bei Einbau der Anordnung in ein Gerät der Kantenkurzschluß immer noch aufgrund thermischer Expansion der Leitungen oder durch Verunreinigung der Leitungen durch Staub oder ähnliches auftreten kann.
Um dieses Problem zu lösen, wurde eine Methode vorgeschlagen, indem das Verbinden bewirkt wird, nachdem die■Leitungen in eine solche Form gebracht worden sind, daß der Zwischenraum an dem Kantenabschnitt des Halbleitersubstrats vergrößert wird. Bei dieser Methode des plastischen Verformens wird jedoch die Geschwindigkeit, mit der der Leitungsrahmen benutzt werden kann, beträchtlich verkleinert, da die Stellungen der Spitzen der Leitungen während der Herstellung der Leitungen voneinander abweichen, insbesondere wenn eine Vielzahl von Leitungen benutzt wird, und da die Kupferleitungen bestrebt sind, zurückzufedern. Außerdem ist diese Methode nicht eine geeignete Gegenmaßnahme für die oben genannte Erscheinung, daß sich während des Verbindens die Leitungen leicht zur Oberfläche des Halbleiterelementes biegen.
Aus diesen Gründen bietet diese Methode keine v/esentliche Lösung des Problems des Kantenkurzschlusses. Es wurde auch eine andere
809841/0893
Methode vorgeschlagen, bei der die Leitungen verformt werden, nachdem sie mit den Kontaktwarzen verbunden worden sind, um die Zwischenräume zwischen den Leitungen und den Umfangsabschnitten des Halbleitersubstrats zu vergrößern. Bei dieser Methode tritt jedoch wiederum ein neues Problem auf, das darin besteht, daß unvermeidbar die Stärke der Leitung selbst und die Stärke der Bindung verkleinert werden, da bei dieser Methode die Leitungen selbst gedehnt werden. Darüber hinaus werden die einmal verformten Leitungen selbst wiederum durch die Nachbehandlung oder beim weiteren Umgang mit dem Element gebogen. Daher ist auch diese Formungsmethode keine grundsätzliche Lösung.
Die Aufgabe der Erfindung besteht darin, eine wirksame Halbleiteranordnung zu schaffen, bei der die Verbindungsleitungen, die mit den Kontaktwarzen-Anschlußelektroden verbunden werden sollen, keinen elektrischen Kurzschluß mit der Seitenkante des Halbleitersubstrates verursachen.
Eine andere Aufgabe der Erfindung besteht in der Schaffung einer sehr zuverlässigen, wirtschaftlichen Halbleiteranordnung, bei der die Verbindungsleitungen, die mit den Kontaktwarzen-Anschlußelektroden durch Mehrfachverbindung verbunden werden sollen, nicht vor oder nach dem Verbinden verformt werden müssen und immer einen vorbestimmten Abstand zwischen sich selbst und der genannten Kante oder der freiliegenden Siliciumoberfläehe der Halbleiteranordnung aufrechterhalten.
809841/0893
Eine v/eitere Aufgabe der Erfindung besteht in der Schaffung einer wirksamen Halbleiteranordnung, bei der keine besonderen Überlegungen bezüglich des elektrischen Kurzschlusses zwischen den Verbindungsleitungen und dem Halbleitersubstrat angestellt v/erden müssen, wenn die Bedingungen zum Verbinden der Leitungen mit den Kontaktwarzen-Anschlußelektroden ausgewählt werden, wobei die Bedingungen ausgewählt werden können, mit denen eine ausreichend große Stärke der Bindung erhalten wird.
Eine erfindungsgemäße Lösung besteht darin, daß bei einer Kalbleiteranordnung mit einer Kontaktwarzen-Anschlußelektrode, die mit einer äußeren Verbindungsleitung verbunden werden soll, die sich auf oder über einer Hauptoberfläche des Halbleitersubstrats befindet, ein Vorsprung vorgesehen wird, der zwischen der Kontaktwarzen-Anschlußelektrode und einer Kante des HaIbleitersubstrats angeordnet ist.
Eine andere erfindungsgemäße Lösung besteht bei einer Halbleiteranordnung mit einem Halbleitersubstrat, mit einer auf dem Halbleitersubstrat angeordneten isolierenden Schicht, mit einer Leiterschicht, die elektrisch mit einem Gebiet des HaIbleitersubstrats verbunden ist und sich über die isolierende Schicht erstreckt, und mit einer Kontaktwarzen-Anschlußelektrode, die in Berührung mit der Leiterschicht steht und auf der isolierenden Schicht angeordnet ist, darin, daß zwischen der Kontaktwarzen-Elektrode und dem Randbereich des Halbleitersubstrats gegenüber 'der Kontaktwarzen-Elektrode ein Vorsprung vor-
809841/0893
gesehen ist, der auf der Isolierschicht angeordnet ist.
Um den erfindungsgemäßen Zweck zu erreichen, beträgt vorzugsweise der Abstand zwischen den einander gegenüberliegenden Kanten der Kontaktwarze und des Vorsprunges zwischen 10 um und 150 um; besonders bevorzugte Werte für diesen Abstand fallen in einen Bereich von 30 um bis 100 um.
Darüber hinaus hat der Abstand zwischen der seitlichen Oberfläche des Halbleitersubstrats und der Kante des Vorsprungs, die zur Seitenoberfläche gerichtet ist, vorzugsweise Werte zwischen 20 um bis 150 um.
Darüber hinaus sind vorzugsweise die Höhen von Vorsprung und Kontaktwarze einander im wesentlichen gleich.
Die Erfindung wird im folgenden anhand von bevorzugten Ausführungsformen beispielsweise unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Fig. 1(A) im Querschnitt eine bekannte Halbleiteranordnung zusammen mit ihren äußeren Leitungen und ein Verbindungswerkzeug;
Fig. 1(B) in vergrößerter Querschnittsansicht den Teil, der durch die gestrichelte Linie in Fig. 1(A) umgeben ist, mit
809841/0893
Einzelheiten der Halbleiteranordnung und der Beziehungen zwischen den Leitungen, den Kontaktwarzen und dem Verbindungswerkzeug;
Fig. 1(C) in vergrößerter Querschnittsansicht die Beziehungen zwischen Leitungen, Kontaktwarzen und Verbindungswerkzeug nach dem Verbinden aus dem Zustand heraus, der in Fig. 1(B) gezeigt ist;
Fig. 1(D) in vergrößerter Querschnittsansicht andere Beziehungen der Stellungen zwischen Werkzeug, Leitungen und Kontaktwarzen beim Verbinden der Leitungen bei einer vorbekannten Halbleiteranordnung;
Fig. 2(A) in Draufsicht eine erste Ausführungsform der Erfindung ;
Fig. 2(B) in vergrößerter Draufsicht den Teil, der in Fig. 2(A) durch die gestrichelte Linie umgeben ist;
Fig. 2(C) eine Querschnittsansicht entlang der Linie C-C der Fig. 2(B), gesehen in der Richtung der Pfeile dieser Figur;
Fig. 2(D) in vergrößerter Querschnittsansicht die Beziehungen zwischen den Leitungen, den Kontaktwarzen der Fig. 2(B), (C) und einem Verbindungswerkzeug nach dem Verbinden;
809841/0893 - 9 -
Fig. 3(A) in Draufsicht eine zweite Ausführungsform der Erfindung;
Fig. 3(B) eine Querschnittsansicht entlang der Linie B-B' von Fig. 3(A), gesehen in der Richtung der Pfeile dieser Figur;
Fig. 4(A) in Draufsicht eine dritte Ausführungsform der Erfindung;
Fig. 4(B) einen Querschnitt entlang der Linie B-B' von Fig. 4(A), gesehen in der Richtung der Pfeile dieser Figur;
Fig. 5(A) in Draufsicht eine vierte Ausführungsform der Erfindung; und
Fig. 5(B) eine Querschnittsansicht entlang der Linie B-B1 von Fig. 5(A), gesehen in der Richtung der Pfeile dieser Figur.
Fig. 1(A) zeigt eine vorbekannte Einrichtung mit Kontaktwarzen 2, die auf dem Siliciumsubstrat angeordnet sind, in dem Halbleiterelemente angeordnet sind. Diese Kontaktwarzen 2, die Spitzen der Leitungen 3, die an einem Kunststoffband 12 befestigt sind, und ein Verbindungswerkzeug 4 werden, v/ie vorherbestimmt, in Stellung gebracht. Anschließend wird das Verbindungswerkzeug 4 gesenkt, wobei ein mechanischer Druck auf Verbindungsabschnitte zwischen den Leitungen und den Kontaktwarzen
8098A1/0893
- 10 -
ausgeübt wird. Wenn eine vorbestimmte Belastung erreicht ist, wird ein elektrischer Strom durch das Werkzeug fließen gelassen, und die Goldleitungen werden sofort aufgrund des mechanischen Druckes und der Wärme miteinander verbunden, die am Werkzeug durch den durchfließenden Strom erzeugt wird.
Es soll nun auf Fig. 1(B) Bezug genommen werden. Bei einer typischen bekannten Anordnung wird im allgemeinen Aluminium als Material zum Verbinden der aktiven Gebiete der Halbleiterelemente und auch für die Elektroden verwendet, während die Kontaktwarze im allgemeinen aus Gold besteht. Um die Bildung von Purpurpest zwischen Aluminium und Gold zu vermeiden, wird eine weitere leitende Schicht durch kontinuierliches Aufsprühen von einem wärmebeständigen Metall und von Platin gebildet, um damit eine Leitungszwischenschicht zu bilden, um eine innere Aluminiumleitungsschicht mit einer Kontaktwarze zu verbinden. Ausführlicher gesagt enthält ein Slliciumsubstrat 1 Transistoren, Widerstände usw. (nicht gezeigt); als Beispiel eines Teiles eines Schaltelementes, das im Substrat 1 angeordnet ist, ist in der Figur ein Gebiet 5 gezeigt, in das Fremdatome eindiffundiert sind. Die .innere Aluminiumschicht 6 ist mit dem Gebiet 5 verbunden und auf der isolierenden Schicht 14 aus SiOp angeordnet, die die Hauptoberfläche des Halbleitersubstrates 1 bedeckt. Die Leiterschicht, die mit der Inneren Schicht 6 über eine Öffnung einer isolierenden Schicht 7 verbunden ist, besteht aus einer Titanschicht 8, um ein Anhaften
809841/0893
- 11 -
an der isolierenden Schicht 14 zu erreichen, einer Platinschicht 9 als Trennschicht und einer Goldschicht 10 für die Leitung. Eine Kontaktwarzen-Anschlußelektrode 2 besteht aus der Dreifachschicht 8, 9, 10, die sich ununterbrochen von der Leiterschicht erstreckt, und einer dicken Goldschicht 11. Die Verbindungsleitung 3, die allgemein aus einem Kupferteil 131 und einem Goldüberzug 132 besteht, wird auf die Oberfläche der Kontaktwarze aufgebracht, um eine Verbindung unter Wärmeeinwirkung zusammen mit dem Gold der Kontaktwarze 2 zu bewirken.
Bei dem Kupfer, das als Träger für die Verbindungsleitung dient, ist die Oberfläche zum Verbinden im Verhältnis zur Kontaktwarze aufgerauht und mit Ungleichmäßigkeiten versehen, um eine ausreichende Haftung zwischen ihr und einem Klebemittel zu erreichen, das auf das Kunststoffband 12 aufgebracht ist. Die Ungleichmäßigkeiten werden weiter vergrößert, wenn Gold durch Elektroplattieren auf die Kupferbberflache aufgebracht wird. Mit der Bezugsziffer 13 sind die bereits erwähnten Risse und Abblätterungen des Umfangsabschnittes des Halbleitersubstrates 1 bezeichnet.
Das Verbindungswerkzeug 4 ist im allgemeinen um mindestens 10 um, z.B. um ein Mehrfaches von 10 um, größer als die Kante der Kontaktwarze 2, so daß ein Verbinden auch dann sichergestellt ist, wenn das Werkzeug 4 und die Kontaktwarze 2 ungenau zueinander positioniert sind.
809841/0893
--A2 -
-Jto-
In Fig. 1(C) ist ein Querschnitt der Kontaktwarze der bekannten Halbleiteranordnung der Fig. 1(B), wenn die Leitung 3 verbunden ist, und die Stellung des Y/erkzeugs zu diesem Zeitpunkt gezeigt. Aufgrund der Temperatur und des Druckes vom Verbindungswerkzeug 4 wird eine Wärmeverbindung zwischen der Leitung 3 und der Oberfläche der Kontaktwarze bewirkt. Da die Temperatur von der Seite des Verbindungswerkzeuges her wirkt, wird die Leitung eher plastisch deformiert als die Kontaktwarze aus Gold. Außerdem wird die Leitung nach unten gebogen, da der gleichzeitig ausgeübte Druck eher durch die Kontaktwarze ausgehalten wird.
Obwohl die Kontaktwarze gewöhnlich eine Höhe von ungefähr 10 bis 20 tun hat, wird sie durch den Druck im Zeitpunkt der Verbindung zusammengedrückt. Außerdem wird auch die Leitung bei der Kontaktwarze zusammengedrückt, wodurch der Zwischenraum zwischen der Hauptoberfläche des Halbleitersubstrats und der Verbindungsleitung kleiner wird. Aufgrund des Anreißens, Trennens oder Schneidens passiert das bereits erwähnte Abblättern an dem Umfangsabschnitt 13 des Siliciumsubstrates 1, so daß das Silicium freiliegt, wodurch der elektrische Kantenkurzschluß zwischen der Leitung 3 und dem Siliciumsubstrat 1 entstehen kann. Sogar wenn der Kantenkurzschluß zu diesem frühen Zeitpunkt noch nicht entstehen sollte, tritt der Kantenkurzschluß leicht während der Bedienung eines Gerätes auf, in dem die HaIbleiteranordnung eingebaut ist, und zwar aufgrund der thermischen Ausdehnung der Leitung, wegen Staub und Verunreinigungen oder
809841/0893
- 13 -
2813388
aus ähnlichen Gründen. Wenn die Größe der Kontaktwarze so ist, daß das Verbindungswerkzeug 4 wie in Fig. 1(D) gezeigt in ausreichendem Maße auf die Kontaktwarze 2 auftrifft, ist es möglich, um den Kantenkurzschluß zu beseitigen, zu verhindern, daß sich die Leitung 3 zum abgeblätterten Seitenteil 13 biegt.
Wenn eine Verbindung unter diesen Bedingungen bewirkt wird, erzeugt jedoch ein Teil der Kontaktwarze unterhalb des Verbindung swerkzeug es an der Kante 15 des Werkzeuges ebenfalls eine plastische Verformung, wodurch eine Schubkraft auf die Leitung wirkt und die Stärke der Leitung selbst verringert. Die Stärke der Bindung einschließlich der Stärke der Leitung muß ausreichend groß sein, so daß sie maschineller Bearbeitung (z.B. Schneiden und Biegen der Leitung) und Handhabung während nachfolgender Verarbeitungsschritte standhält. Sogar wenn die Kontaktwarze größer als das Verbindungswerkzeug ist, um einen möglichen Kantenkurzschluß zu vermeiden, so vermag, wie oben beschrieben, diese Methode nicht das Problem zu lösen, daß die Leitungsstwärke herabgesetzt wird. Daher kann dieses Verfahren nicht praktisch benutzt werden.
In Fig. 2(A) ist eine erste Ausführungsform der Erfindung gezeigt. Die Leiterschicht 20, die mit einem vorbestimmten Gebiet (nicht gezeigt) des Halbleitersubstrates 101 verbunden ist, erstreckt sich auf der isolierenden Schicht 114 und ist mit der Kontaktwarzen-Anschlußelektrode 22 verbunden. Bei der erfindungsgemäßen Anordnung ist der Vorsprung 24 zwischen der Kontaktwarzen-Elektrode 22 und dem Umfang 115 des Halbleiter-
809841/0893
- 14 -
substrates 101 angeordnet. Die Verbindungeleitung 103 ißt durch Mehrfachverbindung mit der Kontaktwarze 22 verbunden und von der Halbleiteranordnung an dem Vorsprung 24 vorbei weggeführt. .
Die Fig. 2(B) und 2(C) sind eine vergrößerte Draufeicht und eine Seitenansicht des Gebietes, das durch die gestrichelte Linie in Pig. 2(A) umgeben ist, an dem die Leitung nicht vor gesehen ist. Die innere Leitung 106 aus Aluminium, äie die Verbindung herstellt mit dem Gebiet 105, in das Fremdatoee ein- diffundiert sind und das ein Gebiet des Halbleitereubßtratee 101 darstellt, und die Leiterschicht 20 sind miteinander und elektrisch im Gebiet einer öffnung einer durch chemieeheβ Aufdampfen gewonnenen Oxydschicht 107 (CVD-Oxidfilm) verbunden. Die Leiterschicht 20 besteht aus der untersten Titanschicht 108, die gut auf der isolierenden Schicht auf dem Halbleitersubstrat 101, z.B. einer Siliciumdioxydschicht 114, anhaftet, der in der Mitte befindlichen Platinschicht 109, die eine Trennwirkung hat, und einer Goldschicht 110 (ungefähr 2 pm dick) mit niedrigem elektrischem Widerstand als der obersten Schicht. Die Kontaktwarzen-Anschlußelektrode 22 besteht aus einem vergrößerten Abschnitt, der sich von der Leiterschicht 20 erstreckt, und einer dicken Goldschicht (ungefähr 15 pn dick) 111, die darauf angeordnet ist.
Der genannte Vorsprung 24 ist erfindungsgemäß zwischen der Kontaktwarzen-Elektrode 22 und der Kante 115 des Halbleiter-
809841/0893
- 15 -
substrates angeordnet und hat denselben Aufbau aus Metall wie die Kontaktwarze. Der Vorsprung 24 ist für den Zweck vorgesehen, zu verhindern, daß die Verbindungsleitung im Zeitpunkt des Verbindens in Richtung auf das Halbleitersubstrat gebogen wird. Der Vorsprung 24 besteht, in derselben Weise wie die Kontaktwarze 22, aus der Titanschicht 108', die auf der Siliciumdioxidschicht 114 angeordnet ist, der Platinschicht 109', der Goldschicht 110» und der dicken Goldschicht 111', die durch Aufplattieren des Goldes in derselben Weise wie bei der Kontaktwarze 22 hergestellt wurde. Wie in Pig. 2(B) dargestellt ist, ist jeder Vorsprung 24 an einer Stelle vorgesehen, die jeweils einer Kontaktwarze 22 gegenübersteht, und ist elektrisch von anderen Kontaktwarzen und auch von anderen Vorsprüngen isoliert. Die Fig. 2(D) zeigt in vergrößerter Querschnittsansicht die Kontaktwarze in dem Zustand, in dem die Leitung 103 mit ihr bei der Halbleiteranordnung verbunden ist, die mit dem erfindungsgemäßen Vorsprung versehen ist. Aus den im letzten Absatz angegebenen Gründen wird die verbundene Leitung leicht außerhalb des Kontaktwarzenabschnittes 22 nach unten gebogen. Da erfindungsgemäß der Vorsprung 24 vorgesehen ist, wird jedoch die Verbindungsleitung 103 nach oben gedrückt, wodurch der Zwischenraum zwischen der Leitung 103 und der Oberfläche des Halbleitersubstrates 101 am Kantenabschnitt 113 mit den Abblätterungen größer ist als die Höhe des Vorsprunges 24, da der Vorsprung 24 als Unterstützungspunkt wirkt.
80 9 8-4H5/-089 3
Es ist daher erfindungsgemäß möglich, den Kantenkurzschluß vollständig zu beseitigen, der bei der Halbleiteranordnung mit konventionellen Elektrodenkontakten auftritt.
Um die erfindungsgemäße Wirkung sicherzustellen, sollte der Zwischenraum A zwischen den einander gegenüberliegenden Kanten der Kontaktwarze und des Vorsprunges vorzugsweise 10 um oder mehr groß sein; seine Größe kann jedoch in einem gewissen Maße je nach der Genauigkeit variieren, in der die Kontaktwarze und das Werkzeug miteinander ausgerichtet werden. Dies ist der Fall, da die Kante des Werkzeuges 4 nicht den Vorsprung berühren darf; der optimale Wert für die Größe des Zwischenraumes A, z.B. mehr als 10 um, wird daher entsprechend der Bearbeitungsgenauigkeit des Werkzeuges und der Genauigkeit von Herstellungsgeräten einschließlich eines optischen Systems bestimmt. Im Hinblick auf die Integrationsdichte eines integrierten Schaltkreisplättchens ist für praktische Anwendung der Zwischenraum A vorzugsweise nicht größer als 150 pm. Der am meisten bevorzugte Viert für A fällt in den Bereich von 30 bis 100 um.
Die Höhe des Vorsprunges 24 über der Oberfläche der isolierenden Schicht 114 ist vorzugsweise gleich groß wie oder größer als die Höhe der Kontaktwarze 22. Dies ermöglicht die Herstellung des Vorsprungs 24 im selben Verfahrensschritt zusammen mit der Kontaktwarze 22. Wenn die Verbindungsleitung unter Hitzeeinwirkung mit der Kontaktwarze 22 verbunden wird,
809841/0893
- 17 -
'uckes una d
tritt eine plastische Verformung aufgrund des Druckes und. der Wärmeeinwirkung in diesem Zeitpunkt ein, so daß die Höhe des Vorsprunges Zk möglicherweise größer ist als diejenige der
Kontaktwarze 22. Da die dicke Goldschicht 111 der Kontaktwarze gewöhnlich dickey als 4 um ist, wird der Vorsprung 24 größer als 4 um.
Die Entfernung B von der Seitenoberfläche 115 zu der dieser gegenüberliegenden Kante des Vorsprunges 24 beträgt vorzugsweise im Hinblick auf die Genauigkeit des Anreißens,
Schneidens oder Abspaltens wenigstens 20 um. Der Mindestwert für die Entfernung wird durch den Zwischenraum zum Schneiden, das genaue Einstellen im Zeitpunkt des Schneidens, durch Abblätterungen und andere Faktoren bestimmt. Andererseits ist es vorteilhaft, daß der Vorsprung so nahe wie möglich an der Kante des Substrates angeordnet wird, so daß die erfindungsgemäße Wirkung, einen Kantenkurzschluß zu vermeiden, sichergestellt wird. Dies bestimmt den größten wirksamen Wert dieser Entfernung. Unter diesen Gesichtspunkten fällt der Wert B vorzugsweise in den Bereich von 20 um bis 150 um. Außerdem sind noch, da die Seitenbegrenzung des Verbindungswerkzeuges geradlinig ist, vorzugsweise eine Vielzahl von Vorsprüngen parallel mit dem Kantenabschnitt 115 des Substrates ausgerichtet.
Bei der zweiten Ausführungsform, die in den Fig. 3(A) und 3(B) gezeigt ist, ist der innere Leiter 206, der die Verbin-
809841/0893
- 18 -
dung zu dem Fremdatomgebiet 205 als einem Gebiet des Halbleitersubstrates 201 herstellt, elektrisch mit der Leiterschicht 30, die aus der Aluminiumschicht 210 besteht, im Bereich einer Öffnung der isolierenden Schicht 207 verbunden. Die Goldschicht 211 ist auf dem Teil der Aluminiumschicht 210 angeordnet, der eine größere Breite aufweist, und bildet die Kontaktwarzen-Anschlußelektrode 32 zusammen mit der Aluminiumschicht 210. Der erfindungsgemäße Vorsprung 34 ist dadurch hergestellt, daß die Aluminiumschicht 210 als untere Schicht der Kontaktwarze zur Kante 215 des Halbleitersubstrates verlängert ist und daß die Goldschicht 211' darauf angebracht ist. Anders gesagt sind die Kontaktwarze 32 und der Vorsprung 34 bei dieser Ausführungsform dadurch hergestellt, daß die Goldschichten 211, 211' auf die Verlängerung der Leiterschicht 30 aufgebracht werden.
Daher ist das aus der Kontaktwarze 32 und dem Vorsprung 34 bestehende Paar von Erhebungen elektrisch miteinander durch die Aluminiumschicht 210 als untere Schicht verbunden.
Wie oben beschrieben wurde, kann der Vorsprung dieser Ausführungsform unter Benutzung desselben Materials und im selben Verfahrensschritt, das bzw. der für die Kontaktwarze erforderlich ist, in dereelben Weise wie bei der ersten Ausführungsform hergestellt werden. Demgemäß kann der Vorsprung dadurch gebildet werden, daß das Muster des Vorsprunges mit in die Maske aufgenommen wird, die zum Bilden der Leiterschicht und der Kontaktwarze benutzt wird, ohne daß irgendein zusätzlicher Verfahrensschritt erforderlich ist. Da die unterste Schicht
809841/0893
- 19 -
-0IS-
der Kontaktwarze 32 und auch des Vorsprunges 34 durch die Schicht 210 gebildet ist, die sich ohne Unterbrechungen von der Leiterschicht 30 erstreckt, wird die Fläche zum Anhaften an der isolierenden Schicht 214 größer; daher wird auch die Stärke der Haftwirkung vergrößert.
Bei einer dritten Ausführungsform ist eine Vielzahl von Vorsprüngen 43» 44, die eine kleine Fläche einnehmen, zwischen der Kontaktwarze 42 und der Kante 315 des Halbleitersubstrates 301 angeordnet, wie dies in den Fig. 4(A) und 4(B) dargestellt ist. In den Draufsichten der ersten und zweiten Ausführungsformen ist gezeigt, daß der Vorsprung so ausgebildet ist, daß er mit der entsprechenden Kontaktwarze zusammenpaßt. Die Erfindung ist jedoch nicht notwendigerweise auf besondere Flächen, die die Vorsprünge einnehmen, Größe und Anzahl der Vor-Sprünge und der entsprechenden Kontaktwarze begrenzt, wofür diese Ausführungsform ein Beispiel ist. Obwohl der Vorsprung bei den vorhergehenden Ausführungsformen aus demselben Material und im selben Verfahrensschritt hergestellt ist, das bzw. der zum Herstellen der Kontaktwarze erforderlich ist, kann dieselbe Wirkung erhalten werden, indem ein dielektrisches Material für den Vorsprung verwendet wird. Wenn eine Vielzahl von kleinen Vorsprüngen wie bei dieser Ausführungsform vorgesehen ist, sind wie bei der ersten Ausführungsform die Vorsprünge miteinander vorzugsweise nicht elektrisch verbunden, falls sie aus einem elektrisch leitenden Material hergestellt sind. Das bedeutet, daß sich bei dieser AusfUhrungsform ebenfalls die Lei-
809841/0893
- 20 -
terschicht 40 über den Oxydfilm 314 erstreckt und aus der Titanschicht 308, der Platinschicht 309 und der dünnen Goldschicht 310 besteht. Die Kontaktwarze 42 wird dadurch hergestellt, daß die dicke Goldschicht 311 auf den Randbereich der Leiterschicht 40 aufgebracht wird, die in diesem Bereich eine größere Breite aufweist. Zwei Reihen von Vorsprüngen 43, 44 sind parallel mit der Kante 315 des Halbleitersubstrates ausgerichtet. Jeder Vorsprung ist aus der Titanschicht 308', 308", der Platinschicht 309', 309", der dünnen Goldschicht 310« , 310" und der dicken Goldschicht 311', 311" auf dieselbe Weise wie die Kontaktwarze 42 aufgebaut.
Bei der vierten Ausführungsform, die in den Fig. 5(A) und 5(B) gezeigt ist, besteht die Leiterschicht 50 aus der Titanschicht 408, die auf der isolierenden Schicht 414 auf dem HaIbleitersubstrat 401 angeordnet ist, der Platinschicht 409 und der Goldschicht 410. Die Kontaktwarzen-Anschlußelektrode 52 ist dadurch gebildet, daß die dicke Goldschicht 411 auf die Verlängerung der Leiterschicht aufplattiert wird, die in derselben Weise wie bei den vorhergehenden Ausführungsformen in diesem Bereich eine größere Breite aufweist. Mit der Bezugsziffer 413 ist der zur Zeit des Schneidens und Auftrennens des Siliciumsubstrates 401 mit Abblätterungen versehene Teil bezeichnet.
Bei dieser Ausführungsform ist der Vorsprung 54 zwischen der Kontaktwarze 52 und der Kante 415 des Halbleitersubstrates
809841/0893
- 21 -
401 aus einem dielektrischen Material aufgebaut. Der dielektrische Vorsprung 54 ist mit Hilfe eines Siebdruckverfahrens hergestellt. Dazu wird ein Muster benutzt, das auf einem einwandfreien Netz geringer Maschenweite, z.B. aus rostfreiem Stahl, aufgebracht ist. Der dielektrische Vorsprung wird aufgedruckt, nachdem die dicke goldplattierte Schicht 411 der Kontaktwarze im Plättchenzustand der Halbleiteranordnung aufgebracht ist. Das bedeutet, daß die Siebdruckmaske auf dem Plättchen in Stellung gebracht wird, nachdem die Kontaktwarze 52 gebildet ist, und es wird z.B. eine niedrig schmelzende Glaspaste oder eine dielektrische Harzpaste durch ein Siebdruckrakel gedruckt und danach gesintert, um den dielektrischen Vorsprung zu erhalten.
Wegen der Eigenschaften des Materials kann der dielektrisehe Vorsprung 54 ununterbrochen ausgebildet sein, wie dies in der Zeichnung gezeigt ist, er kann jedoch natürlich auch in Einzelteile wie bei anderen Ausführungsformen aufgeteilt sein. Die Form des Vorsprunges, der aus den Teilen 54 und 55 besteht, kann so sein, daß er sich zwischen zwei benachbarten Kontaktwarzen 52 befindet, wie es in Fig. 5(A) durch die Linie angedeutet ist, die aus jeweils zwei kurzen und einer langen Linie besteht. Da es aufgrund der Natur der Herstellungstechnik schwierig ist, beim Siebdruckverfahren für dicke Schichten ein feines Muster von Vorsprüngen zu erhalten, ist jedoch gewöhnlich die Breite C des Vorsprunges aus einem di-
809841/0893
- 22 -
elektrischen Material öO pm oder mehr, und ihre Dicke beträgt
vorzugsweise zwischen 10 und 30
pm.
V/ie aus der vorhergehenden Beschreibung verstanden werden wird, kann durch den erfindungsgemäßen Elektrodenkontakt der elektrische Kantenkurzschluß zwischen der Leitung und der am Umfang angeordneten Oberfläche des Halbleitersubstrates vollständig vermieden werden. Demgemäß ermöglicht die Erfindung, eine Anzahl von Leitungen einer hochintegrierten Halbleiteranordnung mit hoher Qualität gleichzeitig zu verbinden, wodurch extrem große industrielle Vorteile erreicht werden.
Obwohl in der vorhergehenden Beschreibung beispielsweise der Aufbau einer integrierten Schaltung beschrieben wurde, bei der die Leitung Gold aufweist, das auf das Kupferglied aufplattiert ist, und bei der die Kontaktwarze aus Gold besteht, sind die Materialien und Zusammensetzungen von ■Verbindungsleitung, Kontaktwarze und erfindungsgemäßem Vorsprung nicht durch diese Beispiele begrenzt. Es sollte daher dem Fachmann klar sein, daß die erfindungsgemäßen Vorsprünge z.B. auf Leitungen, bei denen Zinn auf das Kupferglied plattiert ist, und auf Transistoren, Dioden und ähnliches angewendet werden können.
80984?$/-0893

Claims (1)

  1. * 1.] Halbleiteranordnung mit einem Halbleiber .substrat und einer Kontaktwarzen-Anschlußelektrode, die auf ocer oberhalb einer Hauptoberfläche des Halbleitersubstrats angeordnet ist, dadurch gekennzeichnet , daß sie einen Vorsprung (24, 34, 43, 44, 54) zwischen der Kontaktwarzen-Anschlußelektrode (22, 32, 42, 52) und einer Kante (113, 213, 313, 413) des Halbleitersubstrats (101, 201, 301, 401) gegenüber der Kontaktwarzen-Anschlußelektrode aufweist.
    2. Halbleiteranordnung mit einem Halbleitersubstrat, mit einer isolierenden Schicht auf dem Halbleitersubstrat, mit einer Leiterschicht, die elektrisch mit einem Gebiet des HaIb-
    809841/0893
    ORIGINAL INSPECTED
    leitersubstrats verbunden ist und sich auf der isolierexiden Schicht erstreckt, und mit Kontaktwarzen-Anschlußelektroden, die mit der Leiterschicht elektrisch verbunden sind und auf der isolierenden Schicht angeordnet sind, dadurch gekennzeichnet , daß auf der isolierenden Schicht (114, 214, 314, 414) ein Vorsprung (24, 34, 43, 44, 54) zwischen der Kontaktwarzeri-Anschlußelektrode (22, 32, 42, 52) und einem Randbereich (113, 213, 313, 413) gegenüber der Kontakt-■warzen-Anschlußelektrode auf dem Halbleitersubstrat (101, 201, 301, 401) angeordnet ist.
    3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Vorsprung (24, 34, 43, aus demselben Material wie demjenigen der Kontaktwarζen-Anschlußelektrode (22, 32, 42) besteht.
    4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß sich die unterste schicht (20, 30, 40) des VorSprungs (24, 34, 43, 44) und der Kontaktwarzen-Anschlußelektrode (22, 32, 42) ohne Unterbrechung auf der isolierenden Schicht (114, 214, 314) erstreckt.
    5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß mit Ausnahme der obersten Schicht (111, 211, 311 bzw. 111«, 211«, 311', 311") der Vorsprung (24, 34, 43, 44) und die Kontaktwarζen-Anschlußelektrode (22, 32, 42) denselben Aufbau wie die Leiterschicht (20, 30, 40-) haben.
    809841/0893
    6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß wenigstens zwei
    Vorsprünge (43, 44) zwischen der Kontaktwarzen-Anschlußelektrode (42) und dem Randbereich (313) des Halbleitersubstrats (301) auf der isolierenden Schicht (314) angeordnet sind, die kleinere Flächen als die Kontaktwarzen-Anschlußelektrode (42) einnehmen.
    7. Halbleiteranordnung nach einem der Ansprüche 1, 2, 4,
    5 oder 6, dadurch gekennzeichnet , daß der Vorsprung (54) aus dielektrischem Material besteht.
    ό. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet , daß der Vorsprung (54) parallel zu einer Vielzahl der Kontaktwarzen-Anschlußelektroden (52) verläuft .
    9. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet , daß eine Vielzahl der Vorsprünge (24, 34, 43, 44, 54) parallel mit dem Randbereich (113, 213, 313, 413) des Halbleitersubstrats (101, 201, 301, 401) ausgerichtet ist.
    10. Halbleiteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , daß der Zwischenraum (A) zwischen dem Vorsprung (24, 34, 43, 44, 54) und dem Rand-
    8Q9BM7Q893
    -H- 28139S8
    bereich (113, 213, 313, 413) des Halbleitersubstrates (101, 201, 301, 401) zwischen 20 bis 150 um, vorzugsweise 30 bis 100 um breit ist.
    11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , daß die Höhe des Vorsprungs (24, 34, 43, 44, 54) über der Hauptoberfläche wenigstens 4 um beträgt.
    12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß die Höhe des Vorsprungs (24, 34, 43, 44, 54) oberhalb der Hauptoberfläche im wesentlichen gleich derjenigen der Kontaktwarzen-Anschlußelektrode (22, 32, 42, 52) ist.
    13. Halbleiteranordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet , daß die Höhe des Vorsprungs (24, 34, 43, 44, 54) über der Hauptoberfläche im Bereich zwischen 10 und 30 um liegt.
    14. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, 7, 9 bis 12 oder 13, dadurch gekennzeichnet , daß die vom Vorsprung (24, 34, 43, 44, 54) eingenommene Fläche im wesentlichen gleich derjenigen der Kontaktwarζen-Anschlußelektrode (22, 32, 42, 52) ist.
    809-84 1-/ 08 θ 3
    15. Halbleiteranordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet , daß der Vorsprung (24, 43, 44) eine Titanschicht (1081, 308», 308"), die die isolierende Schicht (114, 314) berührt, eine Platinschicht (109*, 309', 509"), die auf der Titanschicht angeordnet ist, und eine Goldschicht (1101, 3101, 310"), die auf der Platinschicht angeordnet ist, aufweist.
    16. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, 9 bis 13 oder 14, dadurch gekennzeichnet , daß der Vorsprung (34) eine Aluminiumschicht (210), die die Isolierschicht (214) berührt, und eine Goldschicht (211) aufweist, die auf der Aluminiumschicht angeordnet ist.
DE2813968A 1977-04-01 1978-03-31 Halbleiteranordnung Expired DE2813968C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3699677A JPS53123074A (en) 1977-04-01 1977-04-01 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2813968A1 true DE2813968A1 (de) 1978-10-12
DE2813968C2 DE2813968C2 (de) 1983-11-10

Family

ID=12485335

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2813968A Expired DE2813968C2 (de) 1977-04-01 1978-03-31 Halbleiteranordnung

Country Status (5)

Country Link
US (1) US4188636A (de)
JP (1) JPS53123074A (de)
DE (1) DE2813968C2 (de)
FR (1) FR2386138A1 (de)
GB (1) GB1591223A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039160A2 (de) * 1980-04-29 1981-11-04 Minnesota Mining And Manufacturing Company Verfahren zum Verbinden elektrisch leitender Höcker an elektronische Schaltkreise
US4539582A (en) * 1980-06-10 1985-09-03 Tokyo Shibaura Denki Kabushiki Kaisha Anti-short bonding pad structure

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609936A (en) * 1979-09-19 1986-09-02 Motorola, Inc. Semiconductor chip with direct-bonded external leadframe
US4316200A (en) * 1980-03-07 1982-02-16 International Business Machines Corporation Contact technique for electrical circuitry
JPS601968A (ja) * 1983-06-17 1985-01-08 Matsushita Electric Ind Co Ltd 半導体装置
JPS6031244A (ja) * 1983-08-01 1985-02-18 Oki Electric Ind Co Ltd 半導体装置
US4600658A (en) * 1983-11-07 1986-07-15 Motorola, Inc. Metallization means and method for high temperature applications
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JPS61141147A (ja) * 1984-12-13 1986-06-28 Nec Corp 半導体装置の製造方法
JPS62188333A (ja) * 1986-02-14 1987-08-17 Nec Corp 集積回路装置
JPS6341036A (ja) * 1986-08-06 1988-02-22 Nec Corp 半導体装置
JP2623578B2 (ja) * 1987-07-14 1997-06-25 日本電気株式会社 半導体集積回路装置
US5016082A (en) * 1988-09-16 1991-05-14 Delco Electronics Corporation Integrated circuit interconnect design
US5260603A (en) * 1990-01-25 1993-11-09 Kabushiki Kaisha Toshiba Electrode structure of semiconductor device for use in GaAs compound substrate
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5369300A (en) * 1993-06-10 1994-11-29 Delco Electronics Corporation Multilayer metallization for silicon semiconductor devices including a diffusion barrier formed of amorphous tungsten/silicon
US5517127A (en) * 1995-01-09 1996-05-14 International Business Machines Corporation Additive structure and method for testing semiconductor wire bond dies
FR2749974B1 (fr) 1996-06-13 1998-08-14 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP4107275B2 (ja) * 2004-09-09 2008-06-25 セイコーエプソン株式会社 検査用プローブ及び検査装置、検査用プローブの製造方法
US7082844B1 (en) * 2005-02-16 2006-08-01 Cts Corporation Strain sensor having improved accuracy
US7441467B2 (en) * 2006-07-12 2008-10-28 Cts Corporation Compression strain sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2243809A1 (de) * 1971-11-03 1973-05-10 Ibm Halbleiterplaettchen
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
DE2348323A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper
DE2624292A1 (de) * 1975-06-02 1976-12-23 Nat Semiconductor Corp Verfahren zur ausfuehrung von warmpressverbindungen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1171088B (de) * 1962-02-16 1964-05-27 Intermetall Verfahren zum Kontaktieren von Hochfrequenztransistoren
JPS4831507B1 (de) * 1969-07-10 1973-09-29
JPS4834686A (de) * 1971-09-09 1973-05-21
US3740523A (en) * 1971-12-30 1973-06-19 Bell Telephone Labor Inc Encoding of read only memory by laser vaporization
US4067039A (en) * 1975-03-17 1978-01-03 Motorola, Inc. Ultrasonic bonding head
US4032949A (en) * 1975-05-15 1977-06-28 Raytheon Company Integrated circuit fusing technique
US4000842A (en) * 1975-06-02 1977-01-04 National Semiconductor Corporation Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
US4054484A (en) * 1975-10-23 1977-10-18 Bell Telephone Laboratories, Incorporated Method of forming crossover connections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
DE2243809A1 (de) * 1971-11-03 1973-05-10 Ibm Halbleiterplaettchen
DE2348323A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper
DE2624292A1 (de) * 1975-06-02 1976-12-23 Nat Semiconductor Corp Verfahren zur ausfuehrung von warmpressverbindungen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039160A2 (de) * 1980-04-29 1981-11-04 Minnesota Mining And Manufacturing Company Verfahren zum Verbinden elektrisch leitender Höcker an elektronische Schaltkreise
EP0039160A3 (de) * 1980-04-29 1982-08-25 Minnesota Mining And Manufacturing Company Verfahren zum Verbinden elektrisch leitender Höcker an elektronische Schaltkreise
US4539582A (en) * 1980-06-10 1985-09-03 Tokyo Shibaura Denki Kabushiki Kaisha Anti-short bonding pad structure

Also Published As

Publication number Publication date
GB1591223A (en) 1981-06-17
DE2813968C2 (de) 1983-11-10
JPS53123074A (en) 1978-10-27
US4188636A (en) 1980-02-12
FR2386138A1 (fr) 1978-10-27
FR2386138B1 (de) 1984-06-08

Similar Documents

Publication Publication Date Title
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE1965546C3 (de) Halbleiterbauelement
EP0301533B1 (de) Elektrische Sicherung und Verfahren zu ihrer Herstellung
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE3913221A1 (de) Halbleiteranordnung
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE4000089C2 (de)
DE2744167C2 (de) Optoelektronisches Koppelelement
DE19927046A1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE19928788A1 (de) Elektronische Keramikkomponente
DE2845612A1 (de) Halbleiteranordnung mit hoeckerelektroden
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE19924341A1 (de) Elektronisches Keramikbauteil und eine Anbringungsstruktur für dasselbe
DE1958684A1 (de) Halbleiterbauelement
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE69227859T4 (de) Verfahren zur Herstellung einer Verpackung zur Unterbringung von elektronischen Elementen
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE3211408C2 (de)
DE2409312B2 (de) Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
EP0193128A2 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition